CN101982817A - 一种通过单个总线接口传输多路数据流的电路系统 - Google Patents
一种通过单个总线接口传输多路数据流的电路系统 Download PDFInfo
- Publication number
- CN101982817A CN101982817A CN 201010515920 CN201010515920A CN101982817A CN 101982817 A CN101982817 A CN 101982817A CN 201010515920 CN201010515920 CN 201010515920 CN 201010515920 A CN201010515920 A CN 201010515920A CN 101982817 A CN101982817 A CN 101982817A
- Authority
- CN
- China
- Prior art keywords
- fifo
- data
- analyzed
- circuit
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 230000000052 comparative effect Effects 0.000 claims description 10
- 238000007689 inspection Methods 0.000 claims description 3
- 238000004458 analytical method Methods 0.000 abstract description 10
- 230000003993 interaction Effects 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000007405 data analysis Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供一种通过单个总线接口传输多路数据流的电路系统，通过在单个总线接口和待分析电路之间并列连接有多个FIFO，并通过各个FIFO的状态标志控制该待分析电路的开关状态以及调度各个FIFO使用单个总线接口的顺序，从而在单个总线接口和待分析电路之间同时建立了多个数据传输通道，提高了总线接口与待分析电路之间信息交互的效率，进而提高了通过计算机对待分析电路进行分析的效率。
Description
技术领域
本发明涉及电子电路技术领域，特别涉及一种通过单个总线接口传输多路数据流的电路系统。
背景技术
随着计算机技术的迅速发展，通过计算机辅助电路分析与设计已广泛应用到电子线路设计的各个领域中，例如：电路图生成、逻辑模拟、电路分析、优化设计、最坏情况分析、印刷板设计等。目前，对复杂电路的分析和设计，尤其是大规模和超大规模集成电路的分析与设计，几乎都要依靠计算机技术。
在实际应用中，首先将待分析电路和计算机通过USB或PCI等接口硬件的接口连接，然后在计算机上运行相应接口硬件的硬件驱动程序，此后就可以通过计算机上安装的各种程序(如：电路仿真软件等)对待分析电路进行状态分析。
但是，在实现本发明的过程中，发明人发现现有技术中至少存在以下缺点：
计算机与待分析电路通过接口硬件进行信息交互时，由于只存在一个数据传输通道，因此，两者进行信息交互的效率低，从而限制了通过计算机对电路进行分析的效率。
发明内容
针对以上缺陷，本发明的目的为提供一种在单个总线接口和待分析电路之间具有多个数据传输通道，从而可以传输多路数据流的电路系统。
本发明提供的通过单个总线接口传输多路数据流的电路系统，包括：在接口硬件和待分析电路之间依次连接有数据协议转换模块、数据类别识别模块和至少两个先进先出缓冲器FIFO；
所述数据协议转换模块用于将来自所述接口硬件的数据转换为适合所述FIFO传输协议的数据，和用于将来自所述FIFO的数据转换为适合所述接口硬件传输协议的数据；
所述数据类别识别模块用于接收来自所述数据协议转换模块的数据，并识别所述数据的类别，根据所述数据的类别确定所述数据需要发送到的目标FIFO，并将所述数据发送给所述目标FIFO；和用于接收来自所述FIFO的数据，识别所述数据的类别，并将携带有数据类别信息的数据发送给所述接口硬件；
所述FIFO包括：第一类FIFO和第二类FIFO；所述第一类FIFO用于接收并存储来自所述数据类别识别模块的数据，并将该数据发送给所述待分析电路；所述第二类FIFO用于接收并存储来自所述待分析电路的数据，并将该数据发送给所述数据类别识别模块；
所述FIFO还连接有信息收集装置，用于收集表示所述FIFO自身存储比例的状态标志，并将所述状态标志发送给判决器；
所述判决器根据所述状态标志控制所述待分析电路的开关状态以及调度所述FIFO使用所述接口硬件的顺序。
优选的，所述第一类FIFO包括：FIFO1和FIFO4；所述第二类FIFO包括FIFO2，FIFO3和FIFO5；
所述FIFO1用于接收并存储来自所述数据类别识别模块的所述待分析电路的输入信号，并将该输入信号发送给所述待分析电路；
所述FIFO2用于接收并存储对所述待分析电路的输入信号进行采样得到的采样信号，并将该采样信号发送给所述数据类别识别模块；
在所述待分析电路对所述输入信号进行处理后得到实际响应信号，并将该实际响应信号分别发送给FIFO3和所述待分析电路配置的比较与检查模块；
所述FIFO3用于接收并存储所述实际响应信号，并将该实际响应信号发送给所述数据类别识别模块；
所述FIFO4用于接收并存储与所述待分析电路的输入信号对应的期望响应信号，并将该期望响应信号发送给所述比较与检查模块；
在所述比较与检查模块将所述实际响应信号和所述期望响应信号进行比较后，将比较结果发送给所述FIFO5；
所述FIFO5用于接收并存储所述比较与检查模块发送的所述比较结果，并将该比较结果发送给所述数据类别识别模块。
优选的，表示所述FIFO自身存储比例的状态标志包括：空标志、满标志；
所述判决器根据所述状态标志控制所述待分析电路的开关状态具体为：
当所述第一类FIFO中存在具有空标志的FIFO并且数据并未传输完时，关掉所述待分析电路的时钟，直到该具有空标志的FIFO重新获得数据，并且所述第一类FIFO中不存在具有空标志的FIFO时，则打开所述待分析电路的时钟；
当所述第二类FIFO中存在具有满标志的FIFO时，关掉所述待分析电路的时钟，直到该具有满标志的FIFO不再为满，并且所述第二类FIFO中不存在具有满标志的FIFO时，则打开所述待分析电路的时钟。
优选的，表示所述FIFO自身存储比例的状态标志包括：空标志、满标志、即将空标志和即将满标志；
所述判决器根据所述状态标志调度所述FIFO使用所述接口硬件的顺序具体为：
判断所述第二类FIFO中是否存在具有满标志的FIFO，如果判断结果为是，则优先使所述第二类FIFO使用所述接口硬件；如果判断结果为否，则进一步判断所述第一类FIFO中是否存在具有空标志的FIFO并且该具有空标志的FIFO仍然需要传输数据，如果判断结果为是，则优先使所述第一类FIFO使用所述接口硬件；如果判断结果为否，则进一步判断所述第二类FIFO中是否存在具有即将满标志的FIFO，如果判断结果为是，则优先使所述第二类FIFO使用所述接口硬件；如果判断结果为否，则进一步判断所述第一类FIFO中是否存在具有即将空标志的FIFO并且该具有即将空标志的FIFO仍然需要传输数据，如果判断结果为是，则优先使所述第一类FIFO使用所述接口硬件；如果判断结果为否，则根据实际需要灵活调度所述FIFO使用所述接口硬件的顺序。
优选的，所述接口硬件具体为：USB、PCI或PCI-E。
本发明的有益效果如下：
通过在单个总线接口和待分析电路之间并列连接有多个FIFO，并通过各个FIFO的状态标志控制该待分析电路的开关状态以及调度各个FIFO使用单个总线接口的顺序，从而在单个总线接口和待分析电路之间同时建立了多个数据传输通道，提高了总线接口与待分析电路之间信息交互的效率，进而提高了通过计算机对待分析电路进行分析的效率。
附图说明
图1是本发明实施例提供的通过单个总线接口传输多路数据流的电路系统；
图2是本发明实施例提供的判决器根据所述状态标志调度所述FIFO使用所述接口硬件的顺序的流程示意图；
图3是本发明实施例提供的选择器的原理示意图。
具体实施方式
以下对本发明的具体实施方式进行详尽说明。
如图1所示，为本发明提供的通过单个总线接口传输多路数据流的电路系统的结构示意图，在单个接口硬件和待分析电路之间依次连接有数据协议转换模块、数据类别识别模块和先进先出缓冲器FIFO；需要说明的是，本发明实施例提供的接口硬件包括但不限于：USB、PCI和PCI-E。
所述数据协议转换模块用于将来自所述接口硬件的数据转换为适合所述FIFO传输协议的数据，和用于将来自所述FIFO的数据转换为适合所述接口硬件传输协议的数据；
所述数据类别识别模块用于接收来自所述数据协议转换模块的数据，并识别所述数据的类别，根据所述数据的类别确定所述数据需要发送到的目标FIFO，并将所述数据发送给所述目标FIFO；和用于接收来自所述FIFO的数据，识别所述数据的类别，并将携带有数据类别信息的数据发送给所述接口硬件，所述接口硬件再将该携带有数据类别信息的数据发送给计算机，从而使计算机根据接收到的数据的数据类别信息进行对应的处理。
所述FIFO包括：第一类FIFO和第二类FIFO；所述第一类FIFO用于接收并存储来自所述数据类别识别模块的数据，并将该数据发送给所述待分析电路；所述第二类FIFO用于接收并存储来自所述待分析电路的数据，并将该数据发送给所述数据类别识别模块；进一步的，各个FIFO均具有表示该FIFO自身存储比例的状态标志，该状态标志可以但不限于：空标志、满标志、和/或即将空标志、即将满标志；
具体的，根据实际需要，所述第一类FIFO可以包括：FIFO1和FIFO4；所述第二类FIFO可以包括：FIFO2，FIFO3和FIFO5；
其中，FIFO1用于接收并存储来自所述数据类别识别模块的所述待分析电路的输入信号，并将该输入信号发送给所述待分析电路，作为该待分析电路的输入激励；
FIFO2用于接收并存储对所述待分析电路的输入信号进行采样得到的采样信号，并将该采样信号发送给所述数据类别识别模块，并通过进一步对该采样信号进行数据分析，从而判断数据传输是否正确，以及判断各接口的电气特性是否完好；
在所述待分析电路对所述输入信号进行处理后得到实际响应信号，并将该实际响应信号分别发送给FIFO3和所述待分析电路配置的比较与检查模块；
FIFO3用于接收并存储所述实际响应信号，并将该实际响应信号发送给所述数据类别识别模块，从而最终传输给计算机，通过计算机对该实际响应信号进行数据分析；
FIFO4用于接收并存储与所述待分析电路的输入信号对应的期望响应信号，并将该期望响应信号发送给所述比较与检查模块；
在所述比较与检查模块将所述实际响应信号和所述期望响应信号进行比较后，从而判断该待分析电路的工作是否符合预期的期望；并将比较结果发送给所述FIFO5。
FIFO5用于接收并存储所述比较与检查模块发送的所述比较结果，并将该比较结果发送给所述数据类别识别模块，并进一步传输给计算机，便于操作者直观的获得该比较结果。
所述FIFO还连接有信息收集装置，用于收集表示所述FIFO自身存储比例的状态标志，并将所述状态标志发送给判决器；
所述判决器根据所述状态标志控制所述待分析电路的开关状态以及调度所述FIFO使用所述接口硬件的顺序；
其中，所述判决器根据所述状态标志控制所述待分析电路的开关状态可以通过与判决器连接门控时钟来实现，具体如下：
当所述第一类FIFO中存在具有空标志的FIFO并且数据并未传输完时，关掉所述待分析电路的时钟，直到该具有空标志的FIFO重新获得数据，并且所述第一类FIFO中不存在具有空标志的FIFO时，则打开所述待分析电路的时钟；本操作可有效防止无效数据的读出。
当所述第二类FIFO中存在具有满标志的FIFO时，关掉所述待分析电路的时钟，直到该具有满标志的FIFO不再为满，并且所述第二类FIFO中不存在具有满标志的FIFO时，则打开所述待分析电路的时钟。本操作可有效防止由于写操作而造成的数据溢出。
如图2所示，为所述判决器根据所述状态标志调度所述FIFO使用所述接口硬件的顺序的流程示意图，包括：
步骤201，判断所述第二类FIFO中是否存在具有满标志的FIFO，如果判断结果为是，则第二类FIFO的优先级较高，优先使所述第二类FIFO使用所述接口硬件；如果判断结果为否，则执行步骤202；
步骤202，进一步判断所述第一类FIFO中是否存在具有空标志的FIFO并且该具有空标志的FIFO仍然需要传输数据，如果判断结果为是，则第一类FIFO的优先级较高，优先使所述第一类FIFO使用所述接口硬件；如果判断结果为否，则执行步骤203；
步骤203，进一步判断所述第二类FIFO中是否存在具有即将满标志的FIFO，如果判断结果为是，则第二类FIFO的优先级较高，优先使所述第二类FIFO使用所述接口硬件；如果判断结果为否，则执行步骤204；
步骤204，进一步判断所述第一类FIFO中是否存在具有即将空标志的FIFO并且该具有即将空标志的FIFO仍然需要传输数据，如果判断结果为是，则第一类FIFO的优先级较高，优先使所述第一类FIFO使用所述接口硬件；如果判断结果为否，则执行步骤205。
步骤205，根据实际需要灵活调度所述FIFO使用所述接口硬件的顺序。
本步骤中，如图3所示，为选择器的原理示意图，通过选择器可以从多个FIFO中选择出优先级较高的FIFO向接口硬件传输数据。
因此，通过本发明实施例提供的通过单个总线接口传输多路数据流的电路系统，通过在单个总线接口和待分析电路之间并列设置多个FIFO，并通过各个FIFO的状态标志控制该待分析电路的开关状态以及调度各个FIFO使用单个总线接口的顺序，从而在单个总线接口和待分析电路之间同时建立了多个数据传输通道，提高了总线接口与待分析电路之间信息交互的效率，进而提高了通过计算机对待分析电路进行分析的效率。
Claims (5)
1.一种通过单个总线接口传输多路数据流的电路系统，其特征在于，在接口硬件和待分析电路之间依次连接有数据协议转换模块、数据类别识别模块和至少两个先进先出缓冲器FIFO；
所述数据协议转换模块用于将来自所述接口硬件的数据转换为适合所述FIFO传输协议的数据，和用于将来自所述FIFO的数据转换为适合所述接口硬件传输协议的数据；
所述数据类别识别模块用于接收来自所述数据协议转换模块的数据，并识别所述数据的类别，根据所述数据的类别确定所述数据需要发送到的目标FIFO，并将所述数据发送给所述目标FIFO；和用于接收来自所述FIFO的数据，识别所述数据的类别，并将携带有数据类别信息的数据发送给所述接口硬件；
所述FIFO包括：第一类FIFO和第二类FIFO；所述第一类FIFO用于接收并存储来自所述数据类别识别模块的数据，并将该数据发送给所述待分析电路；所述第二类FIFO用于接收并存储来自所述待分析电路的数据，并将该数据发送给所述数据类别识别模块；
所述FIFO还连接有信息收集装置，用于收集表示所述FIFO自身存储比例的状态标志，并将所述状态标志发送给判决器；
所述判决器根据所述状态标志控制所述待分析电路的开关状态以及调度所述FIFO使用所述接口硬件的顺序。
2.根据权利要求1所述的电路系统，其特征在于，所述第一类FIFO包括：FIFO1和FIFO4；所述第二类FIFO包括：FIFO2，FIFO3和FIFO5；
所述FIFO1用于接收并存储来自所述数据类别识别模块的所述待分析电路的输入信号，并将该输入信号发送给所述待分析电路；
所述FIFO2用于接收并存储对所述待分析电路的输入信号进行采样得到的采样信号，并将该采样信号发送给所述数据类别识别模块；
在所述待分析电路对所述输入信号进行处理后得到实际响应信号，并将该实际响应信号分别发送给FIFO3和所述待分析电路配置的比较与检查模块；
所述FIFO3用于接收并存储所述实际响应信号，并将该实际响应信号发送给所述数据类别识别模块；
所述FIFO4用于接收并存储与所述待分析电路的输入信号对应的期望响应信号，并将该期望响应信号发送给所述比较与检查模块；
在所述比较与检查模块将所述实际响应信号和所述期望响应信号进行比较后，将比较结果发送给所述FIFO5；
所述FIFO5用于接收并存储所述比较与检查模块发送的所述比较结果，并将该比较结果发送给所述数据类别识别模块。
3.根据权利要求1所述的电路系统，其特征在于，表示所述FIFO自身存储比例的状态标志包括：空标志、满标志；
所述判决器根据所述状态标志控制所述待分析电路的开关状态具体为：
当所述第一类FIFO中存在具有空标志的FIFO并且数据并未传输完时，关掉所述待分析电路的时钟，直到该具有空标志的FIFO重新获得数据，并且所述第一类FIFO中不存在具有空标志的FIFO时，则打开所述待分析电路的时钟；
当所述第二类FIFO中存在具有满标志的FIFO时，关掉所述待分析电路的时钟，直到该具有满标志的FIFO不再为满，并且所述第二类FIFO中不存在具有满标志的FIFO时，则打开所述待分析电路的时钟。
4.根据权利要求1所述的电路系统，其特征在于，表示所述FIFO自身存储比例的状态标志包括：空标志、满标志、即将空标志和即将满标志；
所述判决器根据所述状态标志调度所述FIFO使用所述接口硬件的顺序具体为：
判断所述第二类FIFO中是否存在具有满标志的FIFO，如果判断结果为是，则优先使所述第二类FIFO使用所述接口硬件；如果判断结果为否，则进一步判断所述第一类FIFO中是否存在具有空标志的FIFO并且该具有空标志的FIFO仍然需要传输数据，如果判断结果为是，则优先使所述第一类FIFO使用所述接口硬件；如果判断结果为否，则进一步判断所述第二类FIFO中是否存在具有即将满标志的FIFO，如果判断结果为是，则优先使所述第二类FIFO使用所述接口硬件；如果判断结果为否，则进一步判断所述第一类FIFO中是否存在具有即将空标志的FIFO并且该具有即将空标志的FIFO仍然需要传输数据，如果判断结果为是，则优先使所述第一类FIFO使用所述接口硬件；如果判断结果为否，则根据实际需要灵活调度所述FIFO使用所述接口硬件的顺序。
5.根据权利要求1至5任一项所述的电路系统，其特征在于，所述接口硬件具体为：USB、PCI或PCI-E。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105159209A CN101982817B (zh) | 2010-10-22 | 2010-10-22 | 一种通过单个总线接口传输多路数据流的电路系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105159209A CN101982817B (zh) | 2010-10-22 | 2010-10-22 | 一种通过单个总线接口传输多路数据流的电路系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101982817A true CN101982817A (zh) | 2011-03-02 |
| CN101982817B CN101982817B (zh) | 2012-07-11 |
Family
ID=43619715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105159209A Active CN101982817B (zh) | 2010-10-22 | 2010-10-22 | 一种通过单个总线接口传输多路数据流的电路系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101982817B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105245398A (zh) * | 2015-09-07 | 2016-01-13 | 上海交通大学 | 面向海量loc信号处理的多通道并行检测系统 |
| CN106533872A (zh) * | 2016-11-17 | 2017-03-22 | 天津津航计算技术研究所 | 用于提高fc‑ae‑1553总线传输效率的系统 |
| CN112860611A (zh) * | 2020-12-28 | 2021-05-28 | 中国科学院合肥物质科学研究院 | 一种lvds转usb3.0多通道适配器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1805429A (zh) * | 2005-01-11 | 2006-07-19 | 力博特公司 | 一种数据传输电路 |
| CN101039270A (zh) * | 2007-03-12 | 2007-09-19 | 杭州华为三康技术有限公司 | 支持多通道数据传输的数据传输装置及方法 |
| CN101520944A (zh) * | 2008-02-29 | 2009-09-02 | 天津天地伟业数码科技有限公司 | 监控终端数据传输系统及数据传输方法 |
| CN101599053A (zh) * | 2008-06-05 | 2009-12-09 | 联想(北京)有限公司 | 支持多种传输协议的串行接口控制器及控制方法 |
-
2010
- 2010-10-22 CN CN2010105159209A patent/CN101982817B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1805429A (zh) * | 2005-01-11 | 2006-07-19 | 力博特公司 | 一种数据传输电路 |
| CN101039270A (zh) * | 2007-03-12 | 2007-09-19 | 杭州华为三康技术有限公司 | 支持多通道数据传输的数据传输装置及方法 |
| CN101520944A (zh) * | 2008-02-29 | 2009-09-02 | 天津天地伟业数码科技有限公司 | 监控终端数据传输系统及数据传输方法 |
| CN101599053A (zh) * | 2008-06-05 | 2009-12-09 | 联想(北京)有限公司 | 支持多种传输协议的串行接口控制器及控制方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105245398A (zh) * | 2015-09-07 | 2016-01-13 | 上海交通大学 | 面向海量loc信号处理的多通道并行检测系统 |
| CN106533872A (zh) * | 2016-11-17 | 2017-03-22 | 天津津航计算技术研究所 | 用于提高fc‑ae‑1553总线传输效率的系统 |
| CN106533872B (zh) * | 2016-11-17 | 2019-05-10 | 天津津航计算技术研究所 | 用于提高fc-ae-1553总线传输效率的系统 |
| CN112860611A (zh) * | 2020-12-28 | 2021-05-28 | 中国科学院合肥物质科学研究院 | 一种lvds转usb3.0多通道适配器 |
| CN112860611B (zh) * | 2020-12-28 | 2024-03-22 | 中国科学院合肥物质科学研究院 | 一种lvds转usb3.0多通道适配器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101982817B (zh) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN200983158Y (zh) | 一种计算机刀片服务器用刀片管理卡 | |
| CN102184148B (zh) | 一种基于fpga的at96总线控制器ip核及其构建方法 | |
| CN101937412B (zh) | 一种片上系统及其访问方法 | |
| WO2012002635A1 (ko) | 시스템 테스트 장치 | |
| CN102479132A (zh) | 多芯片测试系统及其测试方法 | |
| CN107066413B (zh) | 一种用于处理多个总线设备数据的方法及其总线系统 | |
| CN201540469U (zh) | 数据采集装置 | |
| CN101982817B (zh) | 一种通过单个总线接口传输多路数据流的电路系统 | |
| CN113872796A (zh) | 服务器及其节点设备信息获取方法、装置、设备、介质 | |
| CN103019848B (zh) | 一种pci总线非向量中断实现方法 | |
| CN103870415A (zh) | 用于在总线上执行事务的方法及系统 | |
| CN104750057B (zh) | 样本处理流水线控制系统 | |
| CN108335684A (zh) | 模数转换实现显示器参数调整的显示设备、方法及存储介质 | |
| CN202838317U (zh) | 总线装置及背板系统 | |
| CN101790016B (zh) | 高速印花机图像数据旋转处理系统及方法 | |
| CN106527409B (zh) | 一种主控机箱 | |
| CN109116314A (zh) | Vpx模块通用测试方法 | |
| CN112347017A (zh) | Lpc总线接口的ps/2键盘双机外挂系统和切换方法 | |
| CN103759951B (zh) | 可同时测量多台农机车的制动性能测试仪的测试方法 | |
| CN103095739A (zh) | 机柜服务器系统及其节点通信方法 | |
| CN1276356C (zh) | Pci系统的检测方法 | |
| CN112445657B (zh) | 一种支持排除故障的电路切换方法及系统 | |
| CN104484305A (zh) | 一种服务器调试分析接口装置 | |
| CN103853572A (zh) | 一种开机的方法及电子设备 | |
| CN100460876C (zh) | 测试系统及其数据接口转换装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20110302 Assignee: Beijing Yi Tong Technology Co., Ltd. Assignor: Wang Zhenguo Contract record no.: 2017110000002 Denomination of invention: Circuitry capable of transmitting multi-channel data streams through single bus interface Granted publication date: 20120711 License type: Common License Record date: 20170301 |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220106 Address after: 215299 1437, building a, Kaiping business center, 11666 East Taihu Avenue, East Taihu ecotourism Resort (Taihu new town), Wujiang District, Suzhou City, Jiangsu Province Patentee after: Suzhou Zhijian Qipu Technology Co.,Ltd. Address before: Room 401, unit 4, building 11, mochenyuan garden, Beiyuanjiayuan, Chaoyang District, Beijing 100012 Patentee before: Wang Zhenguo |