CN100576746C

CN100576746C - 一种现场可编程逻辑阵列布线资源结构及其建模方法

Info

Publication number: CN100576746C
Application number: CN200710038099A
Authority: CN
Inventors: 来金梅; 陈利光; 童家榕
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2007-03-15
Filing date: 2007-03-15
Publication date: 2009-12-30
Anticipated expiration: 2027-03-15
Also published as: CN101043213A

Abstract

本发明属于可编程器件结构技术领域，具体为一种支持拐线的现场可编程逻辑阵列(FDGA)布线资源结构及其建模方法。本发明的布线资源结构包括：可编程互联线、统一开关矩阵、输入和输出多路选择器阵列以及逻辑单元等。它打破了水平与垂直互连资源的限制，引入拐线概念，使布线通路从水平和垂直之间的转换可以不经过可编程开关，兼顾了速度性和灵活性。对布线资源的描述，是先把互连线分配给重复单元然后通过描述一个重复单元上的互连线资源来描述整体互连资源。这种描述方法非常灵活，可以很方便地改变互连资源的种类、数量、比例等参数，并可生成任意开关矩阵。

Description

一种现场可编程逻辑阵列布线资源结构及其建模方法

技术领域

本发明属于可编程器件结构技术领域，具体涉及一种可编程器件布线资源结构及其建模方法。

背景技术

现场可编程逻辑器件(FPGA)由可编程逻辑块(CLB)和可编程互连组成，可编程逻辑块通过可编程互连相连。传统的可编程互连资源通常都是由水平互连资源和垂直互连资源组成，相互之间通过开关矩阵连接。随着FPGA的规模变得越来越大，复杂度也越来越大，对FPGA的速度性能要求也越来越高，传统的互连资源已经成为了速度提升的瓶颈。这是因为传统的互连结构把互连资源划分为水平互连资源和垂直互连资源，而应用中需要的互连的两个逻辑单元往往不在一条水平或者垂直线上，因此不管这两个逻辑单元距离多近，连接这两个逻辑单元至少都要经过一个可编程开关，这样对FPGA的速度影响就非常大。

为了解决这个问题，XILINX提出了直接互连概念[1](direct connection)，其主要思想就是增加一种叫直接互连的互连资源，可以直接连接一个逻辑单元旁边的8个逻辑单元，而不需要经过可编程开关，这样能够加快一些邻近距离连线的速度，但是对其他连线还是无能为力。

另外，文献[2]中提出了硬连接的互连概念，其主要思想是在某些特定的逻辑单元之间提供一些硬连线。这些连线没有经过可编程开关，同样具有很快的速度，但却没有和直接互连那样限制在相邻的逻辑单元中。这种硬连接缺乏灵活性，资源利用率不高。

本发明提出了一种支持拐线的布线资源结构，打破了水平和垂直互连资源的限制，布线通路从水平和垂直之间转换可以不经过可编程开关，兼顾了速度和灵活性。同时，在这个结构的基础上提出这种结构的建模方法，使用这种方法可以灵活的改变布线资源的种类、长度、比例等参数，使软件很容易的生成对应结构的布线资源图，方便结构评估。

发明内容

本发明的目的在于提出一种硬件连接灵活性好，资源利用率高的现场可编程逻辑阵列布线资源结构及其建模方法。

本发明针对传统互连结构的速度比较慢的缺点，引入一种拐线的互连资源类型，这种互连资源可以跨过水平和垂直互连而不用经过可编程开关，提高了速度，同时这种互连资源又与其他互连资源有类似的驱动关系，从而保持了原有的灵活性。

该布线资源结构由以下几个部分组成：

(1)可编程互连线，提供逻辑单元之间连线功能；可编程互连线按线长度分为长线、中线、短线三种类型；按走线方向分为水平线、垂直线、拐线三种；按驱动方向分为单向线和双向线；

(2)统一开关矩阵(GRM)，提供各种线之间交换功能，对各种功能模块都使用同一个交换矩阵；

(3)输入多路选择器阵列(IMUX)，从开关矩阵中选择需要输入的信号到逻辑单元；

(4)输出多路选择器列(OMUX)，选择逻辑单元需要输出的信号到开关矩阵中。

上述布线资源结构FPGA的整体结构图如图1所示，这种互连结构FPGA主要由逻辑单元(CLB)、可编程互连、开关矩阵(GRM)和输入输出单元(IOB)组成。

逻辑单元是实现用户逻辑的功能单元，它通常由查找表(LUT)、触发器、进位链的等组成。开关矩阵可以提供水平布线通道和垂直布线通道的交换，它有几种开关类型：传输管(pass transistor)、驱动器(buffer)、双向驱动器(bidirection buffer)和金属连线(hardconnection)。输入输出单元是FPGA信号输入与输出控制单元，通过它片外输入信号可以进入布线资源，布线资源上的输出信号也可以输出到芯片外。开关矩阵和逻辑单元的连接通过输入多路选择器阵列(IMUX)和输出多路选择器阵列(OMUX)连接。

本发明的布线资源结构另一种表示形式如图2所示。该结构中所有的功能单元——逻辑单元、嵌入式块存储器、嵌入式乘法器、输入输出模块都是通过统一开关矩阵(GRM)连接，不同的功能单元需要的引脚数量不同表现为连接不同数量的开关矩阵，而每个开关矩阵都相同。

本发明的布线资源结构包含有拐线，拐线是指线段在中间某个抽头处拐90度角，变成另一个方向走线，并保持总长度不变，抽头数量不变。如图5、6所示。

互连资源对不同的功能单元都有统一的开关矩阵。FPGA中的功能单元除了可编程逻辑单元外还有块存储器，乘法器等，这些单元的引脚数量，特性都不一致。这里统一开关矩阵的意思是不同的功能单元分配不同数量的开关矩阵，但每个开关矩阵都一样。

由于引入拐线，不能用以往的基于通道的方法来描述布线资源，本发明提出一种基于最小重复单元(如TILE，CLB和GRM组成一个最小重复单元)的布线资源描述方法，该方法把互连线分配给重复单元，然后通过描述一个重复单元上的互连资源来描述整体互连资源。其中，把互连资源分成互连线和开关矩阵两个模块来描述，对互连线采用如下8个参数描述：线长度、数量、线方向、中间抽头位置、终点抽头、初始方向、二次方向、拐线次数；开关矩阵采用层次化矩阵方式描述，矩阵的两维分别为两个方向的输入信号，用数字来表示连线之间的驱动关系，使用矩阵嵌套来减少重复。这种描述方法的优点是描述非常灵活，可以很方便的改变互连资源的种类、数量、比例等等多种参数，以及可以生成任意的开关矩阵。

附图说明

图1为新型布线资源FPGA的整体结构。

图2为新型布线资源FPGA的整体结构的另一种体现。

图3为6倍线中间抽头。

图4为5倍线中间抽头和终点抽头。

图5为2倍线和5倍线拐线。

图6为6倍线2次拐线。

图7为边界线互补。

图8为开关矩阵外部互连关系。

图9为开关矩阵内部结构。

图10为开关矩阵建模。

图中标号：CLB为逻辑单元，GRM为开关矩阵，TILE为最小重复单元，IOB为输入输出单元，IMUX为输入多路选择器阵列，OMUX为输出多路选择器阵列。101-1114为开关矩阵中连接关系划分的小块，其中，101是水平短线与垂直短线的连接，102和103是中线和短线的连接，104为中线和中线连接，105和106为长线和中线的连接，113为东西方向中线续接，114为东西方向短线续接。111和112是IMUX，只有短线可以进IMUX，110、109、107、116和115为OMUX。

具体实施方式

1、布线资源的整体结构

图1是本发明布线结构FPGA的整体结构图。这种互连结构FPGA主要由逻辑单元(CLB)、可编程互连、统一的开关矩阵(GRM)和输入输出单元(IOB)组成。

逻辑单元是实现用户逻辑的功能单元，它通常由查找表(LUT)、触发器、进位链的等组成。

开关矩阵可以提供水平布线通道和垂直布线通道的交换，它有几种开关类型：传输管(pass transistor)、驱动器(buffer)、双向驱动器(bidirection buffer)和金属连线(hardconnection，拐线用)。传输管面积小，在级联不多的情况下速度较快，适合短线连接，但是在级联较多的情况下速度下降很快；驱动器可以放大和恢复信号，信号只能单向传输，适合于中线到短线，或者中线之间连接；双向驱动器是方向可以编程的驱动器，可以用于双向线的信号放大和恢复，适合于长线之间或者中线之间连接；金属连线相当于信号直通过开关矩阵，一对一的连接，把它放到开关矩阵中是为了方便拐线和开关矩阵建模。

输入输出单元是FPGA信号输入与输出控制单元，通过它片外输入信号可以进入布线资源，布线资源上的输出信号也可以输出到芯片外。

图1的结构中，开关矩阵和逻辑单元的通过输入多路选择器阵列(IMUX)和输出多路选择器阵列(OMUX)连接。每个逻辑单元的输入有一个输入多路选择器从开关矩阵中选择需要输入的信号；同样，逻辑单元的输出信号经过输出多路选择器阵列输出到开关矩阵中。

图2是布线结构的另外一种体现，该结构中所有的功能单元一逻辑单元、嵌入式块RAM、嵌入式乘法器、输入输出模块都是通过统一开关矩阵(GRM)连接，不同的功能单元需要的引脚数量不同表现为连接不同数量的开关矩阵，而每个开关矩阵都相同，这样做的好处是对不同的功能单元都有统一的布线资源连接，这样可以简化布线资源建模。图中，每个逻辑单元对应一个开关矩阵，一个块RAM对应2个开关矩阵，而一个乘法器对应3个开关矩阵。另外在图2中输入输出模块并没有放在芯片四周，这样做的好处是在芯片规模扩大时，物理版图可以直接重复，随意扩展。并且在芯片规模较大时，在芯片中心的输入输出模块可以提高时序性能。

2、布线资源具体特征

2.1芯片为长方形阵列，阵列严格重复，规模M×N。

2.2布线资源种类为3种：长线、中线、短线。长线可以是芯片长度，也可以是芯片长度的整数分之一。短线长度＜中线长度＜长线长度。

2.3不同线相互驱动遵循以下规律：长线可以驱动中线，中线可以驱动中线和短线，短线只能驱动短线。只有短线可以输入到输入多路选择器(IMUX)，输出多路选择器(OMUX)可以驱动短线、中线和长线(实际上可以没有输出多路选择器阵列，没有输出多路选择器阵列情况可以认为输出多路选择器阵列的输入输出一对一连接)。

2.4一条互连线上的每与一个开关矩阵连接称为一个连接点，两端连接点叫做端点，中间连接点叫做抽头，只有端点能够作为驱动源(source)，抽头只能作为被驱动点(sink)。

2.5一个逻辑单元(CLB)和一个开关矩阵(GRM)组成最小重复单元(TILE)，跨相邻两个最小重复单元之间的连线认为1倍线，N倍线代表跨首尾相连N+1个最小重复单元。

2.6水平布线资源只从下侧进入逻辑单元，垂直布线资源只从左侧进入逻辑单元。

2.7抽头：抽头可以分为中间抽头、终点抽头，中间抽头如图3所示，是指端点中间的其他连接点。线段终点可以有一个额外的连接点称为终点抽头，如图4所示。中间抽头数量、位置可以由任意指定。终点抽头只有一个，只有单向线支持终点抽头。

2.8拐线：拐线是指线段在中间某个抽头处拐90度角，变成另一个方向走线，并保持总长度不变，抽头数量不变。如图5、6所示。拐角方向有两个：顺时针和逆时针。拐线的拐角次数小于或等于中间抽头数，每次拐的方向必须顺时针和逆时针交错，不允许连续拐两个顺时针或两个逆时针。图5表示2倍线和5倍线的拐线。图6表示2个拐角的拐线，拐线不支持终点抽头。

2.9边界镜像：靠近边界的线段长度不足，会在边界上形成很多悬空线，按照镜像互补原则对接，可以利用悬空线增加边界布线资源，并且保证同类线延迟一致性。图7表示2对5倍线边界对接，同样，N倍线将有N-1对对接线。如果要保证拐线也能够镜像互补对接就要求拐线都是对称设计，也就是说拐线必须成对出现，这一对线连接点相同，方向相反。

2.10归属问题：本发明的第3部分建模方法中需要把互连线分配给某个重复单元，单向线只有一个输出端点(source)，把它分配给输出单元。双向线的两个端点既是输出端点又是输入端点，按输出端点分配不可行，这里按照坐标大小来分配，双向线属于单元坐标和小的端口，表达如下：假设双向线M的两个端点(不包括中间抽头)为A和B，如果把A看成坐标原点，则B的坐标为(X，Y)。如果X+Y＞0，则M属于A单元；如果X+Y＜0，M属于B单元；如果X+Y＝0，则看X，X＞0，则M属于A单元，反之，则M属于B单元。

3、支持拐线的互连资源建模方法

对于没有拐线的经典FPGA布线结构通常都是基于通道建模，如VPR[3]。基于通道建模的思想就是把互连资源分配给某个布线通道，通常是这样描述：水平通道中有多少条2倍线，多少条8倍线等等。但是基于通道的布线资源描述方法不能描述新结构中的拐线。因为拐线既有一部分在水平通道中，又有一部分在垂直通道中。所以，连最基本的布线通道宽度都无法计算了。因此，我们提出以下布线资源描述方法，可以称为基于最小重复单元(TILE)的布线资源描述方法。也就是说，在新方法中，布线资源不再属于某个通道，而是属于某个重复单元。因此，描述一个芯片的布线结构可以简化到描述一个单元拥有的互连资源。

布线资源的建模可以分为两个部分，一个是互连线的建模，另一个是开关矩阵的建模。

1.互连线建模

我们使用以下8个互连线模型参数，就可以描述任意一根互连线：

线长度：WireLength。

线数量：WireNum。

线方向：Direction＝UniDirect为单向线，Direction＝BiDirect为双向线。

中间抽头位置：{Acc(1)，Acc(2)...Acc(n)}，n＜WireLength-1，0＜Acc(i)＜n

终点抽头：Terminal＝1，有终点抽头；Terminal＝0，无终点抽头。

初始方向：PriDirection＝0，逆时针；PriDirection＝1，顺时针。

二次方向：SecDirection＝0，逆时针；SecDirection＝1，顺时针。

拐线次数：BendNum，BendNum＜＝AccessNum。BendNum＝0，不是拐线。

使用以上参数，图6的布线资源参数描述如下：

BendLineEx.WireLength＝6

BendLineEx.WireNum＝1

BendLineEx.Direction＝UniDirect

BendLineEx.Acc＝{2，4}

BendLineEx.Terminal＝0

BendLineEx.PriDirection＝0

BendLineEx.SecDirection＝0

BendLineEx.BendNum＝2

2.开关矩阵建模

图8表示一个简单的开关矩阵的外部连接关系，图中名称以H开头的线网从水平方向进入开关矩阵，以V开头的线网从垂直方向进入开关矩阵。VL表示垂直长线，VSN表示北边过来的垂直短线，VSS表示南边过来的垂直短线，VSH是指垂直短线的一个抽头；同样，VMN表示从北边过来的垂直中线，VMS是南边的垂直中线，VMH是指垂直中线线的一个抽头。同理可以推出水平线的名称含义。

图9是图8中开关矩阵(GRM)内部的连接关系，图中两线交叉处的三角形表示单向线，信号驱动方向为箭头方向，黑点表示双向线，信号可以任意方向。这些开关矩阵的连接关系可以划分为14小块，如图9中101～114。其中101是水平短线与垂直短线的连接，102和103是中线和短线的连接，104为中线和中线连接，105和106为长线和中线的连接，113为东西方向中线续接，114为东西方向短线续接。111和112是IMUX，只有短线可以进IMUX，110、109、107、116和115为OMUX。

图10是一个简单的3×3的开关矩阵，这里用一个二维矩阵来为开关矩阵建模，描述如下：

MATRIX simple

PORTX V1 V2 V3

PORTY H3 H2 H1

Y[0]002

Y[1]300

Y[2]010

END simple

其中MATRIX为矩阵描述关键字，表示一个矩阵的开始，simple为例化名称。PORTX、PORTY为矩阵的端口，其顺序按照坐标关系排列，Y[]表示矩阵中的第几行，数字表示连接关系，0代表没有连接；1代表单向连接，垂直方向驱动水平方向；2代表单向连接，水平方向驱动垂直方向，3表示双向连接。Y[0]002表示H3可以驱动V3。最后以END关键字表明矩阵描述的结束。

图9中的开关矩阵如果用一个2维矩阵来描述的话，这个矩阵会很大，又不好读，这里用层次化的描述方法，把它按照连接关系分成多个小矩阵分别描述。具体描述如下：

MATRIX S2S//图9中101，短线与短线之间连接

PORTX VSN0 VSN1 VSN2 VSH0 VSH1 VSH2 VSS0 VSS1 VSS2

PORTY HSE0 HSE1 HSE2 HSH0 HSH1 HSH2 HSW0 HSW1 HSW2

Y[0]002 002 100

Y[1]100 100 003

Y[2]030 200 020

Y[4]100 000 100

Y[5]010 000 010

Y[6]001 000 001

Y[7]030 200 020

Y[8]100 020 003

Y[9]002 002 100

END S2S

MATRIXVM2HS//图9中102，垂直中线与水平短线之间连接

PORTX VMN0 VMN1 VMN2 VMH0 VMH1 VMH2 VMS0 VMS1 VMS2

PORTY HSE0 HSE1 HSE2 HSH0 HSH1 HSH2 HSW0 HSW1 HSW2

Y[0]200 000 000

Y[1]000 020 000

Y[2]000 000 002

Y[4]000 000 000

Y[5]000 000 000

Y[6]000 000 000

Y[7]000 000 002

Y[8]000 020 000

Y[9]200 000 000

END VM2HS

MATRIX HS2IMUX//图9中112，水平短线与输入选择器阵列(IMUX)之间连接

PORTX IMX0 IMX1 IMX2 IMX3

PORTY HSE0 HSE1 HSE2 HSH0 HSH1 HSH2 HSW0 HSW1 HSW2

Y[0]2200

Y[1]0220

Y[2]0022

Y[4]2002

Y[5]0000

Y[6]0220

Y[7]2200

Y[8]0220

Y[9]0022

END VM2HS

按上面的描述方法把整个开关矩阵的16个小块都描述出来以后，用以下方法进行层次化调用，形成最后模型。

MATRIX GRM//图9中整个GRM模型

PORTX VSN0 VSN1 VSN2 VSH0 VSH1 VSH2 VSS0 VSS1 VSS2

VMN0 VMN1 VMN2 VMH0 VMH1 VMH2 VMS0 VMS1 VMS2

IMX0 IMX1 IMX2 IMX3 OMX0 OMX2 VL0 VL1 VL2

PORTY HSE0 HSE1 HSE2 HSH0 HSH1 HSH2 HSW0 HSW1 HSW2

HME0 HME1 HME2 HMH0 HMH1 HMH2 HMW0 HMW1 HMW2

HL0 HL1 HL2

SUBMATRIX S2S S2S//图9中101，前一个S2S为例化名，后者为子矩阵名

SUBPORTX VSN0 VSN1 VSN2 VSH0 VSH1 VSH2 VSS0 VSS1 VSS2

SUBPORTY HSE0 HSE1 HSE2 HSH0 HSH1 HSH2 HSW0 HSW1 HSW2

END

SUBMATRIX M2M S2S//图9中104，与101一样，所以调用同一个子矩阵

SUBPORTX VMN0 VMN1 VMN2 VMH0 VMH1 VMH2 VMS0 VMS1 VMS2

SUBPORTY HME0 HME1 HME2 HMH0 HMH1 HMH2 HMW0 HMW1

HMW2

END

SUBMATRIX VM2HS VM2HS//图9中102

SUBPORTX VMN0 VMN1 VMN2 VMH0 VMH1 VMH2 VMS0 VMS1 VMS2

SUBPORTY HSE0 HSE1 HSE2 HSH0 HSH1 HSH2 HSW0 HSW1 HSW2

END

……

//同样方法例化每一个子矩阵后就可以描述真个开关矩阵

END GRM

参考文献：

[1]Xilinx corporation，“Virtex-II Pro and Virtex-II Pro X Platform FPGAs：CompleteData Sheet”，2005.

[2]Satish Sivaswamy，“HARP：Hard-wired Routing Pattern FPGAs”，FPGA’05，University of Minnesota Minneapolis，2005.

[3]V.Betz，“Architecture and CAD for Speed and Area Optimization of FPGAs，”Ph.D.Dissertation，University of Toronto，1998.

Claims

1、一种现场可编程逻辑阵列的布线资源结构，其特征在于该布线资源结构由以下几个部分组成：

(1)可编程互连线，提供逻辑单元之间连线功能；可编程互连线按线长度分为长线、中线、短线三种类型；按走线方向分为水平线、垂直线、拐线三种；按驱动方向分为单向线和双向线；这里，所述长线取芯片长度，或是芯片长度的整数分之一，短线长度＜中线长度＜长线长度；所述单向线只有一个输出端点；双向线的两个端点既是输出端点又是输入端点，所述拐线是指线段在中间某个抽头处拐90度角，变成另一个方向走线，并保持总长度不变，抽头数量不变；拐角方向有两个：顺时针和逆时针；

(2)统一开关矩阵GRM，提供各种线之间交换功能，对各种功能模块都使用同一个交换矩阵；

(3)输入多路选择器阵列IMUX，从开关矩阵中选择需要输入的信号到逻辑单元；

(4)输出多路选择器列OMUX，选择逻辑单元需要输出的信号到开关矩阵中；

不同可编程互连线相互驱动关系遵循：长线驱动中线，中线驱动中线和短线，短线驱动短线；短线进入IMUX，OMUX驱动短线、中线和长线；

可编程互连线两端作为驱动源，抽头作为被驱动点；

水平布线资源只从下侧进入逻辑单元，垂直布线资源只从左侧进入逻辑单元；

抽头分为中间抽头、终点抽头，中间抽头数量、位置任意指定；终点抽头只有一个，只有单向线支持终点抽头；

拐线的拐角方向必须顺时针和逆时针交错，不允许连续拐两个顺时针或两个逆时针，拐线不支持终点抽头。

2、一种如权利要求1所述的现场可编程逻辑阵列布线资源结构的互连资源最小重复单元的布线资源描述方法，其特征在于把互连线分配给重复单元，然后通过描述一个重复单元上的互连资源来描述整体互连资源；其中，把互连资源分成互连线和开关矩阵两个模块来描述，对互连线采用如下8个参数描述：线长度、数量、线方向、中间抽头位置、终点抽头、初始方向、二次方向、拐线次数；开关矩阵采用层次化矩阵方式描述，矩阵的两维分别为两个方向的输入信号，用数字来表示连线之间的驱动关系，使用矩阵嵌套来减少重复。