CN100566246C - 保护电子芯片免受欺骗的公钥加密方法 - Google Patents

保护电子芯片免受欺骗的公钥加密方法 Download PDF

Info

Publication number
CN100566246C
CN100566246C CNB2004100029538A CN200410002953A CN100566246C CN 100566246 C CN100566246 C CN 100566246C CN B2004100029538 A CNB2004100029538 A CN B2004100029538A CN 200410002953 A CN200410002953 A CN 200410002953A CN 100566246 C CN100566246 C CN 100566246C
Authority
CN
China
Prior art keywords
function
value
chip
parameter
application side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100029538A
Other languages
English (en)
Other versions
CN1518270A (zh
Inventor
马克·吉罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
Original Assignee
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA filed Critical France Telecom SA
Publication of CN1518270A publication Critical patent/CN1518270A/zh
Application granted granted Critical
Publication of CN100566246C publication Critical patent/CN100566246C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F7/00Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/30Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/30Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/36Payment architectures, schemes or protocols characterised by the use of specific devices or networks using electronic wallets or electronic money safes
    • G06Q20/367Payment architectures, schemes or protocols characterised by the use of specific devices or networks using electronic wallets or electronic money safes involving electronic purses or money safes
    • G06Q20/3674Payment architectures, schemes or protocols characterised by the use of specific devices or networks using electronic wallets or electronic money safes involving electronic purses or money safes involving authentication
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/38Payment protocols; Details thereof
    • G06Q20/40Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
    • G06Q20/409Device specific authentication in transaction processing
    • G06Q20/4097Device specific authentication in transaction processing using mutual authentication between devices and transaction partners
    • G06Q20/40975Device specific authentication in transaction processing using mutual authentication between devices and transaction partners using encryption therefor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3066Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy involving algebraic varieties, e.g. elliptic or hyper-elliptic curves
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/56Financial cryptography, e.g. electronic payment or e-cash

Landscapes

  • Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Finance (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Algebra (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

一种在应用方与电子芯片交易中保护电子芯片免受欺骗的不对称加密方法,包括在电子芯片中根据输入参数计算一个鉴别值V,该方法包括下列步骤:芯片借助包括在该芯片中的串行伪随机发生器产生专用于该交易的伪随机数r;芯片向应用方发送参数x,该参数由应用方在交易前事先计算并通过数学关系与随机数r相关联及被存储在芯片的数据存储器中;芯片借助一个串行函数计算参数y,作为该函数的输入参数至少包括专用于交易的随机数r及属于不对称密钥对(s,p)的私钥p,该参数y构成鉴别值V的全部或一部分,该串行函数由一个算术函数组成;芯片向应用方发送该鉴别值V;及应用方借助一个验证函数来验证所述鉴别值V,该验证函数的输入参数仅包括至少包含公钥p的公共参数。

Description

保护电子芯片免受欺骗的公钥加密方法
技术领域
本发明涉及密码技术领域。具体地,本发明涉及芯片与应用方之间的交易中保护电子芯片免受欺骗的加密方法。
本发明可有利地得到应用,即它允许保护具有布线逻辑的集成电路的芯片或微处理机的芯片以防止其诈用,尤其是保护装设在可在各种交易中使用的预付费卡上的芯片,这些交易例如为:建立电话通信,支付自动售货机中的物品,根据停车计时器收费的停车位,支付如公共交通或使用公共基础设施(通行税,博物馆,图书馆,...)的服务。
背景技术
当前,预付费卡易于受到不同类型的欺骗使用。第一类的欺骗包括未经授权的复制卡,“克隆”一词常常被用来表征这种操作。第二类的欺骗包括修改属于卡的数据、尤其是登在卡中的总信贷金额。为了与诈用作斗争,将借助于加密,一方面通过鉴别来保证卡的证实和/或通过数字签名来保证数据的证实,及另一方面通过译成密码以保证必要时的数据机密。加密涉及两个实体,即一个鉴别情况下的验证方及一个被验证体,及该加密可为对称的,或不对称的。当它是“对称”(或“使用密钥”,这两个词语互换)时,两个实体真正分享相同信息、尤其是一个密钥。当它是不对称(或“使用公钥”,这两个词语互换)时,这两个实体之一具有一对钥,其中一个为密钥,另一个为公钥;不具有密钥的分享。在许多系统中,尤其当芯片为“布线逻辑电路”类型时,仅是对称加密被预付费卡使用,因为不对称加密太慢及昂贵。为对称加密开发的鉴别的主要机制包括:一次性地计算一个鉴别值,该值对于每个卡不同;将该鉴别值存储到卡的存储器中;在每次交易时读出它及通过询问支持交易的网络的一个应用方来验证该值,在此已被赋予的鉴别值被存储或被再计算。该机制提供的保护仍不充分,因为鉴别值可被人窥探,被复制及再被欺诈地使用,这是由于对于一种给定卡鉴别值总是相同的,由此能够实现该卡的“克隆”。为了防止该复制,卡的被动鉴别机制被主动鉴别机制取代,该主动鉴别机制还可保证数据的完整性。
主动对称鉴别机制的主要原理如下:当鉴别时,电子芯片及应用方计算一个鉴别值,该值是对每次鉴别所确定的一个变元(argument)表施加一个函数的结果值;该变元表可包括:一个随机数,该随机数是在每次鉴别时由应用方确定的一个数据元素;包含在电子芯片中的数据元素及电子芯片与应用方均已知的秘密密钥。当由电子芯片计算的鉴别值与应用方计算的鉴别值相同时,该电子芯片被判断为真实的及电子芯片与应用方之间的交易被授权。
这种鉴别机制已被广泛地公知,但大部分需要的计算能力至少等于一个微处理机所拥有的计算能力。因此,该机制适合于微处理机,但很难适合具有硬布线逻辑电路的芯片,后者设有过于基本的计算装置。
当对称主动鉴别机制能够结合在具有布线逻辑电路的芯片中时,就已迈出了第一步。例如,在2002年12月27日以申请号FR 2826531公开的法国专利申请中描述了详细说明该机制的一个方法。应注意到,正如所述法国专利申请所指导的,由该机制产生的鉴别值也可被解释为通过改变至少一个输入参数的一个伪随机位序列,及由此该鉴别值计算方法变成了一个伪随机位的发生方法。
然而,该使用密钥的机制要求负责芯片鉴别的验证装置-如设置在公共电话、电子付费终端或公共交通入口中的验证装置-必需知道所述芯片所持有的密钥。由此带来一个较大的缺点,即,如果希望所述装置能够鉴别被发行的与应用方相关地的任何芯片,该装置应存储所有这些芯片的密钥,或应存储一个基本钥、主钥或母钥,以便能确定任何芯片的秘密密钥。在这两种情况下,每个这样的装置将存储足够的信息,以便能够再求得所有被发行的芯片的秘密密钥,由此也就存储了能够制造它们中任何芯片的复制品的足够信息。因此,对付任何这样的装置的成功入侵将会摧毁应用方整体的安全性。
发明内容
因此存在着一个紧迫的需要,即应能将使用公钥的主动鉴别机制纳入具有布线逻辑电路的芯片中、尤其是使用大量芯片的应用中,这通常是指使用具有布线逻辑电路的芯片的应用场合,因为它非常地便宜。不过这样的机制目前还不存在。其原因是使用公钥的机制通常需要对大数目进行大量运算,及由此它不适合纳入具有布线逻辑电路的芯片,在该芯片中硅的表面积很小,及它的计算逻辑缩减到极其基本的运算布线。这些基本运算通常是串行地执行的,意即其操作数是一位接一位顺序地引入的,这种引入方式累进地改变内部寄存器的状态,该寄存器的最终值作为计算函数结果的基数。
本发明涉及使用公钥主动鉴别机制,它可以使用在具有布线逻辑电路的芯片中。
更确切地,本发明涉及一种在应用方与电子芯片之间的交易中保护电子芯片免受欺骗的加密方法,尤其适用于具有布线逻辑电路的芯片,及尤其旨在设置一种鉴别机制,它没有上述对称加密的缺点,以便在整体上使应用方的安全性得以增强,并尤其使复制更难产生。
为此目的,本发明给出一种在应用方与电子芯片之间的交易中保护电子芯片免受欺骗的不对称加密方法,该方法包括,在电子芯片中根据输入参数计算一个鉴别值V,所述方法包括下列步骤:
-芯片借助包括在该芯片中的串行伪随机发生器产生一个适用于该交易的伪随机数r,
-芯片向应用方发送一个参数x,该参数由应用方在交易前事先计算并通过数学关系与随机数r相关联,及被存储在芯片的数据存储器中,
-芯片借助一个串行函数计算一个参数y,作为该函数的输入参数至少为专用于交易的随机数r及属于不对称密钥(s,p)的一个私钥p,该参数y构成鉴别值V的全部或一部分,
-芯片向应用方发送一个鉴别值V,及
-应用方借助一个验证函数来验证所述鉴别值V,该验证函数的输入参数仅包括至少包含公钥p的公共参数。
为此目的,本发明还给出一种电子芯片装置,通过电子芯片根据输入参数计算一个鉴别值V,它能够实施根据本发明的、在应用方与电子芯片之间的交易中保护电子芯片免受欺骗的不对称加密方法,该装置包括:
-一个串行伪随机发生器,产生一个专用于该交易的随机数r,
-第一存储装置,在其中存储至少一个x的值,该参数x的值在交易前事先由应用方计算及通过一个数学关系与随机数r的值相关联,
-从电子芯片向应用方发送与专用于交易的随机数r相关联的参数x的发送装置,
-实现串行函数的装置,作为该函数的输入参数至少具有专用于交易的随机数r及属于不对称密钥对(s,p)的一个私钥s,及提供一个参数y作为输出,
-用于至少由参数y构成鉴别值V的输出装置。
为此目的,本发明还给出一种验证装置,它用于实施根据本发明目的的、在应用方与电子芯片之间的交易中保护电子芯片免受欺骗的不对称加密方法,该方法包括验证由电子芯片根据专一公共参数计算的鉴别值V。该装置包括用于执行该校验函数的装置,该函数至少采用鉴别值V及公钥P作为输入。
根据本发明的方法的优点是,允许仅借助公共参数产生可验证的鉴别值V,该公共参数仅由串行函数产生,这就是说,这种函数顺序地处理构成其输入的参数的各位。
该加密方法及装置的输入参数以串行函数的方式被处理,该函数在其输出上提供与输入参数全部或一部分相关的数据元素作为其输出。
该方法及装置的输入参数属于一个表,在使用该鉴别机制的情况下,该表包括:至少一个识别号I,一个私钥s,与该私钥s相对应的公共密钥p,该公钥的一个证书,由验证装置提供的第二随机数t。
用于计算随机数r的串行伪随机发生器可有利地基于上述在2002年12月27日以申请号FR 2826531公开的法国专利申请中所述类型的对称鉴别方法。由此,如果用f(K,M)表示这种方法的计算函数,其中符号K表示对称密钥及M表示函数f的其它操作数的集合,则随机数r可通过将不同的值M重复代入该函数f并保持同一值K来产生。作为一个例子,如果f的输出值z的字长等于k比特及如果随机数r的字长等于16k比特,在芯片第一次鉴别时使用的第一随机数r被选择为16个输出值f(K,M1),f(K,M2),...,f(K,M16)的关联量(concatenation),第二随机数被选择为16个输出值f(K,M17),f(K,M18),...,f(K,M32)的关联量等,所有的值Mi彼此不同(典型地,值Mi+1由增加值Mi获得)。有很多使用鉴别方法的方式用于伪随机产生。
串行函数括加法,减法及向左或向右的移位运算。实际上,这些运算可非常简单地以顺序方式实现。
附图说明
通过以下参照附图对以非限制性例子给出的优选实施形式所作出的说明将阐明本发明的其它特征及优点。
图1是根据本发明的方法的一个流程图;
图2是根据本发明的电子芯片装置的示意图;
图3是用于本发明的电子芯片装置的伪随机发生器一个例子的示意图;
图4是用于执行本发明的电子芯片装置的串行函数的装置的实施例的示意图。
具体实施方式
图1表示根据本发明的保护电子芯片在应用方与该电子芯片之间的交易中以防欺骗的不对称加密方法的流程图。
该方法包括,在电子芯片中根据输入参数计算一个鉴别值。
在第一步骤1中,该方法包括:借助包括在芯片中的串行伪随机发生器由芯片产生一个伪随机数r。该随机数r专用于该交易。
在第二步骤2中,该方法包括:由芯片向应用方发送一个参数x。该参数x在交易前事先被应用方计算及被存储在芯片的数据存储器中。该参数x与随机数r通过一个数学关系相关联。应用方计算至少一个参数x,最好它计算多个参数。根据一个特别的实施例,这些参数x是将一个数学函数应用于从一个给定芯片的给定数集中相继取得的值的结果。该数集是这样的,由芯片产生的随机数r的不同值可包括在该数集中。
由此,使随机数r与参数x相关联的数学函数典型地是数集G中的指数函数,其设有一个至少具有相联特性及以乘法形式表示的运算,即该函数为x=gr,式中r表示一个整数及g为由应用方预先选择的所述集合G的一个元素。
伪随机数r是对于每个芯片及对于每次鉴别是均不同的。它被计算两次:第一次被应用方,第二次被芯片本身。在计算了r后,应用方计算相应的x。然后应用方在定制芯片时将至少一个x值存储在芯片中。有利地,应用方存储多个x值。由于应用方及芯片应产生相同的值r,当然需要应用方的伪随机发生器与芯片的伪随机发生器严格地相同。
有利地,对于与应用方相关联的所有芯片,g可以是是相同的或可为芯片专用。在后一情况下,g为电子芯片的公钥p的组成部分。集合G的典型例子是:小于n及与n互为素数的正整数或零的一个群Zn *,n表示任一正整数,或是,在一个有限体上构成的任一椭圆曲线。
在第三步骤3中,该方法包括:由芯片借助一个串行函数计算一个参数y,该函数的输入参数至少为专用于交易的随机数r及属于不对称密钥对(s,p)的私钥s,该参数y构成鉴别值V的全部或一部分。该串行函数由一个算术函数组成。
在第四步骤4中,该方法包括:芯片向应用方发送该鉴别值V。
在第五步骤5中,该方法包括:由应用方借助一个验证函数来验证所述鉴别值V,该验证函数的输入参数仅是公共参数并至少包含公钥p。
图2概要地表示一个根据本发明的电子芯片装置。该电子芯片装置能够使用根据本发明的、在应用方与电子芯片之间的交易中保护电子芯片免受欺骗的不对称加密方法,该方法包括由电子芯片根据输入参数计算一个鉴别值V。
该装置6包括:
-一个串行伪随机发生器7,它产生一个专用于交易的随机数r,
-第一存储装置8,在其中存储一个或多个在交易前事先由应用方计算的参数x,每个参数x以相同的数学关系与包括在数值的集合中的一个随机数r值相关联,该集合的数值可由串行伪随机发生器产生,
-提供与专用于交易的随机数r相关联的参数x的第一输出装置9,
-执行串行函数的装置10,作为该函数的输入参数至少具有专用于交易的随机数r及属于不对称密钥对(s,p)的一个私钥s,该参数y构成鉴别值V的全部或一部分,
-在由至少参数y构成鉴别值后,提供该鉴别值V的第二输出装置9。
在参照图2所列举及描述的例子中,串行伪随机发生器7是使用对称鉴别方法,该类型的方法被描述在2002年12月27日公开的上述法国专利申请号FR 2826531中。于是,如果用f(K,M)表示该方法的计算函数,其中符号K表示对称密钥及M表示函数f的其它操作数的集合,则通过重复地向不同的值M施加该函数f并保持同一值K来产生随机数r。作为一个例子,如果f的输出值z的大小等于k比特及如果随机数r的大小等于16k比特,在芯片第一次鉴别时使用的第一随机数r被选择为16个输出值f(K,M1),f(K,M2),...,f(K,M16)的关联量,第二随机数被选择为16个输出值f(K,M17),f(K,M18),...,f(K,M32)的关联量等,所有的值Mi彼此不同。
图3概要地表示这种串行伪随机发生器6。该发生器包括:用于混合所有或部分输入参数以在输出上提供由上述混合产生的一个数据元素E’=(e’1,e’2,...,e’n,...,e’N)的混合装置12;一个按照一个函数从旧状态变到新状态的有限状态的自动装置13,其中该函数取决于至少该旧状态与来自比特序列(e’1,e’2,…,e’n,…,e’N)中的一个值;根据包括自动装置的至少一个状态的输入变元来计算值z及然后通过执行16个相继输出值f(K,M1),f(K,M2),...,f(K,M16)的关联来确定选择的随机数r的值的输出装置14。混合装置12的输入参数可在一个非穷尽的表中取出,该表包括:一个密钥K,芯片的内部数据D,数据D的存储器地址,芯片的外部数据D’,由应用方提供的一个随机数R’。
混合装置12执行混合函数MIX,该函数可为输入数据的线性或非线性函数。
线性函数的第一例包括执行输入数据之间的标量积。
根据使用线性函数的另一例,该混合装置包括一个线性反馈移位寄存器,在其中相继地输入输入参数的位及影响寄存器的初始状态和/或反馈位的值。
根据使用非线性函数的一个例子,该混合装置包括一个非线性反馈移位寄存器,在其中相继地输入输入参数的各位。输出值S’可由从寄存器内容中提取的一个或多个位组成。
自动装置13AUT的第一例包括使用布尔逻辑电路,将k+1位的矢量(A1,A2,...Ak+1)与k位的矢量(A’1,A’2,...A’k)相关,其中每个位A’i由位(A1,A2,...Ak+1)借助基本运算如“异或”、“或”、“与”、“非”得到,及其中(A1,A2,...Ak)代表自动装置的旧状态。该自动装置具有一个k位(A1,A2,...Ak)的内部状态及每当一个新矢量(A1,A2,...Ak,S’e’)出现在布尔逻辑电路的输入端上时输出一个新状态(A’1,A’2,...A’k),该新矢量由内部状态及混合函数MIX的输出组成。
自动装置13的第二例包括使用由数值表确定的位转换。在k=8的情况下,例如可将一个字节(A1,A2,...A8)分成两个四位(A1,A2,A3,A4)及(A5,A6,A7,A8),然后当混合函数的输出比特值E’e’为零时对每个四位施加T变换,或当值E’e’为1时对每个四位施加U变换。T变换由将每个四位值(a,b,c,d)与四位值(a’,b’,c’,d’)相关的一个表确定。对于U变换也相同。
当所有的输入值均被处理时,自动装置13处于一个确定的最后状态(F1,F2,...,Fk)。
串行伪随机发生器的输出装置14典型地使用一个输出函数,该函数是施加于自动装置的最后状态的恒等函数及关联运算。该装置14包括一个其大小等于随机数r字长如16k位的存储区域。
用于存储一个或多个参数x的第一存储装置8典型地由一个非易失性类型的存储器组成,在需要时它可被改写。在电子芯片出售前参数x被写入到该存储器中。选择用于参数x计算的随机数r的值,以便芯片也能准确地再计算该值。在参照图2描述的串行伪随机发生器的例中,这意味着密钥k被芯片及应用方共享。并且在发售芯片前,应用方通过重复地应用鉴别方法(其中计算函数为如上所述f)来计算一定数目的x值,并将这些值存储在芯片的数据存储器中。对于每次鉴别,芯片重新计算随机数r及在数据存储器中读出与它对应的参数x的值。在参照图2描述的串行伪随机发生器的例中,r与x之间的对应性通常是通过对于M1的值选择一个用于确定与特定值r对应的x值地址的信息来建立的,对于i大于或等于0的Mi+1的值是通过增加Mi的值获得的。
为了节省存储器空间,参数x可优选地选择为等于由散列函数h产生的元素gr(也可能用其它的元素,如应用方数据)的象点(image),而不是该元素本身,这就是说,x=h(gr,D),其中D表示包括例如与应用方相关的数据的选择域。例如,D表示由应用方确定的以欧元为单位的金额。在此情况下,每个分值代表一个电子货币,及每次鉴别代表该个货币的支出。
输出与专用于交易的随机数r相关联的参数x的第一输出装置9典型为一个输入/输出缓冲器。
执行串行函数的装置10的一个例子将参照图4描述。作为串行函数的输入参数为随机数r及属于不对称密钥对(s,p)的一个私钥p。密钥p为公钥。
装置10由一个进行计算及考虑进位的位加法器组成。
r的当前位ri的值被获取在第一寄存器15中,s的当前位si的值被获取在第二寄存器16中。第三寄存器17获取由上述位相加产生的进位ci。最后,第四寄存器18获取当前位ri与si的值以及在先相加时获得的进位相加后获得的位yi,其中该进位相应于第三寄存器的17的内容。进位ci是通过考虑在相加先前位(AND(与)门19的输出,其输入是前两个寄存器15、16的输出)产生的进位与在相加当前位(AND门20的输出,其输入是当前位ri与si的值)产生的进位所得到的。如果进位是在相加先前位时产生的并且仅当当前位之一为1时,中间AND门21产生一个进位,在异或门22的输出处,其输入是这些当前位的值。
因此,进位ci是中间AND门元件21的输出及AND门元件20的输出之间的一个“或”运算23的结果,AND门元件20的输入为当前位ri及si的值。该进位ci被捕获在第三寄存器17中,以便当下一位ri及si相加时再考虑。
位yi通过当前位ri及si的值(在异或门元件22的输出处,其输入是当前位ri及si的值)与进位值(在异或门元件24的输出处,其输入是前面异或门元件22的输出及第三寄存器17的输出)的相加得到的。
寄存器15,16,17,18的输出被初始化为0。
最后产生:yi=ri+si+ci(mod2)及ci+1=ri+si+ci(div2),其中c0被选择为等于0。
在一个特定的应用中,串行函数还具有一个由应用方提供的随机数t形式的输入参数。
当芯片根据参照图2所述的方法产生出一个随机数r后,并随后在其数据存储器中读出与所述随机数相应的参数x的值(例如通过函数x=gr),芯片向应用方发送该x值,此后应用方对芯片发送一个随机数t,该随机数的字长被缩减到1位。
因此将出现两种情况,如果t的值等于0,芯片选择y=r。如果t的值等于1,芯片选择y=r+s。如何实施该选择是熟练技术人员公知的及由此不再赘述。
鉴别值V被取成等于y,及被发送给应用方。
该验证包括检验方程:gy=x,如果t等于0;或gy=xp,如果t等于1;式中p为芯片的与其密钥s相应的公钥,并由函数p=gs确定。如果这些参数被选择得足够大,则利用作为当前通常采取的离散对数假设,由g及p求解s是不可行的。
在一个特定的应用中,散列函数h可用于x的计算。在此情况下,验证方程变为:h(gy,D)=x,如果t等于0;或h(gy/p,D)=x,如果t等于1。为了避免验证方程中的任何除法(division),也可选择y=r-s,而非y=r+s,在此情况下,第二验证方程变为:h(gy.p,D)=x。另一可能性是选择p=g-s,而非p=gs,这导致如下的验证方程:h(gy,D)=x及h(gy.p,D)=x。
在上述的实施例中,除了已知s值的芯片之外,任何其它芯片在两次提供被应用方确认有效的鉴别值时至多具有一次机会。这就允许在真正的与复制的芯片之间建立区别,但该区别在大多数实际应用的情况下显得不足。
为了显著减小复制成功的可能性,一个方案包括增加随机数t的位数m。例如随机数t被选择为等于64位串(t63,t62,...,t0),其中仅一个位等于1。如果i为ti等于1的唯一的下标,则y的值可选择为等于:y=r+2is。该值很容易按顺序计算,因为其表示为将r与通过将s左移I个位而获得的整数相加(假设高位处于左边)。验证方程则为: g y = xp 2 i . 在此情况下,除了已经知道密值s的芯片外,任何其它芯片至多具有64种提供被鉴别方确认有效的鉴别值中的一种可能机会。
在一个特定的应用中,散列函数h可用于x的计算。在此情况下,验证方程变为: h ( g y / p 2 i , D ) = x . 为了避免验证方程中的任何除法,也可选择y=r-2is,而非y=r+2is,在此情况下,第二验证方程变为: h ( g y · p 2 i , D ) = x . 另一可能性是选择p=g-s,而非p=gs,这导致如下的验证方程: h ( g y · p 2 i , D ) = x .
对于该所述方案,出于同样的安全观点,对于t的值将选择一个包括在0与m-1之间的整数取代如上面确定的串t,y则等于:y=r+2ts及验证方程为: g y = xp 2 i .
在一个特定的应用中,散列函数h可用于x的计算。在此情况下,验证方程变为: h ( g y / p 2 i , D ) = x . 为了避免验证方程中的任何除法,也可选择y=r-2ts,而非y=r+2ts,在此情况下,第二验证方程变为: h ( g y · p 2 i , D ) = x . 另一可能性是选择p=g-s,而非p=gs,这导致如下的验证方程: h ( g y · p 2 i , D ) = x .
也出于同样的安全观点,对于t的值将选择一个包括在0与m-1之间的整数取代如上面确定的串t,y则等于:y=r+ts及验证方程为:gy=xpt
在一个特定的应用中,散列函数h可用于x的计算。在此情况下,验证方程变为:h(gy/pt,D)=x。为了避免验证方程中的任何除法,也可选择y=r-ts,而非y=r+ts,在此情况下,第二验证方程变为:h(gy.pt,D)=x。另一可能性是选择p=g-s,而非p=gs,这导致如下的验证方程:h(gy.pt,D)=x。
当然,随机数t也可取其它值。
鉴别值V的第二输出装置9使用的函数典型为应用于参数y的恒等函数。该装置9包括一个存储器区域,其字长例如等于参数y的大小。
当在应用方与电子芯片之间交易时,应用方及芯片使用不对称加密方法来保护电子芯片免受欺骗,其中在该方法中,应用方借助根据本发明的一个验证装置来验证芯片。该装置包括一个执行根据本发明方法的验证功能的装置,以验证电子芯片仅利用公共参数计算的鉴别值V,其中该公共参数至少包括链接到该芯片的密钥s的公钥p。
根据上述的本发明方法的一个实施形式,该验证装置将由应用于鉴别值V的数学函数提供的结果(gy)与x值或与与对应于其秘密密钥s的芯片公钥p的乘积(xp)进行对比,作为参数t值的函数,其中y等于鉴别值V及p为对应于其密钥s的芯片的公钥,该公钥由函数p=gs限定。
该装置典型为一个计算机。

Claims (31)

1.一种在应用方与硬布线电子逻辑芯片之间的交易中保护该电子芯片免受欺骗的不对称加密方法,该方法包括在电子芯片中利用输入参数计算一个鉴别值V,所述方法包括下列步骤:
-1)芯片借助包括在该芯片中的串行伪随机发生器产生一个专用于该交易的伪随机数r,
-2)芯片向应用方发送一个参数x,该参数由应用方在交易前事先计算并通过数学关系与伪随机数r相关联,及被存储在芯片的数据存储器中,
-3)芯片借助一个串行函数计算一个参数y,作为该函数的输入参数至少是专用于交易的伪随机数r及属于不对称密钥对(s,p)的一个私钥s,该参数y构成鉴别值V的全部或一部分,
-4)由芯片向应用方发送该鉴别值V,及
-5)应用方借助一个验证函数来验证所述鉴别值V,该验证函数的输入参数仅由至少包含公钥p的公共参数构成。
2.根据权利要求1的方法,其中专用于交易的伪随机数r的产生包括:
-借助一个混合函数混合用于计算所述鉴别值的输入参数的全部或一部分及在混合函数的输出上提供一个位序列,
-根据至少取决于一个旧状态及该位序列中的一个值的函数,将有限状态自动装置的状态从该旧状态向一个新状态改变,
-借助一个输出函数确定一个随机位序列,以便形成伪随机数r的全部或一部分,其中该输出函数的输入变元包括该自动装置的至少一个状态。
3.根据权利要求2的方法,其中所述混合函数的一个输入参数由一个密钥K组成,该密钥在芯片与应用方之间被分享及被存储在芯片的受保护的存储区域中。
4.根据权利要求1或2的方法,其中数学关系为元素g的一个数集G中设有至少带有相联属性的运算的函数gr
5.根据权利要求4的方法,其中数集G是小于n及与n互为素数的正整数或零的一个群Zn *
6.根据权利要求4的方法,其中数集G是在任何有限体上构成的任一椭圆曲线。
7.根据权利要求1或2的方法,其中串行函数是执行一个表中的多个运算的算术函数,这些运算包括加法、减法及左移位或右移位。
8.根据权利要求7的方法,其中算术函数仅执行加法运算。
9.根据权利要求7的方法,其中算术函数仅执行减法运算。
10.根据权利要求7的方法,其中算术函数输入变元还包括输入参数t,及该算术函数根据由应用方赋予串行函数的输入参数t的值执行下列运算之一:y=r及y=r+s。
11.根据权利要求10的方法,其中数学关系包括在元素g的一个数集G中设有一个至少具有相联属性的运算的函数gr,及其中验证函数根据参数t的值将通过应用数学函数给鉴别值V而获得的结果与x值或x值与对应于其私钥s的芯片公钥p的乘积进行比较,该比较用于根据参数t的值检验以下方程之一:gy=x及gy=xp,y等于鉴别值V及p为对应于其私钥s的芯片的公钥,由函数p=gs限定。
12.根据权利要求7的方法,其中算术函数还具有用于输入变元的输入参数t,及包括根据由应用方赋予串行函数输入参数t的值执行下列运算:y=r与y=r-s。
13.根据权利要求12的方法,其中所述数学关系包括在元素g的一个数集G中设有一个至少具有相联属性的运算的函数gr,及其中验证函数根据参数t的值将通过应用数学关系给鉴别值V所获得的结果与x值或x值与对应于其私钥s的芯片公钥p的乘积进行比较,该比较用于根据参数t的值检验以下方程:gy=x及gy.p=x,y等于鉴别值V及p为芯片的公钥,该公钥对应于其私钥s,并由函数p=gs限定。
14.根据权利要求7的方法,其中算术函数还具有用于输入变元的输入参数t,及包括根据由应用方赋予串行函数的输入参数t执行下列运算:y=r+2is,该参数t包括m位(tm-1,...,t0)的一个串,其中仅一个位ti等于1,m为一个自然整数。
15.根据权利要求14的方法,其中数学关系包括在元素g的一个数集G中设有一个至少具有相联属性的运算的函数gr,及其中验证函数根据参数t的值测试以下方程: g y = xp 2 i , y等于鉴别值V及p为对应于其私钥s的芯片公钥,该公钥由函数p=gs限定。
16.根据权利要求7的方法,其中算术函数还具有用于输入变元的输入参数t,及包括根据应用方赋予串行函数输入参数的值执行下列运算:y=r+2ts。
17.根据权利要求16的方法,其中数学关系包括在元素g的一个数集G中设有一个至少具有相联属性的运算的函数gr,及其中验证函数测试以下方程: g y = xp 2 t , y等于鉴别值V及p为对应于其私钥s的芯片公钥,该公钥由函数p=gs限定。
18.根据权利要求7的方法,其中算术函数还具有用于输入变元的输入参数t,及包括根据由应用方赋予串行函数输入参数的值执行下列运算:y=r+ts,t为一个整数。
19.根据权利要求18的方法,其中数学关系包括在元素g的一个数集G中设有一个至少具有相联属性的运算的函数gr,及其中验证函数根据参数t的值将由应用于鉴别值V的函数所提供的结果与x值或x值与对应于其私钥s的芯片公钥p的乘积进行比较,该比较用于根据参数t的值检验以下方程:gy=xpt,y等于鉴别值V及p为与私钥s相对应芯片的公钥,该公钥由函数p=gs限定。
20.根据权利要求7的方法,由芯片向应用方发送的参数x是将散列函数h应用于至少一个元素以及一个可选域D的结果,其中该元素通过一个数学函数与伪随机数r相关联,该可选域包含与应用方相关联的数据。
21.根据权利要求20的方法,其中所述算术函数还具有用于输入变元的输入参数t,及包括根据由应用方赋予串行函数输入参数t的值执行下列运算:y=r+2is,该参数t包括m位(tm-1,...,t0)的一个串,其中仅一个位ti等于1,m为一个自然整数。
22.根据权利要求21的方法,其中数学关系包括在元素g的一个数集G中设有一个至少具有相联属性的运算的函数gr,及其中验证函数根据参数t的值检验以下方程: h ( g y / p 2 i , D ) = x , y等于鉴别值V及p为与私钥s相对应芯片的公钥,该公钥由函数p=gs限定。
23.根据权利要求21的方法,其中数学关系包括在元素g的一个数集G中设有一个至少具有相联属性的运算的函数gr,及其中验证函数检验以下方程: h ( g y · p 2 i , D ) = x , y等于鉴别值V及p为与私钥s相对应芯片的公钥,该公钥由函数p=g-s限定。
24.根据权利要求20的方法,其中所述算术函数还具有用于输入变元的输入参数t,及根据由应用方赋予串行函数的输入参数t的值执行下列运算:y=r-2is,该参数t包括m位(tm-1,...,t0)的一个串,其中仅一个位ti等于1,m为一个自然整数。
25.根据权利要求24的方法,其中数学关系包括在元素g的一个数集G中设有一个至少具有相联属性的运算的函数gr,及其中验证函数检验以下方程: h ( g y · p 2 i , D ) = x , y等于鉴别值V及p为与私钥s相对应芯片的公钥,该公钥由函数p=gs限定。
26.根据权利要求20的方法,其中数学函数包括在元素g的一个数集G中设有一个至少具有相联属性的运算的函数gr,及其中由芯片向应用方发送的参数x是应用了x=h(gy,D)类型的关系式的结果,其中D表示包括与应用方相关联的数据的选择域及h为散列函数。
27.根据权利要求26的方法,其中串行函数具有输入参数形式的输入变元,及根据由应用方赋予串行函数输入参数t的值执行下列运算:y=r及y=r+s,及其中验证函数根据参数t的值将x的值与值h(gy,D)或值h(gy/p,D)进行比较,y等于鉴别值V及p为与私钥s相对应芯片的公钥,该公钥由函数p=gs限定。
28.根据权利要求26的方法,其中串行函数具有用于输入变元的输入参数t,及根据由应用方赋予串行函数输入参数t的值执行下列运算:y=r及y=r+s,及其中验证函数根据参数t的值将x的值与h(gy,D),h(gy.p,D)进行比较,y等于鉴别值V及p为与私钥s相对应芯片的公钥,该公钥由函数p=g-s限定。
29.根据权利要求26的方法,其中串行函数具有用于输入变元的输入参数t,及根据由应用方赋予串行函数输入参数t的值执行下列运算:y=r及y=r-s,及其中验证函数根据参数t的值将x的值与h(gy,D),h(gy.p,D)进行比较,y等于鉴别值V及p为与私钥s相对应芯片的公钥,该公钥由函数p=gs限定。
30.一种包括按照前述任一权利要求的电子芯片的装置(6),用于实施在应用方与电子芯片之间的交易中保护电子芯片免受欺骗的不对称加密方法,该方法包括电子芯片利用输入参数计算一个鉴别值V,所述装置包括:
-一个串行伪随机发生器(7),用于产生专用于交易的随机数r,
-第一存储装置(8),在其中存储参数x的一个或多个值,该参数x的值在交易前事先由应用方计算及通过一个数学关系与随机数r的值相关联,
-从电子芯片向应用方发送与专用于交易的随机数r相关联的参数x的发送装置(9),
-实现串行函数的装置(10),作为该函数的输入参数至少具有专用于交易的随机数r及属于不对称密钥对(s,p)的一个私钥s,及并提供一个参数y作为其输出,
-用于至少由参数y构成鉴别值V的输出装置(9)。
31.验证装置,用于执行根据权利要求1至29中任一项的、在应用方与电子芯片之间的交易中保护电子芯片免受欺骗的不对称加密方法,该方法包括验证由电子芯片利用专一公共参数计算的鉴别值V,所述装置包括至少以鉴别值V及公钥p作为其输入以执行该验证功能的装置。
CNB2004100029538A 2003-01-24 2004-01-21 保护电子芯片免受欺骗的公钥加密方法 Expired - Lifetime CN100566246C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0301108 2003-01-24
FR0301108A FR2850479B1 (fr) 2003-01-24 2003-01-24 Procede cryptographique a cle publique pour la protection d'une puce contre la fraude

Publications (2)

Publication Number Publication Date
CN1518270A CN1518270A (zh) 2004-08-04
CN100566246C true CN100566246C (zh) 2009-12-02

Family

ID=32525020

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100029538A Expired - Lifetime CN100566246C (zh) 2003-01-24 2004-01-21 保护电子芯片免受欺骗的公钥加密方法

Country Status (11)

Country Link
US (1) US7590846B2 (zh)
EP (1) EP1441313B1 (zh)
JP (1) JP4659149B2 (zh)
KR (1) KR101142656B1 (zh)
CN (1) CN100566246C (zh)
AR (1) AR047012A1 (zh)
AT (1) ATE431603T1 (zh)
DE (1) DE602004021047D1 (zh)
FR (1) FR2850479B1 (zh)
MX (1) MXPA04000700A (zh)
TW (1) TWI336864B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2419972C (en) * 2001-03-29 2011-10-25 Matsushita Electric Industrial Co., Ltd. Data protection system that protects data by encrypting the data
JP4612461B2 (ja) * 2004-06-24 2011-01-12 株式会社東芝 マイクロプロセッサ
JP5147412B2 (ja) * 2005-01-21 2013-02-20 サーティコム コーポレーション 楕円曲線乱数生成
TW200708027A (en) * 2005-04-29 2007-02-16 Sean O'neil Process of and apparatus for hashing
US7613915B2 (en) 2006-11-09 2009-11-03 BroadOn Communications Corp Method for programming on-chip non-volatile memory in a secure processor, and a device so programmed
US9767319B2 (en) * 2007-04-17 2017-09-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus of secure authentication for system on chip (SoC)
EP2251813A1 (en) 2009-05-13 2010-11-17 Nagravision S.A. Method for authenticating access to a secured chip by a test device
DE102009022233A1 (de) * 2009-05-20 2010-11-25 Feustel, Dietmar Verwendung einer Zeichenkette in Sytemen der Kryptographie, der Statistik, der Simulation, der Randomisierung, von Spielautomaten und dgl.
US8923519B2 (en) * 2009-05-29 2014-12-30 Alcatel Lucent Method of efficient secure function evaluation using resettable tamper-resistant hardware tokens
DE102010010950A1 (de) * 2010-03-10 2011-09-15 Giesecke & Devrient Gmbh Verfahren zum Authentisieren eines portablen Datenträgers
EP2720167A1 (en) 2012-10-11 2014-04-16 Nagravision S.A. Method and system for smart card chip personalization
EP3420517B1 (en) 2016-02-23 2022-07-06 nChain Holdings Limited A method and system for the secure transfer of entities on a blockchain
KR20180114939A (ko) 2016-02-23 2018-10-19 엔체인 홀딩스 리미티드 블록 체인을 통해 자산 관련 활동을 제어하는 시스템 및 방법
EP3420674B1 (en) 2016-02-23 2021-03-24 Nchain Holdings Limited Blockchain-implemented method for control and distribution of digital content
MX2018009355A (es) 2016-02-23 2018-12-19 Nchain Holdings Ltd Almacenamiento y transferencia seguros resistentes a perdida de multiples partes de claves criptograficas para sistemas a base de cadena de bloques en conjunto con un sistema de administracion de billetera.
PL3257191T3 (pl) 2016-02-23 2019-01-31 Nchain Holdings Ltd Rejestr i zautomatyzowany sposób zarządzania łańcuchem bloków - egzekwowane umowy inteligentne
WO2017145004A1 (en) 2016-02-23 2017-08-31 nChain Holdings Limited Universal tokenisation system for blockchain-based cryptocurrencies
KR101999188B1 (ko) 2016-02-23 2019-07-11 엔체인 홀딩스 리미티드 비밀 공유를 위한 타원 곡선 암호를 사용하는 개인용 장치 보안
EP3764589A1 (en) 2016-02-23 2021-01-13 Nchain Holdings Limited Agent-based turing complete transactions integrating feedback within a blockchain system
PL3268914T3 (pl) 2016-02-23 2018-12-31 nChain Holdings Limited Określanie wspólnego sekretu dla bezpiecznej wymiany informacji i hierarchicznych, deterministycznych kluczy kryptograficznych
CN109074579B (zh) 2016-02-23 2022-10-11 区块链控股有限公司 使用分布式散列表和区块链保护计算机软件的方法及系统
EP3420668B1 (en) 2016-02-23 2023-08-23 nChain Licensing AG Method and system for efficient transfer of cryptocurrency associated with a payroll on a blockchain that leads to an automated payroll method and system based on smart contracts
CN108885745B (zh) 2016-02-23 2023-06-30 区块链控股有限公司 具有令牌化的基于区块链的交换
CA3014726A1 (en) 2016-02-23 2017-08-31 nChain Holdings Limited Tokenisation method and system for implementing exchanges on a blockchain
KR20180115768A (ko) 2016-02-23 2018-10-23 엔체인 홀딩스 리미티드 블록체인으로부터 데이터의 안전한 추출을 위한 암호화 방법 및 시스템
CN109471610B (zh) * 2018-10-25 2021-03-19 北京链化未来科技有限公司 一种串行随机数生成方法、装置和存储介质
CN109361509A (zh) * 2018-10-25 2019-02-19 杭州隐知科技有限公司 一种随机数生成方法、装置和存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0325238B1 (en) * 1988-01-19 1994-01-05 Yeda Research And Development Company Limited Improved variants of the Fiat-Shamir identification and signature scheme
CN1121221A (zh) * 1994-03-09 1996-04-24 布尔Cp8公司 认证可进行事务处理或存取的数据载体的方法和装置
CN1299497A (zh) * 1998-05-07 2001-06-13 德国捷德有限公司 在消息传输网内鉴别智能卡的方法
US20010016910A1 (en) * 2000-01-12 2001-08-23 Chiaki Tanimoto IC card and microprocessor
US20020129247A1 (en) * 1996-04-17 2002-09-12 Jablon David P. Cryptographic methods for remote authentication
WO2003001464A1 (fr) * 2001-06-26 2003-01-03 France Telecom Procede cryptographique pour la protection d'une puce electronique contre la fraude

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926480A (en) * 1983-08-22 1990-05-15 David Chaum Card-computer moderated systems
EP0383985A1 (de) * 1989-02-24 1990-08-29 Claus Peter Prof. Dr. Schnorr Verfahren zur Identifikation von Teilnehmern sowie zur Generierung und Verifikation von elektronischen Unterschriften in einem Datenaustauschsystem
JP2993275B2 (ja) * 1992-05-25 1999-12-20 三菱電機株式会社 認証方法
FR2716058B1 (fr) * 1994-02-04 1996-04-12 France Telecom Procédé de signature numérique et d'authentification de messages utilisant un logarithme discret.
CA2167631A1 (en) * 1995-01-20 1996-07-21 W. Dale Hopkins Method and apparatus for user and security device authentication
JP3864675B2 (ja) * 2000-03-09 2007-01-10 株式会社日立製作所 共通鍵暗号装置
GB0102516D0 (en) * 2001-01-31 2001-03-21 Hewlett Packard Co Trusted gateway system
FR2828780B1 (fr) 2001-08-20 2004-01-16 France Telecom Procede de realisation d'une unite cryptographique pour un systeme de cryptographie asymetrique utilisant une fonction logarithme discret
FR2829645A1 (fr) * 2001-09-10 2003-03-14 St Microelectronics Sa Protocole d'authentification a verification d'integrite de memoire
FR2834403B1 (fr) 2001-12-27 2004-02-06 France Telecom Systeme cryptographique de signature de groupe
US7353395B2 (en) * 2002-03-21 2008-04-01 Ntt Docomo Inc. Authenticated ID-based cryptosystem with no key escrow

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0325238B1 (en) * 1988-01-19 1994-01-05 Yeda Research And Development Company Limited Improved variants of the Fiat-Shamir identification and signature scheme
CN1121221A (zh) * 1994-03-09 1996-04-24 布尔Cp8公司 认证可进行事务处理或存取的数据载体的方法和装置
US20020129247A1 (en) * 1996-04-17 2002-09-12 Jablon David P. Cryptographic methods for remote authentication
CN1299497A (zh) * 1998-05-07 2001-06-13 德国捷德有限公司 在消息传输网内鉴别智能卡的方法
US20010016910A1 (en) * 2000-01-12 2001-08-23 Chiaki Tanimoto IC card and microprocessor
WO2003001464A1 (fr) * 2001-06-26 2003-01-03 France Telecom Procede cryptographique pour la protection d'une puce electronique contre la fraude

Also Published As

Publication number Publication date
FR2850479A1 (fr) 2004-07-30
DE602004021047D1 (de) 2009-06-25
TWI336864B (en) 2011-02-01
CN1518270A (zh) 2004-08-04
JP2004229308A (ja) 2004-08-12
TW200511136A (en) 2005-03-16
US20040193890A1 (en) 2004-09-30
AR047012A1 (es) 2006-01-04
KR20040068472A (ko) 2004-07-31
US7590846B2 (en) 2009-09-15
EP1441313A1 (fr) 2004-07-28
MXPA04000700A (es) 2004-08-03
EP1441313B1 (fr) 2009-05-13
ATE431603T1 (de) 2009-05-15
FR2850479B1 (fr) 2005-04-29
KR101142656B1 (ko) 2012-05-11
JP4659149B2 (ja) 2011-03-30

Similar Documents

Publication Publication Date Title
CN100566246C (zh) 保护电子芯片免受欺骗的公钥加密方法
US6925564B1 (en) Digital signatures on a smartcard
US5131039A (en) Optionally moderated transaction systems
CN108833103B (zh) 射频识别标签和读取设备之间进行安全通信的方法和系统
JPH11502331A (ja) 多目的取引カードシステム
CN108769054B (zh) 一种基于等值测试承诺的区块链交易验证方法及装置
US20030038707A1 (en) Method for secured identification of user's id
JP3102692B2 (ja) カードの真性を証明する方法
US7526648B2 (en) Cryptographic method of protecting an electronic chip against fraud
US20080137844A1 (en) Method and Device for Performing a Cryptographic Operation
CN104298897B (zh) 基于混沌技术的嵌入式版权认证方法及专用处理器
FR2739994A1 (fr) Procede cryptographique de protection contre la fraude
SOLDATI An advanced signature scheme: Schnorr algorithm and its benefits to the bitcoin ecosystem
Wuille Confidential Assets
JPH06350409A (ja) 擬似乱数列の発生方法および回路装置ならびにその使用方法
JP3700333B2 (ja) 証明情報生成装置
Stern Statistical inference, zero knowledge and proofs of identity
Wenger et al. Neptun-ECC processor for RFID tags and smart cards
Ling Smart card fault attacks on public key and elliptic curve cryptography
Michelsen et al. REPORT MAS-E0303 FEBRUARY 28, 2003

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20091202

CX01 Expiry of patent term