CN100561739C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN100561739C
CN100561739C CNB2006100809897A CN200610080989A CN100561739C CN 100561739 C CN100561739 C CN 100561739C CN B2006100809897 A CNB2006100809897 A CN B2006100809897A CN 200610080989 A CN200610080989 A CN 200610080989A CN 100561739 C CN100561739 C CN 100561739C
Authority
CN
China
Prior art keywords
semiconductor device
switching mechanism
semiconductor
semiconductor substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100809897A
Other languages
English (en)
Other versions
CN1925158A (zh
Inventor
下井田良雄
星正胜
田中秀明
林哲也
筱原俊朗
山上滋春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005249595A external-priority patent/JP5011681B2/ja
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Publication of CN1925158A publication Critical patent/CN1925158A/zh
Application granted granted Critical
Publication of CN100561739C publication Critical patent/CN100561739C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种半导体装置，该半导体装置包括：第一导电型的第一半导体基体；第一切换机构，其设置在第一半导体基体上，被布置和构造成切换流过半导体装置的电流的接通/断开；以及第一反向阻断异质结二极管，其设置在半导体基体上，被布置和构造成阻断与由第一切换机构切换而接通/断开的电流反向的电流。

Description

半导体装置
技术领域
本发明涉及一种具有切换机构的半导体装置，该切换机构用于切换电流的接通和断开。
背景技术
作为相关技术，有在2004年Power Semiconductor Devices& ICs，Kitakyushu，国际学术会议的论文集第121-124页描述的一种使用IGBT(绝缘栅双极晶体管)的反向阻断元件。在该相关技术中，对于例如矩阵转换器的应用，包含在IGBT中的反向阻断二极管用于反向阻断。
发明内容
为了获得反向阻断特性，需要设计出周边结构。尤其是为了抑制切割后在元件边缘部产生的漏电流，需要进行利用深扩散层的结隔离，或者通过深沟槽蚀刻形成隔离结构。
本发明的一个目的是提供一种能够使该周边结构的制造工序简化的半导体装置。
在本发明中，在同一半导体基体上形成切换机构和反向阻断异质结二极管。本发明的一个方面提供一种半导体装置，该半导体装置包括：第一切换机构，其设置在第一半导体基体上，被布置和构造成切换流过所述半导体装置的电流的接通/断开；第一异质结二极管，其被布置和构造成阻断与由所述第一切换机构切换而接通/断开的电流反向的电流，其中，所述第一异质结二极管包括：第一导电型的所述第一半导体基体；以及与所述第一半导体基体一起形成异质结的第一异质半导体区域；第二切换机构，其设置在所述第一半导体基体上，被布置和构造成切换流过所述半导体装置的电流的接通/断开，所述第二切换机构包括第二源电极和第二栅电极；第二异质半导体区域，其与所述第一半导体基体接触，所述第二异质半导体区域和所述第一半导体基体形成第二异质结二极管，该第二异质结二极管被布置和构造成阻断与由所述第二切换机构切换而接通/断开的电流反向的电流；连接到所述第一切换机构的第一栅电极的第一控制端子；以及连接到所述第二切换机构的第二栅电极的第二控制端子；其中，所述第一和所述第二控制端子独立地控制所述半导体装置的电流的流动。
附图说明
图1是示出根据本发明第一实施例的半导体装置的元件部构造的截面图。
图2是示出根据本发明第二实施例的半导体装置的元件部构造的截面图。
图3是示出根据本发明第三实施例的半导体装置的元件部构造的截面图。
图4A是示出根据本发明第四实施例的半导体装置的元件部构造的截面图，图4B是示出P+型异质半导体区域的平面布局的平面图，以及图4C是示出P+型异质半导体区域的另一平面布局的平面图。
图5是示出根据本发明第五实施例的半导体装置的元件部构造的截面图。
图6A是示出根据本发明第六实施例的半导体装置的元件部构造的截面图，图6B是电路图。
图7是示出根据本发明第七实施例的半导体装置的元件部的截面构造图。
图8是示出根据本发明第八实施例的半导体装置的元件部的截面构造图。
具体实施方式
下面，参照附图说明本发明的各种实施例。需要注意的是，所有附图中的相同或相似的部分和元件以相同或相似的附图标记表示，并且对于相同或相似的部分和元件的说明将省略或者简化。
第一实施例
图1是示出根据本发明第一实施例的半导体装置的元件部构造的截面图。如图所示，功率MOSFET形成在N-型SiC(碳化硅)的漏区101的第一主面侧。SiC的多型可以是4H、6H、3C或其它。可以使用GaN或金刚石代替SiC多型，GaN和金刚石都是在功率装置应用方面性能优异的宽带隙材料。
作为切换机构的功率MOSFET可由使用另一种切换装置的切换机构代替。例如，可以使用JFET、MESFET、双极晶体管、或在日本专利公报No.2003-318398中说明的一种利用异质结的切换。在使用功率MOSFET的情况下，例如，通过双扩散形成P型阱区103和N+型源区105，其中，利用形成有夹着栅绝缘膜106的栅电极107的边缘。沟道区110被形成在栅电极107下的与N+型源区105接触的P型阱区103的表面中。通过控制施加到栅电极107上的电势将漏电极109和源电极108之间的电流的接通和断开状态互相切换。换句话说，在使用功率MOSFET的情况下，切换机构包括栅电极107、栅绝缘膜106和沟道区110。又例如，在使用JFET的情况下，较深的低浓度P型阱区被形成为其间插入较浅的高浓度N型源区。这些P型阱区变成栅区，并且在每个栅区上形成栅电极。夹在深P型阱区之间的区域变成沟道区。这样，形成了切换机构，利用该切换机构，通过利用栅电压和漏电压改变横穿过沟道区存在的势垒的高度来控制从N型源区注入的大部分载流子的数量。换句话说，在使用JFET的情况下，切换机构包括栅电极和沟道区。在使用异质结的切换机构中，栅电极被设置成邻近异质结界面，此二者之间夹着栅绝缘层。电流的接通和断开状态通过控制能垒的宽度使隧道电流流动来互相切换，其中，由异质结导致的能垒通过控制施加到栅电极的电势来控制。在使用GaN的情况下，可采用利用二维电子气云的沟道结构。
在使用功率MOSFET的情况下，可给出如下说明。N+型源区105和P+型阱接触区104被形成在P型阱区103内。栅电极107形成在栅绝缘膜106上，栅绝缘膜106形成在第一主面侧以与多个分散布置的P型阱区103相重叠。例如由金属制成的源电极108被形成为与N+型源区105和P+型阱接触区104连接。尽管图1代表性地示出两个基本单位单元(basic unit cell)彼此面对的形式，实际上，多个单元被并联。根据所需的耐压设置漏区101的浓度和厚度。关于厚度，例如，为了获得1000V量级的耐压，厚度可以是10μm量级。
在本实施例中，P+型多晶硅的P+型异质半导体区域102被形成在漏区101的第二主面侧(后侧)上，从而形成反向阻断异质结二极管，该异质结二极管阻断与由功率MOSFET切换接通和断开的电流反向的电流。例如，这种P+型异质半导体区域102被欧姆连接到金属的漏电极109。
现在，将说明一种生产本实施例的半导体装置的方法。首先，N-型漏区101可通过外延生长形成在N+型SiC衬底(未示出)上。通过切片法(slicing)或者从后侧研磨这样形成的衬底，可从中得到N-型漏区101。也可使用例如CMP(化学机械研磨)等工艺代替机械研磨。其后，P+型多晶硅的P+型异质半导体区域102被形成在漏区101的第二主面侧(后侧)上。然后，例如，金属的漏区109被形成在P+型异质半导体区域102上，用于欧姆接触。
在相关技术中，为了抑制切割后在元件边缘部产生漏电流，将周边结构设计成利用深扩散进行结隔离，或者通过深沟槽蚀刻形成隔离结构。然而，在本实施例中，当形成周边结构时，在半导体基体的深度方向的距离较小，从而可简化制造该周边结构的工艺。
在本实施例中，由于使用宽带隙半导体例如SiC，而使得击穿电场强度与使用Si的情况相比显著地高，因而当试图达到同样的元件耐压时，如上所述，可将漏区101的厚度减少到例如10μm。因此，在周边结构的元件隔离区中，既不需要深沟槽蚀刻，也不需要形成扩散层，因而可容易地形成周边结构。
现在，将说明本实施例的半导体装置的操作。通过包括功率MOSFET的切换机构部分的动作切换流过元件的主电流的接通和断开。在原来的纵式功率MOSFET的操作当中，主电流从漏电极109流向源电极108。然而，在本实施例中，在P+型多晶硅的P+型异质半导体区域102和N-型漏区101之间形成的异质结用作阻断反向电流的异质结二极管。根据我们为了获得例如高耐压和小漏电流等二极管特性、通过辛勤努力获得的试验结果，P+型是优选的。另外，当使用这样的异质结时，在正向电流流动时，不存在少数载流子从异质界面注入，从而与包含Si的PN结的二极管相比，可显著减小正向电压降。通过采用本实施例的该结构，可形成与包含功率MOSFET的切换机构串联的、具有高耐压和低漏电流的异质结二极管。此外，通过将两对这样的异质结二极管和切换机构以使它们的电极彼此相反的方式并联连接，可容易地形成能够双向切换电流接通和断开的双向切换电路。
这样的双向切换电路是一种基本电路，其对如矩阵转换器的应用是必需的。利用本实施例，由于当L负载(电感负载)例如电机被驱动时，没有发生少数载流子沿正向的注入，切换电路在反向恢复操作期间的特性优异(反向恢复电荷和反向恢复时间都非常短)。因此，这样的双向切换电路有利于以矩阵转换器为代表的功率电子系统的小型化和成本降低。
如上所述，在本实施例中，在同一半导体基体(在本实施例中，N-型漏区101)中，形成切换电流接通和断开的切换机构(在本实施例中，功率MOSFET)，以及形成阻断与由切换机构切换接通和断开的电流反向的电流的反向阻断异质结二极管。切换机构被形成在半导体基体的第一主面侧，异质结二极管被形成在与半导体基体的第一主面相对的第二主面侧。
在上述相关技术中，当周边结构通过利用结隔离形成时，产生的结构使得背面和外围被P型区包围，并且在PN结的正偏压期间，注入的少数载流子的数目增加，这已成为导致切换特性恶化的因素。另一方面，在本实施例中，以上所述的结构使得可以使用包括半导体基体和异质半导体区域102的异质结，作为反向阻断异质结二极管，，从而正向降压Vf可被显著地减小。同时，不存在少数载流子的注入，从而切换特性，例如反向恢复特性可被改善。另外，由于在半导体基体深度方向的距离较小，制造周边结构的工序可简化。而且，由于异质结二极管被形成在半导体基体的第二主面侧，正向降压Vf可被减小，从而切换特性，例如反向恢复特性可被改善。
另外，由于半导体基体可具有第一导电型，异质结二极管的异质半导体区域可具有高浓度的第二导电型，因此切换特性，例如反向恢复特性可被改善。
而且，本实施例的半导体基体由碳化硅、GaN或者金刚石制成，异质半导体区域102由单晶硅、多晶硅、非晶硅、碳化硅或者多晶碳化硅制成，从而可使用普通半导体材料容易地制造包括高耐压异质结二极管的半导体装置。
第二实施例
图2是示出根据本发明第二实施例的半导体装置的元件部构造的截面图。在图2中，在本实施例中，使用P+型硅衬底111代替在图1所示的第一实施例中所使用的P+型多晶硅的P+型异质半导体区域102。其它结构可与第一实施例中的相同。在第一实施例中，需要通过研磨或切片N+型SiC衬底获得N-型漏区101。另一方面，在本实施例中，由于使用通过异质外延生长在硅衬底(P+型硅衬底111)上形成N-型SiC的漏区101而获得的衬底，因而具有无需如在第一实施例中进行的研磨或切片而容易地形成N-型漏区的特别效果。在SiC的多型是3C的情况下，可在硅衬底上进行SiC的异质外延生长，从而可期望由晶片尺寸的增长来降低成本的效果。也可将N-型SiC漏区101层叠到P+型硅衬底上。
第三实施例
图3是示出根据本发明第三实施例的半导体装置的元件部构造的截面图。在本实施例中，该结构是N-型SiC漏区101通过外延生长等形成在N+型SiC衬底112上，N-型漏区113也通过外延生长等形成在N+型SiC衬底112的另一侧。其它结构可与第一实施例中的相同。
在第一实施例中，需要通过研磨或切片N+型SiC衬底获得N-型漏区101。然而，在本实施例中无需这样，因而工艺被简化了。在N+型SiC衬底112保留的情况下，在相对侧形成通过外延生长形成的N-型漏区113。
第四实施例
图4A是示出根据本发明第四实施例的半导体装置的元件部构造的截面图。图4B是示出P+型异质半导体区域的平面布局的平面图。图4C是示出P+型异质半导体区域的另一平面布局的平面图。
在本实施例中，在N-型漏区101的第二主面侧上与其接触的多个P+型多晶硅的P+型异质半导体区域116a(或116b)被交替地布置，如图所示。其它结构可与第一实施例中的相同。P+型异质半导体区域116a和116b的平面布局分别如图4B和4C所示。可如图4B所示以条状形成P+型异质半导体区域116a，或者如图4C所示以矩形点状(单元排列)形成P+型异质半导体区域116b。
在其上通过外延生长形成了N-型漏区101的N+型Si C衬底114被研磨或切薄之后，通过例如沟槽蚀刻工艺形成沟槽115a或115b。其后，通过在沟槽115a或115b中沉积P+型多晶硅，形成P+型异质半导体区域116a或116b。
以这种方式交替地布置N+型SiC衬底114和多个P+型异质半导体区域116a(或116b)，使得可进一步减小在位于N-型漏区101和P+型异质半导体区域116a或116b之间的异质界面处的正向电压降。另外，在设计时，可通过利用P+型异质半导体区域116a或116b与N-型漏区101之间的接触面积比来控制正向降压Vf。为了保持反向阻断能力，当施加反向偏压时，需要邻近的P+型异质半导体区域116a或116b起常断JFET的作用。在图4A中，P+型异质半导体区域116a或116b略微深地进入N-型漏区101的结构是为了获得该效果。
如上所述，在本实施例中，多个P+型异质半导体区域116a或116b和第一导电型的半导体衬底区(N+型SiC衬底114)在半导体基体的第二主面侧被交替地布置。该结构使得可在保持反向阻断特性的同时进一步减小正向电压降。
第五实施例
图5是示出根据本发明第五实施例的半导体装置的元件部构造的截面图。在图5中，本实施例的半导体装置包括：P+型多晶硅的P+型异质半导体区域117，其在N-型漏区101的第一主面侧与N-型漏区101接触；漏电极118；P+型SiC衬底119；以及背电极120。
本实施例是将本发明应用到横式装置的例子。P+型异质半导体区域117和漏电极118被形成在漏区101的第一主面侧的同一表面上。在背侧(第二主面侧)，形成P+型SiC衬底119。另外，在P+型SiC衬底119上形成背电极120。通过将背电极120的电位固定在源电位，由位于N-型漏区101和P+型Si C衬底119之间的PN结在纵向电隔离该装置。其它结构可与第一实施例中的相同。
本实施例的特征在于反向阻断异质结二极管横向地形成。应当注意，如在本实施例中所示的这样的横向功率MOSFET的结构仅是一个例子，并且，尽管该装置的切换机构存在多种其它结构，本发明适用于任何这些结构。
如上所述，在本实施例中，切换结构(在本实施例中，功率MOSFET)和异质结二极管被形成在半导体基体(N-型漏区101)的第一主面侧。
在这样的结构下，由于切换机构和异质结二极管被形成在同一主面侧，因此不存在少数载流子的注入，并且切换特性，例如反向恢复特性可得到改善。另外，由于半导体基体沿横向的距离较小，因此可增加集成度，并且可充分减小被面积规格化的导通电阻。同时，由于沿深度方向的距离也较小，制造周边结构的工艺可被简化。
第六实施例
图6A是示出根据本发明第六实施例的半导体装置的元件部构造的截面图。图6B是电路图。
在图6A中，N-型SiC区101和201通过横向隔离区123电隔离。功率MOSFET分别形成在N-型SiC区101和N-型SiC区201中，在其第一主面侧。关于这些功率MOSFET，P型阱区103和203、以及N+型源区105和205通过双扩散形成，其中，利用形成有夹着栅绝缘膜106和206的栅电极107和207的边缘部。沟道区110和210被形成在栅电极107和207的下方的与N+型源区105和205接触的p型阱区103和203的表面中。在漏电极118和源电极108之间以及漏电极218和源电极208之间流动的电流的接通和断开状态分别通过控制施加到栅电极107和207的电位来互相切换。这里，在包含P+型SiC区121和N-型漏区101的半导体基体的第二主面侧，设置由通过例如CVD法沉积的SiO2膜制成的纵向隔离区122，并且半导体基体被蚀刻以形成沟槽124。其后，通过在沟槽124中设置由通过CVD方法沉积的SiO2膜制成的横向隔离区123，左、右半导体基体被电隔离。
另外，在图6B中，第六实施例的半导体装置包括第一切换机构125、第二切换机构126、第一异质结二极管127、第二异质结二极管128、第一端子129、第二端子130、第一控制端子131以及第二控制端子132。
在本实施例中，示出一个例子，在该例子中，在第五实施例中所说明的一对元件被形成在通过纵向隔离区122和横向隔离区123在纵向和横向隔离的岛状区域中，该对元件被彼此电连接，其中，漏电极和源电极被交替地连接。
更明确地，切换机构125和126、以及异质结二极管127和128在被独立地形成在同一半导体基体中的电隔离区；设置第一端子129(S1)，其中，一个切换机构125的漏电极218和另一切换机构126的源电极108被电连接到该第一端子129；设置第二端子130(S2)，其中，一个切换机构125的源电极208和另一切换机构126的漏电极118被电连接到该第二端子130，从而电流可在第一端子S1和第二端子S2之间双向切换电流接通和断开。
在本实施例中，通过采用如上所述的结构，反向阻断切换被反并联地连接，因此起双向切换的作用。本实施例的特征在于双向切换元件可在一个芯片中被整体地形成较小。因此，在芯片的数目的合理化和面积缩减方面，本实施例也可显著地有助于系统的小型化和成本降低。另外，本实施例能显著地有利于系统例如作为一种应用的矩阵转换器等的小型化。其它结构、操作和效果与第五实施例中的相同。
第七实施例
图7是示出根据本发明第七实施例的半导体装置的元件部的截面构造图。首先，将说明该结构。在图7中，基本单位单元对称排列。在各基本单位单元所在的区域中，形成切换机构。然而，实际上，切换机构被构造成将如上所述的多个基本单位单元并排地布置。
N-型SiC共同漏区142(第一导电型半导体基体)由在P+型SiC衬底141(高浓度的第二导电型衬底)上生长的外延层制成。尽管对于SiC存在一些多型(晶体多形体)，将在假定多型为具有代表性的4H-SiC的基础上进行说明。多型也可是其它一种，6H-SiC或3C-SiC。尽管在图7中示出P+型SiC衬底141的厚度和N-型SiC共同漏区142的厚度彼此相等，但是P+型SiC衬底141可具有几百微米的厚度，而N-型SiC共同漏区142可具有大约几个到几十微米左右的厚度。多晶硅的异质半导体区域143a和143b被形成在N-型SiC共同漏区142的第一主面侧(前侧)。SiC和多晶硅的带隙彼此不同，并且二者的电子亲和性也彼此不同。这样，在N-型SiC共同漏区142与异质半导体区域143a和143b之间的界面处形成异质结(这是该多晶硅部分被称作异质半导体区域的原因)。邻接位于N-型SiC共同漏区142与异质半导体区域143a和143b之间的结部形成栅电极145a和145b，该栅电极145a和145b与N-型SiC共同漏区142、异质半导体区域143a和143b之间夹着栅绝缘膜144a和144b。异质半导体区域143a和143b分别连接到源电极146a和146b，并且背电极147连接到P+型SiC衬底141的背面。在异质半导体区域143a和143b中，紧靠栅绝缘膜144a和144b的区域、连接到源电极146a和146b的电流通路、以及紧靠源电极146a和146b的接触区域的一部分是N型，而其它区域是P+型。栅电极145a和145b分别通过层间绝缘膜150a和150b与源电极146a和146b介电性地隔离。端子S3(第三端子)连接到源电极146a，端子S4(第四端子)连接到源电极146b。更明确地，端子S3和端子S4被设置在N-型SiC共同漏区142的第一主面侧，并且在端子S3和S4之间流动的电流被切换接通/断开。端子G3(控制端子)连接到栅电极145a，端子G4(控制端子)连接到栅电极145b，其中，端子G3和G4彼此独立。以这种方式形成：切换机构，其包括异质半导体区域143a、栅绝缘膜144a、栅电极145a和源电极146a；反向阻断异质结二极管，其阻断与由切换机构切换接通和断开的电流反向的电流；切换机构，其包括异质半导体区域143b、栅绝缘膜144b、栅电极145b和源电极146b；以及反向阻断异质结二极管，其阻断与由切换机构切换接通和断开的电流反向的电流。这对切换机构在N-型SiC共同漏区142的第一主面侧以相同的结构对称排列。另外，在元件的周边结构中，元件隔离区148a和148b被设置成在切割区中没有漏电流的影响。
在本半导体装置中，驱动点是栅绝缘膜144a(144b)和N-型SiC共同漏区142之间的界面、栅绝缘膜144a(144b)和异质半导体区域143a(143b)之间的界面、以及N-型SiC共同漏区142和异质半导体区域143a(143b)之间的界面相交处。当启动切换机构时，由隧道电流引起的电流在驱动点附近流动。切换机构的基本接通/断开操作与在日本专利公报No.2003-318389中所说明的半导体装置中的一样。更明确地，当向栅电极145a和145b施加正电压时，电场被施加到N-型SiC共同漏区142与异质半导体区域143a和143b之间的异质结界面，从而由该异质结界面导致的能垒的厚度变小。当能垒的厚度变得足够小时，即，为100埃量级时，电子由于隧道效应穿过该势垒。结果，即使当漏电压等于或低于预定电压时，隧道效应产生，从而电流开始流动。
现在将说明本实施例的半导体装置的操作。在用于本系统的电压范围之内，向背电极147施加地电位或更低的电位。已通过形成在P+型SiC衬底141和N-型SiC共同漏区142之间的PN结在纵向进行了元件隔离。在N-型SiC共同漏区142与元件隔离区148a和148b之间，已在横向进行了元件隔离。在端子S3和S4之间的流动的电流的接通/断开切换由施加到各自切换机构的端子G3和G4(栅电极145a和145b)的电压控制。通过同时启动这两个切换机构，可在切换机构的正向没有产生降压Vf的状态下使电流流动。例如，当向端子S3施加较高的电位，向端子S4施加较低的电位时，可通过将端子S4的电位和背电极147的电位设置为彼此相等，并且向端子G4施加相对于施加到端子S4的电位提高了等于或大于阈值的电压的电位，而启动具有端子G4的切换机构。同时，可通过向端子G3施加相对于施加到端子S3的较高电位提高了等于或大于阈值的电压的电位，而启动具有端子G3的切换机构。当向端子S3施加较低电位，向端子S4施加较高电位时，可通过施加与上述情况相反的电压，使电流沿相反方向流动。另外，通过断开两切换机构，可停止沿两个方向的电流流动。而且，通过启动一个切换机构，可在一个方向上阻断电流，而在另一方向上允许电流传导。
在这样的操作中，当两切换机构都处于导通状态时，传导损失由导通电阻控制，这样导致的好处是可充分减少损失值。另外，由于大面积PN结没有被用作电流通路，故可抑制由于在正向偏压状态期间注入的载流子而导致的切换损失的增加。而且，由于在周边结构中的元件隔离区148a和148b既不需要深沟槽蚀刻也不需要形成扩散层，所以形成元件隔离区148a和148b的工艺简单。同时，由于可减少元件隔离区148a和148b的表面积，元件的有效面积变大。此外，双向切换元件可在一个芯片中被整体地形成较小。作为以上效果的结果，本实施例有利于以矩阵转换器为代表的功率电子系统的小型化和成本降低，并且可显著地促成例如作为一种应用的矩阵转换器等的系统小型化。
应当注意到，尽管图中没有示出，这对源电极146a和146b可具有两层布线结构，该结构具有这些电极在互相电绝缘的同时以层叠的方式互相重叠的区域。利用这种两层布线结构，可减少元件面积。
第八实施例
图8是根据本发明第八实施例的半导体装置的元件部的截面结构图。其基本结构与第七实施例中的相同。不同的部分在于，Si的P+型Si区149被形成在N-型SiC共同漏区142的第二主面侧(背侧)。P+型Si区149可由多晶硅制成，或者可以是Si衬底。
现在，将说明本实施例的半导体装置的操作。基本操作与第一实施例的半导体装置中的相同。已通过在Si的P+型Si区149和SiC的N-型SiC共同漏区142之间的异质结进行了沿纵向的元件隔离。
在本实施例的半导体装置中，使用由廉价的Si衬底制成的P+型Si区149代替昂贵的SiC衬底，这导致可以减少半导体装置的成本的特别好处。
如上所述，利用这些实施例，可提供能够使得周边结构的制造工序简化的半导体装置。
在2004年12月2日提交的日本专利申请P2004-349666、在2005年8月30日提交的日本专利申请P2005-249595、以及日本专利公报No.2003-318398，其全部内容通过引用包含于此。
本发明可以其它具体形式体现，而不脱离本发明的精神和实质特征。因此，本实施例在所有方面被认为是说明性的，而不是限定性的，由所附权利要求书，而不是由前述说明书界定的范围，以及该权利要求书的等同物的意义和范围内的变化都被认为包含在本发明的范围内。

Claims (8)

1.一种半导体装置，其包括：
第一切换机构，其设置在第一半导体基体上，被布置和构造成切换流过所述半导体装置的电流的接通/断开；
第一异质结二极管，其被布置和构造成阻断与由所述第一切换机构切换而接通/断开的电流反向的电流，其中，所述第一异质结二极管包括：第一导电型的所述第一半导体基体；以及与所述第一半导体基体一起形成异质结的第一异质半导体区域；
第二切换机构，其设置在所述第一半导体基体上，被布置和构造成切换流过所述半导体装置的电流的接通/断开，所述第二切换机构包括第二源电极和第二栅电极；
第二异质半导体区域，其与所述第一半导体基体接触，所述第二异质半导体区域和所述第一半导体基体形成第二异质结二极管，该第二异质结二极管被布置和构造成阻断与由所述第二切换机构切换而接通/断开的电流反向的电流；
连接到所述第一切换机构的第一栅电极的第一控制端子；以及
连接到所述第二切换机构的第二栅电极的第二控制端子；
其中，所述第一和所述第二控制端子独立地控制所述半导体装置的电流的流动。
2.根据权利要求1所述的半导体装置，其特征在于，所述第一切换机构是包括第一源电极、第一漏电极、以及第一栅电极的功率MOSFET。
3.根据权利要求1所述的半导体装置，其特征在于，所述第一异质半导体区域是高浓度的第二导电型的异质半导体区域。
4.根据权利要求1所述的半导体装置，其特征在于，所述第一和第二切换机构以相同的结构被对称地布置在所述第一半导体基体的第一主面侧。
5.根据权利要求2所述的半导体装置，其特征在于，所述第二切换机构包括：
第二异质半导体区域，其具有与所述第一半导体基体的带隙不同的带隙，并且被连接到所述第二源电极；
栅绝缘膜，其被夹在所述第二栅电极与所述第一半导体基体、所述第二异质半导体区域之间，并且所述第二栅电极与所述第一半导体基体绝缘；
连接到所述第一源电极的第三端子；以及
连接到所述第二源电极的第四端子；
其中，所述第一控制端子被连接到所述第一栅电极，所述第二控制端子被连接到所述第二栅电极；所述第一异质半导体区域连接到所述第一源电极；以及所述第一栅电极与所述第一半导体基体绝缘。
6.根据权利要求5所述的半导体装置，其特征在于，在所述第二异质半导体区域中，与所述栅绝缘膜(144b)接触的区域、连接到所述第二源电极的电流通路、以及与所述第二源电极接触的接触区域的一部分是第一导电型，而其它区域是第二导电型。
7.根据权利要求5所述的半导体装置，其特征在于，所述第一和所述第二源电极具有两层布线结构，该两层布线结构具有这些电极在互相电绝缘的同时以层叠方式彼此重叠的区域。
8.根据权利要求1所述的半导体装置，其特征在于，所述第一半导体基体由碳化硅制成，并且所述第一异质结二极管的所述第一异质半导体区域以及所述第二异质结二极管的所述第二异质半导体区域具有硅、多晶硅以及非晶硅中的任何一种，作为主成分；或者所述第一半导体基体由GaN和金刚石之一制成，并且所述第一异质结二极管的所述第一异质半导体区域以及所述第二异质结二极管的所述第二异质半导体区域具有硅、多晶硅、非晶硅、碳化硅以及多晶碳化硅中的任何一种，作为主成分。
CNB2006100809897A 2005-08-30 2006-05-26 半导体装置 Active CN100561739C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005249595A JP5011681B2 (ja) 2004-12-02 2005-08-30 半導体装置
JP2005249595 2005-08-30

Publications (2)

Publication Number Publication Date
CN1925158A CN1925158A (zh) 2007-03-07
CN100561739C true CN100561739C (zh) 2009-11-18

Family

ID=37817710

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100809897A Active CN100561739C (zh) 2005-08-30 2006-05-26 半导体装置

Country Status (2)

Country Link
KR (1) KR100722909B1 (zh)
CN (1) CN100561739C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103959472A (zh) * 2011-12-22 2014-07-30 住友电气工业株式会社 半导体器件及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887333A (zh) * 2013-11-29 2014-06-25 杭州恩能科技有限公司 一种具有异质结结构的双极型功率半导体器件
CN109216464A (zh) * 2018-10-30 2019-01-15 派恩杰半导体（杭州）有限公司 一种带有异质结二极管的碳化硅mos器件
CN114530489A (zh) * 2022-02-21 2022-05-24 江苏卓远半导体有限公司 一种碳化硅和硅异质结低功耗igbt
CN114530488A (zh) * 2022-02-21 2022-05-24 江苏卓远半导体有限公司 一种碳化硅和硅异质结低功耗沟槽型igbt
CN116741639A (zh) * 2023-06-20 2023-09-12 中国科学院上海微系统与信息技术研究所 半导体器件的制备方法及半导体器件
CN117497578B (zh) * 2023-12-28 2024-05-28 深圳天狼芯半导体有限公司 一种具有低漏电的igbt及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4534033A (en) * 1981-08-25 1985-08-06 Handotal Kenkyu Shinkokai Three terminal semiconductor laser
US4972239A (en) * 1986-11-17 1990-11-20 Nissan Motor Company Limited Conductivity modulated MOSFET
CN1085690A (zh) * 1992-05-21 1994-04-20 菲利浦电子有限公司 半导体器件
US5661314A (en) * 1990-05-09 1997-08-26 International Rectifier Corporation Power transistor device having ultra deep increased concentration

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347406A (ja) * 1992-06-15 1993-12-27 Matsushita Electric Works Ltd アノードヘテロ接合構造型半導体装置
JP3945368B2 (ja) 2002-10-22 2007-07-18 日産自動車株式会社 炭化珪素半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4534033A (en) * 1981-08-25 1985-08-06 Handotal Kenkyu Shinkokai Three terminal semiconductor laser
US4972239A (en) * 1986-11-17 1990-11-20 Nissan Motor Company Limited Conductivity modulated MOSFET
US5661314A (en) * 1990-05-09 1997-08-26 International Rectifier Corporation Power transistor device having ultra deep increased concentration
CN1085690A (zh) * 1992-05-21 1994-04-20 菲利浦电子有限公司 半导体器件

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
矩阵变换器的开关换流技术研究. 张弢，许镇琳，刘昊.天津大学学报，第35卷第1期. 2002
矩阵变换器的开关换流技术研究. 张弢.天津大学学报，第35卷第1期. 2002
矩阵变换器的开关换流技术研究. 张弢，许镇琳，刘昊.天津大学学报，第35卷第1期. 2002 *
矩阵变换器的开关换流技术研究. 张弢.天津大学学报，第35卷第1期. 2002 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103959472A (zh) * 2011-12-22 2014-07-30 住友电气工业株式会社 半导体器件及其制造方法
CN103959472B (zh) * 2011-12-22 2016-08-17 住友电气工业株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR20070025952A (ko) 2007-03-08
CN1925158A (zh) 2007-03-07
KR100722909B1 (ko) 2007-05-30

Similar Documents

Publication Publication Date Title
US7436004B2 (en) Semiconductor device
CN100385676C (zh) 碳化硅水平沟道缓冲栅极半导体器件
US7982239B2 (en) Power switching transistors
EP1503425B1 (en) Heterojunction semiconductor device and method of manufacturing the same
CN103681866B (zh) 场效应半导体器件及其制造方法
CN103367356B (zh) 具有氮化物层的半导体元件
EP1587147A2 (en) Semiconductor device with heterojunction
US8003991B2 (en) Silicon carbide MOS field effect transistor with built-in Schottky diode and method for fabrication thereof
EP1204145B1 (en) Semiconductor element
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
TWI390637B (zh) 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
CN100561739C (zh) 半导体装置
CN101794816B (zh) 半导体器件
US7005704B2 (en) Insulated gate drive semiconductor device
JP3502371B2 (ja) 半導体素子
CN103035641B (zh) 半导体装置
JP3573149B2 (ja) 炭化珪素半導体装置
US7521731B2 (en) Semiconductor device and method of manufacturing the same
KR101461886B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
CN101512739A (zh) 横向结型场效应晶体管
CN111295763B (zh) 宽带隙半导体装置
JP4131193B2 (ja) 半導体装置
EP1863096B1 (en) Semiconductor device and method of manufacturing the same
JP5087831B2 (ja) 半導体装置およびその製造方法
CN111668212A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant