CN100559584C - 具有插口功能的半导体插件、半导体组件、电子电路组件以及带插口的电路基板 - Google Patents

具有插口功能的半导体插件、半导体组件、电子电路组件以及带插口的电路基板 Download PDF

Info

Publication number
CN100559584C
CN100559584C CN200680015146.7A CN200680015146A CN100559584C CN 100559584 C CN100559584 C CN 100559584C CN 200680015146 A CN200680015146 A CN 200680015146A CN 100559584 C CN100559584 C CN 100559584C
Authority
CN
China
Prior art keywords
mentioned
helical form
semiconductor package
form contact
splicing ear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200680015146.7A
Other languages
English (en)
Other versions
CN101171686A (zh
Inventor
平井幸广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Systems Japan Inc
Original Assignee
Advanced Systems Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Systems Japan Inc filed Critical Advanced Systems Japan Inc
Publication of CN101171686A publication Critical patent/CN101171686A/zh
Application granted granted Critical
Publication of CN100559584C publication Critical patent/CN100559584C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明提供一种具有插口功能的半导体插件(3)、半导体组件、电子电路组件以及带插口的电路基板，上述半导体插件(3)具有形成于其上表面(3a)上的可实现电气导通的插口(1)和形成于其下表面(3b)上的可实现电气导通的连接端子(2)，插口(1)形成为凹状，在该凹状部(1c)中设有螺旋状触点(1a)，该螺旋状触点(1a)从凹状部(1c)的底面(1b)朝上方呈圆锥状突出设置。将层叠多个半导体插件(3)而构成的半导体组件安装到电路基板上、并将它们可实现电气导通地相连接，便构成了电子电路组件。此外，将插口基板安装到电路基板上而构成带插口的电路基板。

Description

具有插口功能的半导体插件、半导体组件、电子电路组件以及带插口的电路基板
技术领域
本发明涉及一种具有插口功能的半导体插件、上下层叠多个、及/或左右排列多个该半导体插件而成的半导体组件、将该半导体组件安装到电路基板上而构成的电子电路组件以及带插口的电路基板。
背景技术
以往，作为层叠型的堆栈型半导体装置的一个结构例，公知有一种利用设于薄型半导体装置插件底面上的由焊锡球形成的连接端子、层叠并接合多个半导体装置而成的堆栈型半导体装置。对于上述结构的堆栈型半导体装置，参照美国专利US6303997号公报(参照第5～第6页、图3)进行说明。图17为上述堆栈型半导体插件的结构图。半导体芯片51利用粘接剂52与内部导线53相接合。内部导线53通过压焊丝55与半导体芯片51的输入输出焊盘54引线接合，从而在内部导线53与形成于半导体芯片51上的集成电路(图略)之间实现电气导通。并且，用树脂56密封上述结构体。另外，在内部导线53的下表面上设有作为用于与半导体插件50的外部相连接的连接端子的焊锡球57。该焊锡球57锡焊在设于它上方的连接面58上，多个半导体插件50通过焊锡球57而相互接合、逐渐层叠为多层，从而形成了堆栈型半导体插件200。
但是，上述半导体插件存在如下问题：在层叠多层上述半导体装置、并将它们实现电气导通地相接合时，需要高温加热使焊锡熔化，该加热会对已经接合了的部位产生影响。
发明内容
本发明是为了解决上述问题而作成的，其课题在于，提供不用加热便可以可靠地可实现电气导通地相接合、从而能层叠半导体插件的具有插口功能的半导体插件、半导体组件、电子电路组件以及带插口的电路基板。
为了解决上述课题，本发明的一技术方案的半导体插件具有形成于其上表面上的可实现电气导通的插口和形成于其下表面上的可实现电气导通的连接端子，上述插口形成为凹状，在该凹状部中设有螺旋状触点，并且该凹状部的宽度形成为大于上述连接端子的最大宽度，该凹状部的深度形成为大于上述连接端子的高度，其特征在于，在通过层叠多个上述半导体插件而使与上述螺旋状触点相对的连接端子挤压上述螺旋状触点时，在上述螺旋状触点和上述与上述螺旋状触点相对的连接端子相接触的部位，上述螺旋状触点用其棱角部切入上述与上述螺旋状触点相对的连接端子的表面地滑动，从而切入形成于连接端子的表面的氧化膜而实现电气连接。
另外，所谓半导体插件，通常是指内置有半导体芯片的插件，但也可以不在半导体插件中内置半导体芯片。
采用上述半导体插件，由于其具有形成于其上表面上的可实现电气导通的插口和形成于其下表面上的可实现电气导通的连接端子，插口形成为凹状，在该凹状部中设有螺旋状触点，因此，插口与连接端子可自由装卸地相连接、且不用加热便可以可靠地可实现电气导通地相接合，从而层叠半导体插件。
上述半导体插件的特征在于，在上述螺旋状触点的周围设有用于引导上述连接端子的绝缘性引导框。
采用上述半导体插件，由于在螺旋状触点的周围设有用于引导连接端子的绝缘性引导框，因此，插口与连接端子可容易地定位、且不用加热便可以可靠地可实现电气导通地相接合，从而层叠半导体插件。
上述半导体插件的特征在于，上述螺旋状触点从上述凹状部的底面朝上方呈圆锥状突出设置。
采用上述半导体插件，由于螺旋状触点从凹状部的底面朝上方呈圆锥状突出设置，因此，插口与连接端子可以容易地相连接、且不用加热便可以可靠地可实现电气导通地相接合，从而层叠半导体插件。
上述半导体插件的特征还在于，在其上述上表面上具有至少一个卡合凸部，在其上述下表面上具有至少一个卡合凹部，将上下多层层叠起来的半导体插件中、相对而言位于上侧的上述半导体插件的上述卡合凹部外套于相对而言位于下侧的上述半导体插件的上述卡合凸部上。
另外，卡合凸部与卡合凹部可以上下颠倒配置。卡合凹部的形状为可容纳卡合凸部形状的形状。卡合凸部的形状可以是三棱锥形状、多棱锥、圆柱、多棱柱等，也可以为其他形状，无特别限制。
采用上述半导体插件，由于在其上表面上具有至少一个卡合凸部，在其下表面上具有至少一个卡合凹部，将上下多层层叠起来的半导体插件中、相对而言位于上侧的半导体插件的卡合凹部外套于相对而言位于下侧的半导体插件的卡合凸部上，因此，插口与连接端子可以容易地定位、且不用加热便可以可靠地可实现电气导通地相接合，从而层叠半导体插件。
上述半导体插件的特征在于，层叠多个上述半导体插件，再用固定构件将该多层层叠起来的上述半导体插件固定在基板上。
采用上述半导体插件，由于层叠多个上述半导体插件，再用固定构件将该多层层叠起来的上述半导体插件固定在基板上，因此，插口与连接端子可以容易地固定、且不用加热便可以可靠地可实现电气导通地相接合，从而层叠半导体插件。
上述半导体插件的特征在于，在上述半导体插件下表面的两端部设有凹部，该凹部用于卡定两前端部具有钩状扣的コ字状固定构件。
采用上述半导体插件，由于在半导体插件下表面的两端部设有凹部，该凹部用于卡定端部具有钩状扣的コ字状固定构件，因此，插口与连接端子可以容易地固定、且不用加热便可以可靠地可实现电气导通地相接合，从而层叠半导体插件。
上述半导体插件的特征在于，在上述半导体插件的上下表面方向上设有至少一个供销状固定构件穿过的贯通孔。
采用上述半导体插件，由于在半导体插件的上下表面方向上设有至少一个供销状固定构件穿过的贯通孔，因此，插口与连接端子可以容易地定位、且不用加热便可以可靠地可实现电气导通地相接合，从而层叠半导体插件。
本发明的另一技术方案的半导体组件的特征在于，其为层叠多个上述任一种半导体插件、并将各半导体插件可实现电气导通地相连接的结构。
采用上述半导体组件，由于其为层叠多个半导体插件、并将各半导体插件可实现电气导通地相连接的结构，因此，插口与连接端子可以容易地定位、且不用加热便可以可靠地可实现电气导通地相接合，从而构成半导体组件。
上述半导体组件的特征在于，其具有：位于最下层的半导体插件；中继连接器，其设于该最下层的半导体插件的下表面上，用于中继电气连接；基板，在其上表面上设有连接盘状端子，该连接盘状端子与该中继连接器相接触、且与该中继连接器可实现电气导通地相连接；上述中继连接器形成为凹状，在该中继连接器的凹状部中设有从该中继连接器的凹状部的底面朝下方呈圆锥状突出设置的螺旋状触点。
另外，基板相当于本实施方式中的中继基板及电路基板，连接盘状端子相当于本实施方式中设于中继基板及电路基板上的连接盘状端子及连接盘。
采用上述半导体组件，由于其具有位于最下层的半导体插件；中继连接器，其设于该半导体插件的下表面上，用于中继电气连接；基板，在其上表面上设有连接盘状端子，该连接盘状端子与该中继连接器相接触、且与该中继连接器可实现电气导通地相连接；中继连接器形成为凹状，在该凹状部中设有从该凹状部的底面朝下方呈圆锥状突出设置的螺旋状触点。因此，中继连接器与连接盘状端子、或者中继连接器与电路基板的端子(也称作连接盘)可以容易地定位、且不用加热便可以可靠地可实现电气导通地相接合，从而构成半导体组件或电子电路组件。
上述半导体组件的特征在于，其具有：位于最下层的半导体插件；连接端子，其设于该最下层的半导体插件的下表面上、且与该最下层的半导体插件可实现电气导通地相连接；基板，其具有凹状部，该基板的凹状部与设于该最下层的半导体插件的下表面上的连接端子可实现电气导通地相连接；在上述基板的凹状部中设有螺旋状触点，该设于基板的凹状部中的螺旋状触点从上述基板的凹状部的底面朝上方呈圆锥状突出设置。
采用上述半导体组件，由于其具有：位于最下层的半导体插件；连接端子，其设于该半导体插件的下表面上、且与该半导体插件可实现电气导通地相连接；基板，其具有凹状部，该凹状部与该连接端子可实现电气导通地相连接；在凹状部中设有螺旋状触点，该螺旋状触点从凹状部的底面朝上方呈圆锥状突出设置。因此，中继连接器与连接盘状端子可以容易地定位、且不用加热便可以可靠地可实现电气导通地相接合，从而构成半导体组件。
本发明的另一技术方案的电子电路组件的特征在于，其为在电路基板上安装上述半导体组件、并将该电路基板与上述半导体组件可实现电气导通地相连接的结构。
采用上述电子电路组件，由于其为在电路基板上安装上述半导体组件、并将该电路基板与上述半导体组件可实现电气导通地相连接的结构，因此，半导体组件与电路基板可以容易地相连接、且不用加热便可以可靠地可实现电气导通地相接合，从而构成电子电路组件。
上述电子电路组件的特征在于，在上述半导体组件的上表面与侧面中的至少一方上隔着金属板设有可散热的散热片。
采用上述电子电路组件，由于在上述半导体组件的上表面与侧面中的至少一方上隔着金属板设有可散热的散热片，因此，可以防止半导体组件与电路基板温度上升，使半导体组件与电路基板可靠地可实现电气导通地相接合，从而构成电子电路组件。
上述电子电路组件的特征在于，在上述半导体组件的上方设有可散热的风扇。
采用上述电子电路组件，由于在半导体组件的上方设有可散热的风扇，因此，可以防止半导体组件与电路基板温度上升，使半导体组件与电路基板可靠地可实现电气导通地相接合，从而构成电子电路组件。
上述电子电路组件的特征在于，在上述半导体组件的上方设有可散热的珀尔帖元件。
采用上述电子电路组件，由于在上述半导体组件的上方设有可散热的珀尔帖元件，因此，可以防止半导体组件与电路基板温度上升，使半导体组件与电路基板可靠地可实现电气导通地相接合，从而构成电子电路组件。
此外，本发明的另一技术方案的带插口的电路基板，在该电路基板上安装有插口基板，该插口基板具有：形成于其上表面上的可实现电气导通的插口；形成于其下表面上的可实现电气导通的连接端子；并且该凹状部的宽度形成为大于与上述螺旋状触点相对的连接端子的最大宽度，该凹状部的深度形成为大于与上述螺旋状触点相对的连接端子的高度，其特征在于，在使与上述螺旋状触点相对的连接端子挤压上述螺旋状触点时，在上述螺旋状触点和与上述螺旋状触点相对的连接端子相接触的部位，上述螺旋状触点用其棱角部切入与上述螺旋状触点相对的连接端子的表面地滑动，从而切入形成于与上述螺旋状触点相对的连接端子的表面的氧化膜而实现电气连接；上述插口基板的连接端子接合在上述电路基板上，并且，该插口基板的连接端子与电路基板之间为可实现电气导通地相连接的结构。
采用上述带插口的电路基板，由于带插口的电路基板在该电路基板上安装有插口基板，该插口基板具有形成于其上表面上的可实现电气导通的插口和形成于其下表面上的可实现电气导通的连接端子；插口形成为凹状，在该凹状部中设有螺旋状触点；连接端子接合在上述电路基板上，并且，连接端子与电路基板之间为可实现电气导通地相连接的结构。因此，可以容易地测定实验用仪表板等，并且，不用进行加热锡焊便可以可靠地可实现电气导通地相连接，从而构成电子电路组件。
此外，本发明的另一实施方式的带插口的电路基板具有形成于其上表面上的可实现电气导通的插口，上述插口形成为凹状，在该凹状部中设有螺旋状触点，并且该凹状部的宽度形成为大于与上述螺旋状触点相对的连接端子的最大宽度，该凹状部的深度形成为大于与上述螺旋状触点相对的连接端子的高度，其特征在于，在使与上述螺旋状触点相对的连接端子挤压上述螺旋状触点时，在上述螺旋状触点和与上述螺旋状触点相对的连接端子相接触的部位，上述螺旋状触点用其棱角部切入与上述螺旋状触点相对的连接端子的表面地滑动，从而切入形成于与上述螺旋状触点相对的连接端子的表面的氧化膜而实现它气连接。
采用上述带插口的电路基板，由于该带插口的电路基板具有形成于其上表面上的可实现电气导通的插口，插口形成为凹状，在该凹状部中设有螺旋状触点，因此，不用进行加热锡焊便可以可靠地可实现电气导通地相连接，从而构成电子电路组件。
上述任一种带插口的电路基板的特征在于，上述螺旋状触点从上述凹状部的底面朝上方呈圆锥状突出设置。
采用上述带插口的电路基板，由于螺旋状触点从上述凹状部的底面朝上方呈圆锥状突出设置，因此，不用进行加热锡焊便可以可靠地可实现电气导通地相连接，从而构成电子电路组件。
附图说明
图1(a)为本实施方式的半导体插件的俯视图，图1(b)为沿图1(a)所示A-A线剖切的半导体插件剖视图，表示圆锥状的螺旋状触点。图1(c)为沿图1(a)所示A-A线剖切的半导体插件剖视图，表示水平状的螺旋状触点。
图2为表示本实施方式的半导体插件层叠起来的情形的剖视图，图2(a)表示具有圆锥状的螺旋状触点的半导体插件。图2(b)表示具有水平状的螺旋状触点的半导体插件。
图3为表示利用卡合凹部以及卡合凸部定位半导体插件的情形的剖视图。图3(a)表示上表面上设有卡合凸部、下表面上设有卡合凹部的半导体插件，图3(b)表示上表面上设有卡合凹部、下表面上设有卡合凸部的半导体插件。
图4为表示层叠了3层半导体插件并用板状固定构件(コ字状固定构件)进行了固定的半导体组件的剖视图。图4(a)表示安装板状固定构件之前的状态，图4(b)表示安装板状固定构件之后的状态。
图5为表示层叠了3层半导体插件并用板状固定构件进行了固定的半导体组件的剖视图。图5(a)表示安装板状固定构件之前的状态，图5(b)表示安装板状固定构件之后的状态。
图6为表示层叠了3层半导体插件并用板状固定构件进行了固定的半导体组件的剖视图。图6(a)表示安装板状固定构件之前的状态，图6(b)表示安装板状固定构件之后的状态。
图7为表示在多个半导体插件上安装了销状固定构件的情形的图，图7(a)为俯视图，图7(b)为沿图7(a)所示B-B线剖切的剖视图。
图8为半导体组件的剖视图，图8(a)为表示使用了具有插口的中继基板的情形的剖视图，图8(b)为表示使用了具有中继连接器的半导体插件以及具有连接盘状端子的中继基板的情形的剖视图。
图9为表示电子电路组件的立体图。
图10为表示电子电路组件的立体图。
图11为表示电子电路组件的立体图。
图12为表示电子电路组件的立体图。
图13为表示半导体插件、半导体组件以及电子电路组件的外观图。
图14为表示电子电路组件的外观图。
图15为表示带插口的电路基板的结构图。图15(a)为俯视图，图15(b)、图15(c)为沿图15(a)所示C-C线剖切的剖视图。
图16为表示带插口的电路基板的结构图。图16(a)为俯视图，图16(b)、图16(c)为图16(a)所示俯视图的D-D线剖视图。
图17为以往例的堆栈型半导体插件的结构图。
具体实施方式
参照附图对本发明的具有插口功能的半导体插件、半导体组件、电子电路组件以及带插口的电路基板进行说明。
图1(a)为本实施方式的半导体插件的俯视图，图1(b)为沿图1(a)所示A-A线剖切的半导体插件剖视图，具有圆锥状的螺旋状触点。图1(c)为沿图1(a)所示A-A线剖切的半导体插件剖视图，具有水平状的螺旋状触点。
如图1(a)所示，在半导体插件3、3′的上表面3a、3a′上形成有多个具有螺旋状触点1a、1a′的插口1、1′。
如图1(b)所示，半导体插件3具有形成于其上表面3a上的可实现电气导通的插口1和形成于其下表面3b上的可实现电气导通的连接端子2。连接端子2为焊锡球。
另外，连接端子2不限定于焊锡球，只要是可实现电气导通的突起，也可以是其他连接端子。
插口1形成为凹状，在该凹状部1c中设有螺旋状触点1a。在螺旋状触点1a的周围设有绝缘性引导框4。
在插口1中，螺旋状触点1a从凹状部1c的底面1b朝上方呈圆锥状突出设置。
如图1(c)所示，半导体插件3′具有形成于其上表面3a′上的可实现电气导通的插口1′和形成于其下表面3b′上的可实现电气导通的连接端子2′。插口1′形成为凹状，在该凹状部1c′中设有螺旋状触点1a′。在螺旋状触点1a′的周围设有绝缘性引导框4′。
在插口1′中，螺旋状触点1a′水平设于凹状部1c′的开口处。
另外，半导体插件3、3′内置有未图示的半导体芯片。连接端子2、2′为可自由装于插口1、1′内或从插口1、1′中卸下、并可容易定位的结构。
此外，螺旋状触点1a、1a′为在铜材上进行了镀镍、实施了镀金的构件，但也可以由其他导体形成。引导框4、4′由聚酰亚胺树脂形成，但也可以由其他绝缘体形成。
图2为表示本实施方式的半导体插件层叠起来的情形的剖视图，图2(a)表示具有圆锥状的螺旋状触点的半导体插件。图2(b)表示具有水平状的螺旋状触点的半导体插件。
如图2(a)所示，上下层叠了两层半导体插件3、3。位于上侧的半导体插件3的连接端子2可实现电气导通地插装在位于下侧的半导体插件3的插口1中。连接端子2由引导框4引导而下向下挤压呈圆锥状突起的螺旋状触点1a。在螺旋状触点1a与连接端子(以下，称为焊锡球)2相接触的部位，螺旋状触点1a一边与焊锡球2相接触一边滑动。
如图2(b)所示，上下层叠了两层半导体插件3′、3′。位于上侧的半导体插件3′的连接端子2′可实现电气导通地插装在位于下侧的半导体插件3′插口1′中。连接端子2′由引导框4′引导而向下挤压水平的螺旋状触点1a′。螺旋状触点1a′在其与焊锡球2′相接触的部位，一边与焊锡球2′相接触一边切入球面而滑动。
即，在图2(a)、图2(b)中，螺旋状触点通过用螺旋状触点的棱角部切入到形成于球状连接端子表面的氧化膜中而进行滑动，从而使电气连接良好。
图3为表示利用卡合凹部以及卡合凸部定位半导体插件的情形的剖视图。图3(a)表示上表面上具有卡合凸部、下表面上具有卡合凹部，图3(b)表示上表面上具有卡合凹部、下表面上具有卡合凸部。
如图3所示，在层叠两层半导体插件18、18时，利用引导框19在水平方向上定位连接端子2，半导体插件18的上表面18a、下表面18b可以利用该上、下表面具有的凹凸部进行定位。
在半导体插件18的上表面18a两端部附近分别各设有1个卡合凸部18c，在与该上表面18a两端部附近相一致的下表面18b两端部附近分别各设有1个卡合凹部18d。此外，虽然在本实施方式中，分别在上表面18a、下表面18b上各设有2处上述卡合凸部和卡合凹部，但也可以在上表面18a上具有至少一个卡合凸部18c，在下表面18b上具有至少一个卡合凹部18d。在具有上述卡合凸部18c与卡合凹部18d、并上下多层层叠起来的半导体插件18、18中，将位于上侧的半导体插件18的卡合凹部18d外套在位于下侧的半导体插件18的卡合凸部18c上。
虽然在本实施方式中使卡合凸部的形状为圆柱形状的凸部，但是凸部形状也可以为三棱锥、多棱锥以及多棱柱等；卡合凹部的形状只要是能够容纳凸部形状的形状即可。此外，也可以上下颠倒配置卡合凸部与卡合凹部。
因此，在图3(b)中，在半导体插件20的上表面20a上设有卡合凹部18d，而在下表面20b上设有卡合凸部18c。
即，在半导体插件20中，在其上表面20a上具有至少一个卡合凹部18d，在其下表面20b上具有至少一个卡合凸部18c，在上下多层层叠起来的半导体插件20、20中，将位于上侧的半导体插件20的卡合凸部18c内嵌于位于下侧的半导体插件20的卡合凹部18d中。
此外，卡合凸部及卡合凹部只要是配置在半导体插件上表面或下表面上即可，无论在两端部还是中央部皆可。此外，也可以是在同一上表面或下表面上混设卡合凸部及卡合凹部。
图4为表示层叠了3层半导体插件、并用板状固定构件进行了固定的半导体组件以及电子电路组件的剖视图。图4(a)表示安装板状固定构件之前的状态，图4(b)表示安装板状固定构件之后的状态。
如图4(a)所示，半导体组件7a为层叠了多个半导体插件22、并将各半导体插件22可实现电气导通地相连接的结构。
在半导体插件22的下表面3e、3f上设有槽状的凹部3ea、3fa，该凹部3ea、3fa用于对固定半导体插件22用的板状固定构件5进行卡定。
而且，半导体插件22的连接端子2通过回流焊锡而与电路基板10的连接盘状端子10a可实现电气导通地相连接。在该半导体插件22上再层叠两个半导体插件22、22。此时，半导体插件22的连接端子2受到螺旋状触点1a的弹性作用力而稍稍上升，从上方沿箭头方向将コ字状的板状固定构件(コ字状固定构件)5覆盖在该层叠为3层的半导体插件22、22、22上。
另外，即使不使用板状固定构件、而使用コ字状的线状固定构件也可以起到相同效果。
接着，如图4(b)所示，为了用板状固定构件5固定该层叠为3层的半导体插件22、22、22，通过将板状固定构件5的具有钩状扣的前端部5a、5b卡定在凹部3ea、3fa中，而将半导体组件7a固定在电路基板10上，从而形成了电子电路组件11a。
图5为表示层叠了3层半导体插件、并用板状固定构件进行了固定的半导体组件的剖视图。图5(a)表示安装板状固定构件之前的状态，图5(b)表示安装板状固定构件之后的状态。
如图5(a)所示，在半导体插件3的侧面等处未特意设置用于对固定半导体插件3用的板状固定构件12进行卡定的卡定槽等。
板状固定构件12由上盖部12a与基部12b构成。基部12b在基部12b的一端具有销状的卡定部12bb，将该卡定部12bb从中继基板6的通孔6f中穿过、并用锡焊固定。
虽然在本实施方式中是支承相对着的两个侧面，但也可以定位在与上述侧面相正交的另一对相对着的侧面上。
而且，在中继基板6的上表面6d上设有用于中继电气连接的插口6h。在插口6h上形成有凹状部6c，螺旋状触点6a从凹状部6c的底面6b朝上方呈圆锥状突出设置。
在该螺旋状触点6a上接合有用于构成半导体组件7b的最下层半导体插件3的连接端子2。由此，半导体插件3、3、3在水平方向上被定位，并且半导体插件3、3、3之间可实现电气导通地相连接。
然后，再从上方将板状固定构件12的上盖部12a覆盖在半导体插件3、3、3上。
接着，如图5(b)所示，为了用板状固定构件12的上盖部12a固定层叠起来的半导体插件3、3、3，而将上盖部12a的爪12aa卡定在基部12b的爪12ba上，从而形成了固定于中继基板6上的半导体组件7b。
由此，利用板状固定构件12将层叠起来的半导体插件3、3、3可靠地固定在中继基板6上，在该半导体插件3、3、3与该中继基板6之间实现了电气连接。
另外，将半导体组件7b安装在电路基板上，便形成了电子电路组件。
图6为表示层叠了3层半导插件、并用板状固定构件进行了固定的半导体组件以及电子电路组件的剖视图。图6(a)表示安装板状固定构件之前的状态，图6(b)表示安装板状固定构件之后的状态。
如图6(a)所示，板状固定构件12′由上盖部12a′与基部12b′构成。基部12b′在基部12b′的一端具有销状的卡定部12bb′，将该卡定部12b b′从电路基板23的通孔23f中穿过、并用锡焊固定。
基部12b′的另一端具有卡定部12ba′。另外，在上盖部12a′的两端部设有卡定部(爪)12aa′。由于该卡定部12aa′与基部12b′的卡定部12ba′(爪)彼此均被形成为钩状，因此，可进行可靠的固定。
而且，在电路基板23的上表面上设有连接盘状端子23a。在构成半导体组件7c的位于最下层的半导体插件8中，其下表面8b具有中继连接器9，该中继连接器9设有插口状的凹状部9c，螺旋状触点9a从凹状部9c的底面9b朝下方呈圆锥状突出设置。
该螺旋状触点9a挤压连接盘状端子23a，从而与该连接盘状端子23a可实现电气导通地相接合。该半导体插件8、3、3在水平面上在前后左右方向上被定位。
如图6(b)所示，利用板状固定构件12′将层叠起来的半导体插件8、3、3可实现电气导通地连接在电路基板23上、且可靠地固定在电路基板23上。由此，便形成了电子电路组件11c。
另外，连接盘状端子相当于设于中继基板及电路基板上的连接盘状端子以及端子(连接盘)，基板相当于中继基板以及电路基板。
图7为表示在多个半导体插件上安装了销状固定构件的情形的图，图7(a)为俯视图，图7(b)为沿图7(a)所示B-B线剖切的剖视图。
如图7(a)及图7(b)所示，在半导体插件24的上下表面方向上，在半导体插件24的拐角附近设有4个贯通孔14，这些贯通孔14用于供固定多个半导体插件24、24...用的销状固定构件13穿过。
如图7(b)所示，半导体插件24的连接端子2通过回流焊锡而与电路基板25的连接盘25a可实现电气导通地相连接。在该半导体插件24上再层叠两个半导体插件24、24。此时，半导体插件24的连接端子2受到螺旋状触点1a的弹性作用力而稍稍上升，稍稍挤压该层叠为3层的半导体插件24、24、24，使销状固定构件13从半导体插件24、24、24的贯通孔14、14、14及通孔14f中穿过，从而将半导体插件24、24、24固定在电路基板25上。
这样一来，半导体组件7d被固定在了电路基板25上，从而形成了电子电路组件11d。
图8为半导体组件的剖视图，图8(a)为表示具有插口的中继基板的剖视图，图8(b)为表示具有中继连接器的半导体插件与具有连接盘状端子的中继基板的剖视图。
如图8(a)所示，在半导体插件24的上下表面方向上，在半导体插件24的拐角附近设有4个贯通孔14，这些贯通孔14用于供固定多个半导体插件24、24...用的销状固定构件13′穿过。将该销状固定构件13′从半导体插件24、24、24的贯通孔14、14、14及通孔6f′中穿过，而将半导体插件24、24、24固定在中继基板6′上，从而构成了半导体组件7e。
如图8(b)所示，半导体组件7f在半导体插件24、24...的最下层设有半导体插件8′。在该半导体插件8′上，在其下表面8b′上设有中继连接器9′，该中继连接器9′具有插口状的凹状部9c′。因此，使用了具有可与中继连接器9′相接合的连接盘状端子6d″的中继基板6″。
这样，在半导体组件7f中，在半导体插件24、24、8′的上下表面方向上，在半导体插件24、24、8′各自的拐角附近设有4个贯通孔14，这些贯通孔14用于供固定多个半导体插件24、24...、8′用的销状固定构件13′穿过。将该销状固定构件13′从半导体插件24、24、8′的贯通孔14、14、14及通孔6f″中穿过，从而将半导体插件24、24、8′接合并固定在中继基板6″上。
图9、图10为表示电子电路组件的立体图。如图9所示，该电子电路组件11b的板状固定构件12的上盖部12a由金属材料形成，以有效抑制半导体组件7b温度上升。并且，为了提高冷却效果，如图10所示，在上盖部12a的上表面或侧面设有可散热的散热片15(电子电路组件11b′)。
图11为表示用于提高冷却效果的电子电路组件的立体图。如图11所示，在散热片15的上方设有可散热的风扇16(电子电路组件11b″)。
图12为表示为了进一步提高冷却效果而设有珀尔帖元件的电子电路组件的立体图。如图12所示，在散热片15的上方设有可散热的珀尔帖元件17(电子电路组件11i)。
图13、图14为表示半导体插件、半导体组件以及电子电路组件具体结构的局部外观图。
如图13、图14所示，将半导体插件层叠或者将其安装在中继基板上构成半导体组件，将半导体组件连接到电路基板上，便构成了具有插口功能的电子电路组件。
图13(a)、图13(b)表示半导体插件。
如图13(a)所示，半导体插件3在其上表面3a上具有可实现电气导通的插口1，在其下表面上具有可实现电气导通的连接端子2。
如图13(b)所示，构成半导体组件的位于最下层的半导体插件8、8′在其下表面上具有中继连接器、该中继连接器设有插口状的凹状部，螺旋状触点9a从凹状部的底面朝下方呈圆锥状突出设置。
图13(c)、图13(d)表示半导体组件。
如图13(c)所示，半导体组件7g在组件基板(中继基板)的上表面上设有多个半导体插件3。半导体组件7g安装在未图示的电路基板上。
如图13(d)所示，便构成了半导体组件7b。
图13(e)、图13(f)以及图14(a)、图14(b)、图14(c)、图14(d)表示电子电路组件。
如图13(e)所示，将由半导体插件8构成的半导体组件安装到电路基板10上，便构成了电子电路组件11g′。
如图13(f)所示，安装3列如图13(d)所示的半导体组件，便构成了电子电路组件11k′。
在图14(a)中，在电路基板26的上表面上具有凹状部，该凹状部具有插口功能，构成了电子电路组件11c′。如图14(a-1)、图14(a-2)所示，记载了该凹状部1c、或凹状部1c′的剖面的详细放大图。该凹状部1c或凹状部1c′的放大图示意性地表现了图2(a)、图2(b)所示的、连接端子2、2′与螺旋状触点1a、1a′相连接的情形。
如图14(b)所示，电子电路组件11e′水平排列了多个半导体组件。
如图14(c)所示，电子电路组件11f′水平排列了多个半导体组件。如图14(c-1)所示，记载了该电子电路组件11f′的局部剖面的放大图。该放大图放大了图14(c)的局部、且为容易判别的纵剖面，在该剖面中记载了配置有半导体芯片19的情形。而且，在半导体芯片19的周围配设有多个插口1、1...、1，这些插口1、1...、1包围着半导体芯片19。该插口1避开半导体芯片19的位置、并以期望的数量配置在半导体芯片19的周围。
另外，所谓半导体插件，通常是指内置有半导体芯片的插件，但有时也使用未设有半导体芯片、只具有连接端子与插口的半导体插件来进行电气导通。因此，也可以不在半导体插件中内置半导体芯片。
如图14(d)所示，电子电路组件11h′水平排列了多个半导体组件。
图15为表示带插口的电路基板的图，图15(a)为俯视图，图15(b)、图15(c)为沿图15(a)所示C-C线剖切的剖视图，图15(b)具有圆锥状的螺旋状触点，图15(c)具有水平的螺旋状触点。
如图15(a)、图15(b)所示，带插口的电路基板37在其上表面30a上形成有可实现电气导通的插口31，在其下表面30b上具有可实现电气导通的连接端子32。插口31形成为凹状，在该凹状部31c中设有螺旋状触点31a。通过将连接端子32连接在电路基板10的连接盘10a上，便可以构成可实现电气导通地相连接的结构的带插口的电路基板37。
另外，在插口31中，螺旋状触点31a从凹状部31c的底面31b朝上方呈圆锥状突出设置。引导框4从螺旋状触点31a的根部形成，如图2(a)所示，例如，一边引导半导体插件3的连接端子2一边进行电气连接。
如图15(c)所示，在插口31′中，螺旋状触点31a′水平设于凹状部(盲孔)31c′的开口处。引导框4′形成于凹状部31c′的开口的上方。因此，如图2(b)所示，例如，一边引导半导体插件3′的连接端子2′一边进行电气连接。
图16为表示带插口的电路基板的图，图16(a)为俯视图，图16(b)、图16(c)为沿图16(a)所示D-D线剖切的剖视图，图16(b)具有圆锥状的螺旋状触点，图16(c)具有水平的螺旋状触点。
如图16(a)、图16(b)所示，带插口的电路基板33在其上表面33a上形成有可实现电气导通的插口34。插口34形成为凹状，在该凹状部34c中设有螺旋状触点34a。由此，便可以构成可实现电气导通地相连接的结构的带插口的电路基板33。
在带插口的电路基板33上，螺旋状触点34a从凹状部34c的底面34b朝上方呈圆锥状突出设置。引导框4a从螺旋状触点34a的根部朝上方形成，如图2(a)所示，例如，一边引导半导体插件3的连接端子2一边进行电气连接。
如图16(c)所示，在插口36中，螺旋状触点36a水平设于凹状部(盲孔)36c的开口处。引导框4a′形成于凹状部36c的开口的上方。因此，如图2(b)所示，例如，一边引导半导体插件3′的连接端子2′一边进行电气连接。
接着，说明具有插口功能的半导体插件、半导体组件、电子电路组件以及带插口的电路基板的动作。
如图4所示，通过在半导体组件7a的位于最下层的半导体插件22的连接端子2与电路基板10的连接盘10a之间进行回流焊锡，将连接端子2锡焊于电路基板10的连接盘10a上。
在已将半导体插件22锡焊于电路基板10上的状态下，再向上侧层叠半导体插件22。此时，将位于上侧的半导体插件22的连接端子2插装到位于下侧的该半导体插件22的插口1中，可以实现电气连接。同样地，再逐渐向上侧层叠半导体插件22。这样一来，例如，在层叠为3层的半导体组件7a上覆盖コ字状固定构件，并将该コ字状固定构件的前端部5a、5b卡定在最下层半导体插件22的下表面所具有的凹部3e、3f中。由此，便构成了层叠为3层的电子电路组件11a。虽然在本实施方式中是层叠为3层，但是也可以层叠更多层，也可以是两层。毋庸置疑，即使是1层也可以使用。在该情况下，就不需要コ字状固定构件5了。
如图5(a)、图5(b)所示，在中继基板6的插口6h上层叠半导体插件3。此时，将设于板状固定构件12基部12b下侧的销状卡定部12bb插入并锡焊固定到中继基板6的通孔6f中。沿固定于中继基板6上的基部12b插装半导体插件3。然后再层叠多个半导体插件3。随后，覆盖上盖部12a、并将卡合部12aa与卡合部12ba卡定，以防止半导体插件3错位，从而构成了可实现电气导通地相接合的半导体组件7b。
如图6(a)所示，将半导体插件8置于最下层而构成半导体组件7c。在该半导体插件8的下表面8b上设有中继连接器9。将朝下方呈圆锥状突出设置于该中继连接器9中的螺旋状触点9a沿凹状部9c插入到电路基板23的连接盘23a上而实现电气连接。然后再层叠半导体插件3而构成半导体组件7c，覆盖板状固定构件12′以进行固定，如图6(b)所示，便构成了电子电路组件11c。
如图7所示，半导体插件24的连接端子2通过回流焊锡而与电路基板25的连接盘25a可实现电气导通地相连接。在该半导体插件24上再层叠两个半导体插件24、24。此时，半导体插件24的连接端子2受到螺旋状触点1a的弹性作用力而稍稍上升，稍稍挤压该层叠为3层的半导体插件24、24、24，将销状固定构件13从半导体插件24、24、24的贯通孔14、14、14及通孔14f中穿过，从而将半导体插件24、24、24固定在电路基板25上。
这样一来，半导体组件7d便被固定在了电路基板25上，从而形成了电子电路组件11d。
以上，对优选的实施方式进行了说明，但本发明不限定于上述实施方式，可以在不脱离本发明主旨的范围内进行适当变更。例如，可凹凸卡合的卡合凹部与卡合凸部适用于典型结构的半导体组件，但也可适用于其他结构。

Claims (17)

1.一种半导体插件，其具有：
形成于其上表面上的可实现电气导通的插口；
形成于其下表面上的可实现电气导通的连接端子；
上述插口形成为凹状，在该凹状部中设有螺旋状触点，并且该凹状部的宽度形成为大于上述连接端子的最大宽度，该凹状部的深度形成为大于上述连接端子的高度，其特征在于，
在通过层叠多个上述半导体插件而使与上述螺旋状触点相对的连接端子挤压上述螺旋状触点时，在上述螺旋状触点和上述与上述螺旋状触点相对的连接端子相接触的部位，上述螺旋状触点用其棱角部切入上述与上述螺旋状触点相对的连接端子的表面地滑动，从而切入形成于连接端子的表面的氧化膜而实现电气连接。
2.根据权利要求1所述的半导体插件，其特征在于，在上述螺旋状触点的周围设有用于引导上述连接端子的绝缘性引导框。
3.根据权利要求1所述的半导体插件，其特征在于，上述螺旋状触点从上述凹状部的底面朝上方呈圆锥状突出设置。
4.根据权利要求1所述的半导体插件，其特征在于，在上述半导体插件上，在其上述上表面上具有至少一个卡合凸部，在其上述下表面上具有至少一个卡合凹部，将上下多层层叠起来的上述半导体插件中的、相对而言位于上侧的上述半导体插件的上述卡合凹部外套于相对而言位于下侧的上述半导体插件的上述卡合凸部上。
5.根据权利要求1所述的半导体插件，其特征在于，层叠多个上述半导体插件，并用固定构件将该多层层叠起来的上述半导体插件固定在基板上。
6.根据权利要求1所述的半导体插件，其特征在于，在上述半导体插件下表面的两端部设有凹部，该凹部用于卡定两前端部具有钩状扣的コ字状固定构件。
7.根据权利要求1所述的半导体插件，其特征在于，在上述半导体插件的上下表面方向上，设有至少一个供销状固定构件穿过的贯通孔。
8.一种半导体组件，其特征在于，其为层叠多个权利要求1～7中任一项所述的半导体插件、并将它们可实现电气导通地相连接的结构。
9.根据权利要求8所述的半导体组件，其特征在于，其具有：
位于上述半导体组件最下层的半导体插件；
中继连接器，其设于该最下层的半导体插件的下表面上，用于中继电气连接；
基板，在其上表面上设有连接盘状端子，该连接盘状端子与该中继连接器相接触、且与该中继连接器可实现电气导通地相连接；
上述中继连接器形成为凹状，在该中继连接器的凹状部中设有从该中继连接器的凹状部的底面朝下方呈圆锥状突出设置的螺旋状触点。
10.根据权利要求8所述的半导体组件，其特征在于，其具有：
位于上述半导体组件最下层的半导体插件；
连接端子，其设于该最下层的半导体插件的下表面上、且与该最下层的半导体插件可实现电气导通地相连接；
基板，其具有凹状部，该基板的凹状部与设于该最下层的半导体插件的下表面上的连接端子可实现电气导通地相连接；
在上述基板的凹状部中设有螺旋状触点，该设于基板的上述凹状部中的螺旋状触点从基板的上述凹状部的底面朝上方呈圆锥状突出设置。
11.一种电子电路组件，其特征在于，其为在电路基板上安装权利要求8所述的半导体组件、并将该电路基板与该半导体组件可实现电气导通地相连接的结构。
12.根据权利要求11所述的电子电路组件，其特征在于，在上述半导体组件的上表面与侧面中的至少一方上隔着金属板设有可散热的散热片。
13.根据权利要求11所述的电子电路组件，其特征在于，在上述半导体组件的上方设有可散热的风扇。
14.根据权利要求11所述的电子电路组件，其特征在于，在上述半导体组件的上方设有可散热的珀尔帖元件。
15.一种带插口的电路基板，在该电路基板上安装有插口基板，该插口基板具有：
形成于其上表面上的可实现电气导通的插口；
形成于其下表面上的可实现电气导通的连接端子；
上述插口形成为凹状，在该凹状部中设有螺旋状触点，并且该凹状部的宽度形成为大于与上述螺旋状触点相对的连接端子的最大宽度，该凹状部的深度形成为大于与上述螺旋状触点相对的连接端子的高度，其特征在于，
在使与上述螺旋状触点相对的连接端子挤压上述螺旋状触点时，在上述螺旋状触点和与上述螺旋状触点相对的连接端子相接触的部位，上述螺旋状触点用其棱角部切入与上述螺旋状触点相对的连接端子的表面地滑动，从而切入形成于与上述螺旋状触点相对的连接端子的表面的氧化膜而实现电气连接；
上述插口基板的连接端子接合在上述电路基板上，并且，该插口基板的连接端子与电路基板之间为可实现电气导通地相连接的结构。
16.一种带插口的电路基板，其具有形成于其上表面上的可实现电气导通的插口，上述插口形成为凹状，在该凹状部中设有螺旋状触点，并且该凹状部的宽度形成为大于与上述螺旋状触点相对的连接端子的最大宽度，该凹状部的深度形成为大于与上述螺旋状触点相对的连接端子的高度，其特征在于，
在使与上述螺旋状触点相对的连接端子挤压上述螺旋状触点时，在上述螺旋状触点和与上述螺旋状触点相对的连接端子相接触的部位，上述螺旋状触点用其棱角部切入与上述螺旋状触点相对的连接端子的表面地滑动，从而切入形成于与上述螺旋状触点相对的连接端子的表面的氧化膜而实现电气连接。
17.根据权利要求15或16所述的带插口的电路基板，其特征在于，上述螺旋状触点从上述凹状部的底面朝上方呈圆锥状突出设置。
CN200680015146.7A 2005-05-02 2006-04-19 具有插口功能的半导体插件、半导体组件、电子电路组件以及带插口的电路基板 Expired - Fee Related CN100559584C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005134618 2005-05-02
JP134618/2005 2005-05-02
JP163950/2005 2005-06-03

Publications (2)

Publication Number Publication Date
CN101171686A CN101171686A (zh) 2008-04-30
CN100559584C true CN100559584C (zh) 2009-11-11

Family

ID=39391390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680015146.7A Expired - Fee Related CN100559584C (zh) 2005-05-02 2006-04-19 具有插口功能的半导体插件、半导体组件、电子电路组件以及带插口的电路基板

Country Status (2)

Country Link
JP (1) JP2009088536A (zh)
CN (1) CN100559584C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5814188B2 (ja) * 2012-06-08 2015-11-17 アラクサラネットワークス株式会社 ネットワーク通信装置
CN108054271A (zh) * 2017-12-29 2018-05-18 佛山市南海区联合广东新光源产业创新中心 一种大功率led支架

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289793A (ja) * 1988-09-26 1990-03-29 Toshiba Corp エレベータのドア装置
JPH05335470A (ja) * 1992-06-01 1993-12-17 Oki Electric Ind Co Ltd 立体実装型パッケージ
JPH0758237A (ja) * 1993-08-18 1995-03-03 Toshiba Corp Ｉｃパッケージ装置
GB2305096B (en) * 1995-08-29 1997-09-10 Simage Oy Imaging system and method
JP3440243B2 (ja) * 2000-09-26 2003-08-25 株式会社アドバンストシステムズジャパン スパイラルコンタクタ
JP4210049B2 (ja) * 2001-09-04 2009-01-14 株式会社アドバンストシステムズジャパン スパイラル状接触子
JP4079857B2 (ja) * 2003-09-09 2008-04-23 アルプス電気株式会社 接続装置の製造方法

Also Published As

Publication number Publication date
CN101171686A (zh) 2008-04-30
JP2009088536A (ja) 2009-04-23

Similar Documents

Publication Publication Date Title
JP4886308B2 (ja) Ｕｓｂメモリ装置
US8138610B2 (en) Multi-chip package with interconnected stacked chips
EP1879228A1 (en) Semiconductor package having socket function, semiconductor module, electronic circuit module, and circuit board with socket
US8395268B2 (en) Semiconductor memory device
US20100187690A1 (en) Semiconductor device
US20050135067A1 (en) Semiconductor module with vertically mounted semiconductor chip packages
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
CN103620778A (zh) 倒装芯片、正面和背面中心键合存储线键合组件
JP2008204462A (ja) 半導体パッケージ、半導体パッケージを備える集積回路カード及びその製造方法
JP2002076250A (ja) 半導体装置
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
JP2010130004A (ja) 集積回路基板及びマルチチップ集積回路素子パッケージ
KR20140011687A (ko) 반도체 패키지 및 그의 제조 방법
CN100559584C (zh) 具有插口功能的半导体插件、半导体组件、电子电路组件以及带插口的电路基板
US10777530B2 (en) Package-on-package semiconductor device assemblies including one or more windows and related methods and packages
US20070173137A1 (en) Electrical contacts used in an electrical connector
TW201712822A (zh) 包含撓性翼互連基板的半導體封裝
US8222719B2 (en) Quad flat no lead (QFN) integrated circuit (IC) package having a modified paddle and method for designing the package
EP2259312A1 (en) Inversely alternate stacked structure of integrated circuit modules
US20210013180A1 (en) Semiconductor package including stacked semiconductor chips
US6608387B2 (en) Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate
US6713869B2 (en) Wiring pattern of semiconductor device
JP4591816B6 (ja) 半導体装置
JP2005268575A (ja) 半導体装置
JP4591816B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091111

Termination date: 20130419