CN100559286C - 去除光刻膜的技术 - Google Patents
去除光刻膜的技术 Download PDFInfo
- Publication number
- CN100559286C CN100559286C CNB2005100303096A CN200510030309A CN100559286C CN 100559286 C CN100559286 C CN 100559286C CN B2005100303096 A CNB2005100303096 A CN B2005100303096A CN 200510030309 A CN200510030309 A CN 200510030309A CN 100559286 C CN100559286 C CN 100559286C
- Authority
- CN
- China
- Prior art keywords
- support member
- substrate support
- substrate
- reflecting layer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001259 photo etching Methods 0.000 title abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 64
- 230000008569 process Effects 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 238000007373 indentation Methods 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 23
- 238000012546 transfer Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000003042 antagnostic effect Effects 0.000 claims 1
- 230000011514 reflex Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 239000006117 anti-reflective coating Substances 0.000 abstract description 3
- 238000004380 ashing Methods 0.000 description 12
- 230000003667 anti-reflective effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- MPTQRFCYZCXJFQ-UHFFFAOYSA-L copper(II) chloride dihydrate Chemical compound O.O.[Cl-].[Cl-].[Cu+2] MPTQRFCYZCXJFQ-UHFFFAOYSA-L 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229940104869 fluorosilicate Drugs 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000280 densification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- PICXIOQBANWBIZ-UHFFFAOYSA-N zinc;1-oxidopyridine-2-thione Chemical class [Zn+2].[O-]N1C=CC=CC1=S.[O-]N1C=CC=CC1=S PICXIOQBANWBIZ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了用于去除半导体器件制造过程中使用的光刻膜的技术。第一处理室的衬底支撑部件包括至少三个可缩进针脚，所述至少三个可缩进针脚可以将晶圆抬离衬底支撑部件的表面。此外，第一处理室被配置成将衬底支撑部件自动维持在第一温度。通过使用所述至少三个可缩进针脚将晶圆抬离衬底支撑部件的表面。从衬底支撑部件对衬底的发热被减少。在衬底处于抬升位置的时候刻蚀掉衬底的光致抗蚀剂层。可以刻蚀衬底的抗反射层以充分去除所有抗反射层。在一个具体实施例中，抗反射层包括Honeywell国际公司的DUOTM底部抗反射涂层。
Description
技术领域
本发明一般地涉及集成电路以及制造半导体器件的集成电路加工方法。更具体地说，本发明提供了在不用根本改变现有设备与工艺的条件下去除光刻膜的技术。仅仅作为示例，本发明已被应用于制造高级集成电路器件。但是应当认识到，本发明具有更广阔的应用范围。
背景技术
集成电路已经从单个硅晶片上制备的少数互连器件发展成为数以百万计的器件。传统集成电路提供的性能和复杂度远远超出了最初的预想。为了在复杂度和电路密度(即，在给定的芯片面积上能够封装的器件数目)方面获得进步，最小器件的特征尺寸(又被称为器件“几何图形”)伴随每一代集成电路的发展而变得更小。
日益增加的电路密度不仅提高了集成电路的性能和复杂度，也降低了消费者的成本。集成电路或芯片制造设备可能花费数亿甚至数十亿美元。每个制造设备具有一定的晶圆产量，并且每个晶圆上将具有一定数量的集成电路。因此，通过使集成电路的个体器件更小，可以在每个晶圆上制备更多的器件，进而提高了制造设备的产出。把器件制备得更小非常有挑战性，因为集成制造过程中使用的每道工艺都有一个极限。换句话说，一个给定的工艺通常只能低到某一特征尺寸，之后要么需要改变工艺要么需要改变器件布图设计。此外，随着器件要求被越来越快的设计，某些现有工艺和材料存在工艺限制。
这样工艺的一个示例是使用现有技术去除光刻膜(例如抗反射膜)的工艺。在现有技术中，湿法刻蚀通常不能完全去除抗反射膜，尤其是Honeywell国际公司的DUOTM底部抗反射涂层(“DUO”)。图1A-1C是从晶圆100去除光刻膜的现有工艺的简要图示。晶圆100包括光致抗蚀剂膜102、抗反射膜104和掺氟硅酸盐玻璃(FSG)层106。在该示例中，光致抗蚀剂膜102和抗反射膜104被用于光刻工艺以在FSG层106中形成沟槽110。所得的沟槽110可以用作与底部铜迹线108之间的过孔(via)。在形成沟槽110(或其它部件)之后，使用干法灰化(dry ash)工艺去除光致抗蚀剂层102，如图1B所示。干法灰化工艺处于氧气气氛中，其晶圆温度大于250摄氏度。然后，如图1C所示，进行湿法刻蚀工艺以去除抗反射层104。令人遗憾的是，抗反射层104仅被部分去除。在本说明书尤其是在下文中可以找到这些以及其它的不利之处。
从上文可以看出，需要一种用于加工半导体器件的改进技术。
发明内容
根据本发明，提供了涉及集成电路的技术以及制造半导体器件的集成电路加工方法。更具体地说，本发明提供了用于去除光刻膜的技术。仅仅作为示例，本发明已被应用于在不用根本改变现有设备与工艺的条件下去除在制造半导体器件过程中使用的光刻膜。但是应当认识到，本发明具有更广阔的应用范围。
我们已经发现，干法灰化工艺期间的高温烘烤效应可使抗反射层稠化(densification)，对于DUO层尤其如此。DUO层的稠化使得利用湿法刻蚀工艺去除DUO层的难度增加。如果晶圆温度保持低于DUO层的烘烤温度(bake-in temperature)，则可以避免烘烤效应。然而，这对处理室系统来说很难，其中处理室系统内的衬底支撑部件被配置成保持在高于烘烤温度的预定温度。在不修改处理室系统和工艺的条件下，可以降低晶圆温度。在处理过程中晶圆可以被抬离衬底支撑部件。从衬底支撑部件到晶圆的加热被极大降低，并且晶圆温度降低了至少50摄氏度。这样可以避免或者至少可以减轻稠化。在一个具体实施例中，晶圆可被抬升或置于三个可缩进针脚支撑的位置处，其中三个可缩进针脚位于衬底支撑部件内部。
在一个具体实施例中，本发明提供了一种用于制造集成电路器件的方法。晶圆被置于第一处理室的衬底支撑部件(例如夹盘)之上，晶圆包括硅。衬底支撑部件包括至少三个可缩进针脚(例如3、4、5或更多个针脚)，可缩进针脚能够将晶圆抬离衬底支撑部件的表面。在一个具体实施例中，所述至少三个针脚可将晶圆从衬底支撑部件的表面抬离至少0.8厘米。在另一个具体实施例中，所述至少三个针脚成三角形布局。此外，第一处理室被配置成将衬底支撑部件自动维持在第一温度，第一温度超过了抗反射层的烘烤温度(在一个实施例中，抗反射层的烘烤温度大于210摄氏度)。相应地，衬底支撑部件维持在第一温度。使用所述至少三个可缩进针脚将晶圆抬离衬底支撑部件的表面。从衬底支撑部件对衬底的加热被减少。在衬底处于抬升位置的时候，刻蚀衬底的光致抗蚀剂层。然后，可以刻蚀衬底的抗反射层以至少去除98％的抗反射层，或者优选地完全去除所有抗反射层(例如，在刻蚀抗反射层之前，抗反射层的厚度在0.2微米至0.25微米之间)。在抬升、刻蚀光致抗蚀剂以及刻蚀抗反射层期间的晶圆温度保持低于抗反射层的烘烤温度(例如，保持低于200摄氏度，甚至保持低于150摄氏度)，以避免抗反射层的稠化。在一个具体实施例中，抗反射层包括Honeywell国际公司的DUOTM底部抗反射涂层。该方法还包括将晶圆转移到第二处理室，以让晶圆在刻蚀光致抗蚀剂的步骤和刻蚀抗反射层的步骤之间进行冷却，并且在第三处理室中进行抗反射层的刻蚀。其中，第一和第二处理室由第一装置提供，第三处理室由远离第一装置的第二装置提供，第一装置专用于去除光致抗蚀剂。
通过本发明，实现了许多优于传统技术的优点。例如，所给出的技术方便使用依赖于现有技术的工艺。此外，该技术提供的工艺与传统工艺技术相兼容，不用对传统设备和工艺进行实质的修改。根据实施例，可以实现这些优点中的一个或多个。在本说明书特别是下文中，将详细描述这些以及其它优点。
参考随后的详细说明和附图，可以更全面地理解本发明的各种其它目的、特征和优点。
附图说明
图1A-1C的简化示图图示了在用于去除半导体加工过程中使用的光刻膜的传统方法期间的衬底；
图2图示了根据本发明实施例的用于去除半导体加工过程中使用的光刻膜的方法；
图3A-3C的简化示图图示了在根据本发明实施例去除半导体加工过程中使用的光刻膜期间的晶圆；
图4A和4B分别示出了在用传统方法和根据本发明实施例的方法去除DUO后使用扫描电镜观察到的晶圆横截面图。
具体实施方式
根据本发明，提供了涉及集成电路的技术以及制造半导体器件的集成电路加工方法。更具体地说，本发明提供了用于去除光刻膜的技术。仅仅作为示例，本发明已被应用于在不根本改变现有设备与工艺的条件下去除在制造半导体器件过程中使用的光刻膜。但是应当认识到，本发明具有更广阔的应用范围。
图2是根据本发明实施例的去除光刻膜的简化方法。方法200包括下述步骤：
1.步骤202，将晶圆置于第一处理室的衬底支撑部件上；
2.步骤204，将衬底支撑部件维持在大约预定温度下；
3.步骤206，将晶圆抬离衬底支撑部件的表面；
4.步骤208，刻蚀光致抗蚀剂层；
5.(可选)步骤210，让晶圆在第二处理室中冷却；
6.(可选)步骤212，将晶圆转移到被配置用来去除抗反射层的第三处理室；以及
7.步骤214，刻蚀抗反射层以充分去除所有抗反射层或去除至少98％的抗反射层。
上述步骤序列提供了根据本发明实施例的方法。还可以提供其它的替换形式，其中在不脱离权利要求的范围的条件下，可以添加步骤，去除一个或多个步骤，或者以不同顺序提供一个或多个步骤。在本说明书尤其是在下文中可以发现本发明的其它细节。
图3A-3C的简化示图图示了在根据本发明实施例去除半导体加工过程中使用的光刻膜期间的晶圆。晶圆300包括光致抗蚀剂膜302、抗反射膜304和掺氟硅酸盐玻璃(FSG)层306。在该示例中，光致抗蚀剂膜302和抗反射膜304被用于光刻工艺以在FSG层306中形成沟槽310。所得的沟槽310可以用作与底部铜迹线108之间的过孔。在形成沟槽310(或其它部件)后，如图3B所示使用干法灰化工艺去除光致抗蚀剂层302。干法灰化工艺的衬底支撑部件温度至少约250摄氏度，并且处于氧气气氛中。在干法灰化工艺期间，晶圆被至少三个可缩进针脚抬离衬底支撑部件，所述至少三个可缩进针脚位于衬底支撑部件内部。在针脚支撑的位置处，晶圆从衬底支撑部件获得的传热显著减少。实际上，在本发明的实施例中，在干法灰化工艺所需的时间内，晶圆的温度保持在至少比衬底支撑部件低50摄氏度的温度。根据本发明的具体实施例，干法灰化工艺所需的时间以及进而暴露给热衬底支撑部件的时间，在约60秒至约100秒的范围内。然后如图3C所示，抗反射层304被湿法刻蚀工艺完全去除。在另一实施例中，去除了至少98％的抗反射层，这对现有工艺有实质性的改进。
实验结论
为了证明本发明的原理和操作，发明人进行了实验。这些实验仅仅是示例，不应当不适当地限制权利要求所定义的本发明的范围。本领域普通技术人员将认识到许多其它变化、修改和替换形式。
利用传统方法从晶圆上去除了光刻膜。具体而言，通过Mattson技术公司的Aspen II剥离系统，使用干法灰化工艺来去除光致抗蚀剂层。在整个干法灰化工艺中，晶圆被直接置于衬底支撑部件的表面上。衬底支撑部件的温度自动维持在250摄氏度，温度由热电耦测量。在去除光致抗蚀剂层之后，让晶圆在冷却室冷却。晶圆随后被转移到另一处理室系统以去除DUO层。晶圆被浸在氢氟酸(HF)中来刻蚀DUO层。在完成光致抗蚀剂和DUO层的去除之后，使用扫描电镜来检查晶圆。如图4A所示，大量DUO层残留。
图4B示出了在使用根据本发明实施例的方法去除光刻膜之后的晶圆。通过Mattson技术公司的Aspen II剥离系统，使用干法灰化工艺来去除光致抗蚀剂层。在整个干法灰化工艺中，晶圆被保持在针脚支撑位置(或者由三个可缩进针脚抬升)，进而远离衬底支撑部件的表面。衬底支撑部件的温度保持在250摄氏度。然而，晶圆温度明显低于衬底支撑部件。在去除光致抗蚀剂层之后，让晶圆在冷却室冷却。晶圆随后被转移到另一处理室系统以去除DUO层。晶圆被浸在氢氟酸(HF)中来刻蚀DUO层。在完成光致抗蚀剂和DUO层的去除之后，使用扫描电镜来检查晶圆。如图4B所示，DUO层被完全刻蚀掉。
还应当理解，这里所描述的示例和实施例只是为了说明的目的，本领域的普通技术人员可以根据上述实施例对本发明进行各种修改和变化。这些修改和变化都在本申请的精神和范围内，并且也在权利要求的范围内。
Claims (16)
1.一种制造集成电路器件的方法，所述方法包括：
将衬底置于第一处理室的衬底支撑部件上，所述第一处理室被配置成将衬底支撑部件自动维持在第一温度，并且衬底支撑部件包括至少三个可缩进针脚，所述至少三个可缩进针脚能够将所述衬底抬离衬底支撑部件的表面；
将衬底支撑部件保持在第一温度；
使用所述至少三个可缩进针脚将所述衬底抬离衬底支撑部件的表面，从而降低从衬底支撑部件对所述衬底的发热；
在所述衬底处于抬升位置的时候，在包括氧气的气氛中刻蚀覆盖在所述衬底之上的光致抗蚀剂层；以及
刻蚀覆盖在所述衬底上的抗反射层以去除至少98％的抗反射层；
其中在抬升，刻蚀光致抗蚀剂层以及刻蚀抗反射层期间衬底的温度保持低于抗反射层的烘烤温度，以避免抗反射层的稠化，并且
第一温度超过抗反射层的烘烤温度。
2.如权利要求1所述的方法，其中第一温度为至少250摄氏度。
3.如权利要求1所述的方法，其中抗反射层的烘烤温度大于210摄氏度。
4.如权利要求1所述的方法，其中抗反射层包括DUO。
5.如权利要求4所述的方法，其中在刻蚀抗反射层之前，抗反射层的厚度在0.2微米至0.25微米之间。
6.如权利要求1所述的方法，还包括将所述衬底转移到第二处理室，以让所述衬底在刻蚀光致抗蚀剂的步骤和刻蚀抗反射层的步骤之间进行冷却。
7.如权利要求6所述的方法，其中在第三处理室中进行抗反射层的刻蚀。
8.如权利要求7所述的方法，其中第一和第二处理室由第一装置提供，而第三处理室由远离第一装置的第二装置提供。
9.如权利要求8所述的方法，其中第一装置专用于去除光致抗蚀剂。
10.如权利要求1所述的方法，其中所述衬底包括硅。
11.如权利要求1所述的方法，其中通过对抗反射层的刻蚀充分去除了所有抗反射层。
12.一种制造集成电路器件的方法，所述方法包括：
将晶圆置于第一处理室的衬底支撑部件上，所述第一处理室是被配置成将衬底支撑部件自动维持在至少250摄氏度温度的硬件，并且衬底支撑部件包括至少三个可缩进针脚，所述至少三个可缩进针脚能够将所述晶圆抬离衬底支撑部件的表面；
将衬底支撑部件自动保持在所述温度；
使用所述至少三个可缩进针脚将所述晶圆抬离衬底支撑部件的表面，从而降低从衬底支撑部件对所述晶圆的发热；
在所述晶圆处于抬升位置的时候，刻蚀所述晶圆的光致抗蚀剂层；以及
刻蚀所述晶圆的抗反射层以去除至少98％的抗反射层；
其中在抬升，刻蚀光致抗蚀剂层以及刻蚀抗反射层期间所述晶圆的温度保持低于200摄氏度，以避免抗反射层的稠化。
13.如权利要求12所述的方法，其中所述晶圆的温度保持低于150摄氏度。
14.如权利要求12所述的方法，其中所述至少三个针脚包括四个针脚。
15.如权利要求12所述的方法，其中所述至少三个针脚将所述晶圆从衬底支撑部件的表面抬离至少0.8厘米。
16.如权利要求12所述的方法，其中所述至少三个针脚成三角形布局。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100303096A CN100559286C (zh) | 2005-09-29 | 2005-09-29 | 去除光刻膜的技术 |
| US11/243,883 US7598179B2 (en) | 2005-09-29 | 2005-10-04 | Techniques for removal of photolithographic films |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100303096A CN100559286C (zh) | 2005-09-29 | 2005-09-29 | 去除光刻膜的技术 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1940732A CN1940732A (zh) | 2007-04-04 |
| CN100559286C true CN100559286C (zh) | 2009-11-11 |
Family
ID=37894634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100303096A Expired - Fee Related CN100559286C (zh) | 2005-09-29 | 2005-09-29 | 去除光刻膜的技术 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7598179B2 (zh) |
| CN (1) | CN100559286C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106941078A (zh) * | 2017-04-14 | 2017-07-11 | 上海华虹宏力半导体制造有限公司 | 一种改善金属层光阻返工工艺的方法 |
| CN111863598A (zh) * | 2020-07-31 | 2020-10-30 | 华虹半导体(无锡)有限公司 | 光刻返工方法及灰化设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268457B1 (en) * | 1999-06-10 | 2001-07-31 | Allied Signal, Inc. | Spin-on glass anti-reflective coatings for photolithography |
| EP1077479A1 (en) * | 1999-08-17 | 2001-02-21 | Applied Materials, Inc. | Post-deposition treatment to enchance properties of Si-O-C low K film |
| US6686570B2 (en) * | 2000-02-10 | 2004-02-03 | Tokyo Electron Limited | Hot plate unit |
| US6905800B1 (en) * | 2000-11-21 | 2005-06-14 | Stephen Yuen | Etching a substrate in a process zone |
| CN101124661A (zh) * | 2004-05-11 | 2008-02-13 | 应用材料公司 | 碳氟化合物蚀刻化学剂中使用氢气添加剂的掺碳的硅氧化物蚀刻 |
-
2005
- 2005-09-29 CN CNB2005100303096A patent/CN100559286C/zh not_active Expired - Fee Related
- 2005-10-04 US US11/243,883 patent/US7598179B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1940732A (zh) | 2007-04-04 |
| US7598179B2 (en) | 2009-10-06 |
| US20070072390A1 (en) | 2007-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9349617B2 (en) | Mechanisms for wafer cleaning | |
| US10825794B2 (en) | Method for preparing a semiconductor apparatus | |
| KR100471744B1 (ko) | 기판 관통 식각방법 | |
| CN100559286C (zh) | 去除光刻膜的技术 | |
| KR20130033261A (ko) | Ⅲ－ⅴ족 제조 공정에서 실리콘 웨이퍼 후면에 보호막을 형성하는 방법 | |
| US20050211375A1 (en) | Method of manufacturing a semiconductor device | |
| US20180374759A1 (en) | Boundary spacer structure and integration | |
| CN106298510B (zh) | 沟槽型瞬态电压抑制器件及其制造方法 | |
| CN110729293B (zh) | 一种增大有源区有效面积的方法 | |
| JP3993820B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
| US10923577B2 (en) | Cavity structures under shallow trench isolation regions | |
| US7928000B2 (en) | Method for forming self aligned contacts for integrated circuit devices | |
| CN114038744A (zh) | 一种mos晶体管制作方法及mos晶体管 | |
| CN102593041B (zh) | 一种刻蚀方法 | |
| US20240006185A1 (en) | Method of manufacturing semiconductor device for reducing defect in array region | |
| CN107658282B (zh) | 一种键合结构及其制造方法 | |
| TWI704647B (zh) | 積體電路及其製程 | |
| KR0144934B1 (ko) | 반도체 장치의 소자분리방법 | |
| US20050153565A1 (en) | Methods of manufacturing semiconductor devices | |
| US7309641B2 (en) | Method for rounding bottom corners of trench and shallow trench isolation process | |
| CN117936368A (zh) | 一种半导体结构的制作方法 | |
| KR100315440B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| CN118248627A (zh) | 大马士革工艺、半导体集成电路结构、抛光工艺及晶圆 | |
| KR100712495B1 (ko) | 웨이퍼 적재용 보트의 고정장치 및 그에 의한 고정방법 | |
| TW200415721A (en) | Method of controlling CD uniformity for wafer etching process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111129 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111129 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091111 Termination date: 20180929 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |