CN100555172C - 通过计算机系统的PCI Express总线传输信号的方法 - Google Patents
通过计算机系统的PCI Express总线传输信号的方法 Download PDFInfo
- Publication number
- CN100555172C CN100555172C CNB2005100663725A CN200510066372A CN100555172C CN 100555172 C CN100555172 C CN 100555172C CN B2005100663725 A CNB2005100663725 A CN B2005100663725A CN 200510066372 A CN200510066372 A CN 200510066372A CN 100555172 C CN100555172 C CN 100555172C
- Authority
- CN
- China
- Prior art keywords
- instruction
- saving mode
- cpu
- chip
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000002093 peripheral effect Effects 0.000 claims abstract description 67
- 230000005540 biological transmission Effects 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 8
- 230000008054 signal transmission Effects 0.000 claims description 4
- 230000007246 mechanism Effects 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000015654 memory Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Abstract
一种应用于计算机系统与其采用PCI Express总线接口的多个外围装置间的省电模式信号传递的方法，通过其中系统芯片的窥视与拦截机制，使耦接系统芯片的外围装置能顺利进入省电模式，解决在此架构下可能因为系统芯片没有配置电源管理单元所造成不能同时进入省电模式的问题。
Description
技术领域
本发明涉及一种计算机系统与采用PCI Express总线的外围装置间信号传输方法，特别是通过其中窥视与拦截机制，使耦接系统芯片的外围装置能顺利进入省电模式的传输方法。
背景技术
计算机系统中的各组件、外围装置需要通过信息的传递来运作，其中使用传递数字数据流的总线(bus)，如外围零件连接接口(Peripheral ComponentInterconnect，PCI)、图形加速端口(Accelerated Graphics Port，AGP)，中央处理单元(CPU)与南北桥芯片或系统内存间也通过总线连结，多个外围装置或各组件耦接至该总线以传递信息或数据。
如图1所示，公知的用于计算机系统中使用外围零件连接接口(PCI)总线16耦接多个外围装置a，b，c，在支持省电模式(low power mode)的系统运作下，当其中的中央处理单元10接收省电指令后，会执行一PCI循环指令(PCIcycle)，即由南北桥芯片(North，South Bridge)11、12控制通过PCI总线16传达指令，并通过基本输出入系统(BIOS)15使外围装置a、b、c进入省电模式，甚至将省电模式信息通过各自的总线传递至系统内存13或显示芯片14进入省电状态。
美国专利US6,357,013号也揭露了一种计算机系统通过PCI等总线传输多种省电模式的指令，然而，比起目前的PCI架构看来，PCI接口与所有的外围装置数据传输，只能通过一条主要干道来共同分享133MB/s的频宽传送数据到南桥芯片，并且数据传输完全以先后顺序排列，如果遇到较大的数据，很容易计算机系统就会让速度变慢，像是新发展的序列式ATA(Serial ATA)装置或是Gigabit等级网络等高速传输的装置，若运行在PCI架构下，效能会因为频宽不足而降低。
有别于现行PCI总线多点下传(Muiti-Drop)平行总线技术，PCI Express引进交换式(Switch)点对点序列传输技术(Point-to-Point)，PCI Express在数据传输的实体层则是由一组单工信道(Lane)组成发送端与接收端，每组PCI Express都独立使用自己的信道与南桥芯片传输，不再是共享总线的架构，不但免去数据传输互相干扰的问题，而且每个数据都有第一优先处理的特权，因此单就PCI Express传输的架构而言，相较于现行的PCI总线，将会成为计算机系统总线的主要选择。
在PCI Express架构下，定义了对外围装置供应电源的L2与L3电源模式，如L2电源模式为主电源(Main Power)及参考时脉(Reference Clock)均被移除只保留辅助电源(Auxiliary Power)的情况下，使装置处于最低耗电的状态，仍具有快速唤醒(Wake-up)系统的功能；而L3电源模式为计算机系统的主电源与参考时脉均移除且系统不提供辅助电源的状态，若需重启装置，则需通过重新开机的过程。
现有技术中，当中央处理单元与南桥芯片经信息传递后完成省电模式的初始化，即定义L2或L3电源模式，操作系统直接电源管理(OS Direct PowerManagement，OSPM)模块会先初始化其省电转换的预备，此时因为现有技术中的一进阶电源管理组件(Advanced Configuration and Power Interface，ACPI)是设置于南桥芯片中，让耦接南桥芯片的PCI Express外围装置得知进入省电状态的准备。但若亦有通过PCI Express总线耦接至北桥芯片的外围装置，如绘图卡、高速网络卡等，于现有技术中则没有提供通知其电源模式的机制。
发明内容
本发明要解决的技术问题是提供一种计算机系统与采用PCI Express总线的外围装置间信号传输方法，是应用于一计算机系统与其采用PCI Express总线接口的多个外围装置间的省电模式信号传递，通过其中窥视与拦截机制，使耦接系统芯片的外围装置能顺利进入省电模式，解决在此架构下可能因为系统芯片没有配置电源管理单元所造成不能同时进入省电模式的问题。
其方法步骤包括有，由中央处理单元传送一第一指令、第一系统芯片窥视中央处理单元至第二系统芯片的第一指令，并执行通知其多个外围装置进入省电模式，待第二系统芯片响应第一指令后，中央处理单元再传送一第二指令，由第一系统芯片拦截该第二指令，待之前所窥视第一指令所执行的外围装置进入省电模式完成后，再放行第二指令传至第二系统芯片后，使第二系统芯片执行该第二指令。
而另一实施例包括的步骤有，由中央处理单元传送一第一指令至第二系统芯片，第二系统芯片执行第一指令并响应该第一指令至中央处理单元，第一系统芯片窥视该第二系统芯片所响应的第一指令后并执行通知其多个外围装置进入省电模式，接着，中央处理单元再传送一第二指令，由第一系统芯片拦截到第二指令，待之前窥视所执行的外围装置进入省电模式完成后，再放行该第二指令至该第二系统芯片，由第二系统芯片再执行该第二指令。
其中较佳实施例的系统与外围装置间的信号传输方法步骤包括：由一中央处理单元(CPU)判断计算机系统是否进入一省电模式，当中央处理单元传送一预备进入省电模式的指令至第二系统芯片时，由第一系统芯片窥视到该预备进入省电模式指令，即驱动耦接该第一系统芯片的外围装置预备进入省电模式：接着，由第二系统芯片接收到指令后，即驱动耦接第二系统芯片的外围装置预备进入省电模式；
于第二系统芯片接收之后，再响应中央处理单元，接着中央处理单元即传送一开始进入省电模式指令，第一系统芯片即先拦截该开始进入省电模式指令，于驱动耦接该第一系统芯片的该外围装置进入省电模式后，再使第二系统芯片的外围装置进入省电模式。
其中该第一系统芯片可为一北桥芯片，该第二系统芯片可为一南桥芯片，并且是由第一系统芯片中设置的窥视程序或窥视电路窥视该系统指令，而省电模式指令则由该第二系统芯片中的一电源管理单元(PMU)接收。
另一实施例中，则由第一系统芯片中的窥视电路或程序窥视由第二系统芯片响应至中央处理单元的省电模式指令。
附图说明
图1为公知的计算机系统架构示意图。
图2为本发明CPU指令传输示意图。
图3为本发明计算机系统与外围装置信号传输流程。
图4为本发明计算机系统与外围装置信号传输的实施例流程图。
图5为本发明计算机系统与外围装置信号传输流程。
图6为本发明计算机系统与外围装置信号传输的实施例流程图。
中央处理单元10 北桥芯片11
南桥芯片12 内存13
显示芯片14 基本输出入系统15
PCI总线16 外围装置a、b、c
中央处理单元20 第一系统芯片21
第二系统芯片22 电源管理单元221
绘图芯片23 网络芯片24
其它外围装置25、26 交换单元27
外围装置271、272 第一信号201
第二信号202 第三信号203
第四信号204 第五信号205
具体实施方式
相对于公知的使用PCI总线的外围装置并不须响应中央处理单元电源管理信息即进入该总线的省电状态的架构，使用PCI Express总线的外围装置则须响应此电源管理信号；而于此架构下，仅规范耦接南桥芯片的PCI Express外围装置有此响应信号的机制，但并无规范耦接于北桥芯片的外围如何响应此信号，故本发明即于北桥芯片中建立一窥视(snoop)中央处理单元与南桥芯片间的来往信号的微芯片程序或电路，由其信号中获得电源管理信号，使耦接北桥芯片的外围装置也能同步进入相同的电源模式。
请参阅图2所示的信号传递示意图，其中耦接中央处理单元20的第一系统芯片21为系统芯片组(chipset)之一，可为北桥芯片，而亦为系统芯片组之一的第二系统芯片22耦接该第一系统芯片21，并且各系统芯片皆以PCI Express总线耦接各自的外围装置，如第一系统芯片21至少耦接一绘图芯片23、一网络芯片24与其它外围装置25，第二系统芯片22亦经一PCI Express总线的交换单元(Switch)27耦接有多个外围装置271，272，273，并与图式中的其它外围装置26耦接。
当CPU有指令下达第二系统芯片22时，皆会通过第一系统芯片21的电路，故本发明即利用此特性，于第一系统芯片21中设置可窥视经过指令的微芯片程序或电路，由经过的系统指令中获取有用的资讯，于本发明中的较佳实施例是窥视当中电源管理的指令。第二系统芯片22中设置一电源管理单元(PowerManagement Unit，PMU)221，通过其中的进阶电源管理组件(ACPI)达到对其外围装置的电源状态控制。
如所示的信号传输示意图，中央处理单元20传送第一信号201至第二系统芯片22，如一省电模式指令，而经过第一系统芯片21时，其中的窥视程序或窥视电路来窥视(Snoop)其中指令，以图示的“S”表示，若获得所需的指令，第一系统芯片21即传送第二信号202至其外围装置，而第二系统芯片22接收到第一信号201后，即响应第三信号203至中央处理单元20。中央处理单元20得知其已传达该指令后，即再传送第四信号204至该第二系统芯片22，传送经第一系统芯片21时，仍被其拦截(Block)，以图示的“B”表示，待其执行该指令后，继续将该第四信号204送往第二系统芯片22，完成该信号的传输。
请参阅图3所示本发明实施例的计算机系统与外围装置采用PCI Express总线信号的传输流程图。
于上述第一系统芯片(其较佳实施例为北桥芯片)设置一窥视程序或电路，随时窥视由中央处理单元传送至第二系统芯片的系统指令。
开始时，当中央处理单元传送一第一指令至第二系统芯片时(步骤S301)，第一系统芯片中的窥视程序或电路即窥视到CPU所传送的第一指令(步骤S303)，并由第一系统芯片执行该第一指令(步骤S305)；
当第一指令由第二系统芯片接收后，执行第一指令(步骤S307)，即响应该第一指令至中央处理单元(步骤S309)；
接着，中央处理单元再传送第二指令至第二系统芯片(步骤S311)，亦由第一系统芯片拦截到第二指令(步骤S313)，待第一系统芯片执行该第二指令后(步骤S315)，第一系统芯片再放行被拦截的第二指令至第二系统芯片(步骤S317)，最后第二系统芯片执行该第二指令(步骤S319)。
如图3所述的步骤，若对应图2所示的系统架构，其第一信号201的较佳实施例如同中央处理单元传送的第一指令，即可为开始时传送的进入省电模式指令；第二信号202为第一系统芯片所窥视由中央处理单元传送至第二系统芯片的系统指令；第三信号203如同步骤S309的第一系统芯片响应中央处理单元的指令；而第四信号204则为本发明的较佳实施例中由中央处理单元传送进入省电模式指令至其第二系统芯片的第二指令；最后由第五信号205通知其外围装置进入省电模式，目的使耦接南北桥的外围装置能顺利进入省电模式。
如图4所示，为本发明实施例的流程：
在系统运作状态时，第一系统芯片中设置的窥视电路或程序为随时窥视由CPU传送至第二系统芯片的系统指令。
于本发明的实施例中，开始时，由CPU判断是否进入省电模式(步骤S401)，可由使用者所下的指令，也可由操作系统的程序判断系统使用状态、电力使用状态等来决定是否进入省电模式，省电模式也可依不同状态分为多种模式；
此时，CPU传送一预备进入省电模式的指令至第二系统芯片(步骤S403)；
第一系统芯片(如北桥芯片)中设置的窥视程序或电路则窥视到由CPU下达第二系统芯片(如南桥芯片)的系统指令，于本发明为预备进入省电模式指令(步骤S405)；
系统指令传送经过第一系统芯片时，由其窥视到该预备进入省电模式的指令，则接着驱动耦接第一系统芯片的外围装置预备进入省电模式(步骤S407)；
同时，该指令由第二系统芯片中的电源管理单元接收，驱动耦接该第二系统芯片的外围装置预备进入省电模式(步骤S409)，并响应CPU(步骤S411)；
CPU得到响应后，即通知开始进入省电模式，传送开始进入省电模式指令(步骤S413)；
仍由第一系统芯片的窥视程序或电路窥视到此指令，并拦截此开始进入省电模式指令(步骤S415)；
此时，即驱动耦接第一系统芯片的外围装置进入省电模式(步骤S417)；
并接着放行该开始进入省电模式指令至第二系统芯片的电源管理单元(步骤S419)，驱动耦接第二系统芯片的外围装置进入省电模式(步骤S421)。
上述的实施例是由第一系统芯片窥视由中央处理单元传送至第二系统芯片的系统指令，而本发明的另一较佳实施例更可由上述第一系统芯片窥视由第二系统芯片响应至中央处理单元的系统指令，步骤如图5所示的流程图：
开始时，中央处理单元传送第一指令至第二系统芯片(步骤S501)：当第二系统芯片接收此指令后，执行该第一指令(步骤S503)，并因使用PCI Express总线的外围装置特性，须响应该第一指令至中央处理单元(步骤S505)；
此时，第一系统芯片窥视到第二系统芯片响应至中央处理单元的指令(步骤S507)，并且，第一系统芯片执行第一指令(步骤S509)；
接着，中央处理单元传送第二指令至第二系统芯片(步骤S511)，而第一系统芯片拦截该第二指令(步骤S513)，并执行该第二指令(步骤S515)，执行完成后，第一系统芯片才放行该第二指令至第二系统芯片(步骤S5I7)，第二系统芯片接收第二指令后，并执行之(步骤S519)。
而第一系统芯片中的窥视电路或程序窥视由第二系统芯片响应至中央处理单元的系统指令，其中信号传递流程的较佳实施例如图6所示：
系统运作中，中央处理单元由操作系统中或使用者执行动作判断系统是否进入省电模式(步骤S601)；
当系统欲进入省电模式，中央处理单元即传送预备进入省电模式指令(即第一指令)至第二系统芯片(如南桥芯片)(步骤S603)，当第二系统芯片接收此指令后，驱动耦接第二系统芯片的外围装置预备进入省电模式(步骤S605)；
第二系统芯片响应该指令至中央处理单元(步骤S607)，由第一系统芯片窥视到该响应中央处理单元的指令(步骤S609)，并接着驱动耦接第一系统芯片的外围装置预备进入省电模式(步骤S611)；
之后，中央处理单元传送开始进入省电模式指令至第二系统芯片(即第二指令)(步骤S613)；
此时，第一系统芯片拦截该开始进入省电模式指令(步骤S615)，并驱动耦接第一系统芯片的外围装置进入省电模式(步骤S617)，指令完成后，即放行该开始进入省电模式指令至第二系统芯片(步骤S619)，最后，驱动耦接第二系统芯片的外围装置进入省电模式(步骤S621)。
通过上述的流程，可顺利使在PCI Express总线架构下耦接系统芯片的各外围装置进入省电模式，解决在此架构下可能因为系统芯片没有配置电源管理单元所造成不能同时进入省电模式的问题。
本具体实施方式仅用于说明本发明，而非用于限定本发明。
Claims (10)
1.一种通过计算机系统的PCI Express总线传输信号的方法，其特征在于，该方法步骤包括有：
传送一第一指令，是由一中央处理单元传送该第一指令至一南桥芯片；
由所述南桥芯片执行第一指令；
将第一指令传输至中央处理单元；
窥视第一指令，是由一北桥芯片窥视由中央处理单元传送至南桥芯片的系统指令；
由所述北桥芯片执行第一指令；
传送一第二指令，是由中央处理单元传送该第二指令至南桥芯片；
由北桥芯片拦截到第二指令；
由北桥芯片执行第二指令；
放行第二指令至南桥芯片；以及
由南桥芯片执行第二指令。
2.一种通过计算机系统的PCI Express总线传输信号的方法，是应用于一计算机系统与其采用PCI Express总线接口的多个外围装置间的省电模式信号传递，其特征在于，该方法步骤包括有：
由一中央处理单元判断所述计算机系统是否进入一省电模式；
由一中央处理单元传送一预备进入省电模式的指令至一南桥芯片；
由一北桥芯片窥视到由中央处理单元传送至南桥芯片的系统指令；
驱动耦接北桥芯片的外围装置预备进入省电模式，是驱动于北桥芯片窥视到所述预备进入省电模式指令后；
驱动耦接南桥芯片的外围装置预备进入省电模式；
由中央处理单元传送一开始进入省电模式指令；
拦截所述开始进入省电模式指令，是拦截于北桥芯片中；
驱动耦接北桥芯片的外围装置进入省电模式；
放行所述开始进入省电模式指令至南桥芯片：以及
驱动耦接南桥芯片的外围装置进入省电模式。
3.如权利要求2所述的通过计算机系统的PCI Express总线传输信号的方法，其特征在于，所述省电模式指令是由南桥芯片中的一电源管理单元接收。
4.如权利要求2所述的通过计算机系统的PCI Express总线传输信号的方法，其特征在于，其中于南桥芯片接收所述预备进入省电模式指令后，先响应中央处理单元，再由中央处理单元传送该开始进入省电模式指令。
5.一种通过计算机系统的PCI Express总线传输信号的方法，其特征在于，该方法步骤包括有：
传送一第一指令，是由一中央处理单元传送该第一指令至一南桥芯片；
该南桥芯片执行第一指令；
将第一指令传输至中央处理单元；
窥视传输的第一指令，是由一北桥芯片窥视由南桥芯片传输至中央处理单元的第一指令；
传送一第二指令，是由中央处理单元传送该第二指令至南桥芯片；
由北桥芯片拦截到第二指令；
由北桥芯片执行第二指令；
放行第二指令至南桥芯片；以及
由南桥芯片执行第二指令。
6.如权利要求5所述的通过计算机系统的PCI Express总线传输信号的方法，其特征在于，所述第一指令为一开始进入省电模式的指令。
7.如权利要求5所述的通过计算机系统的PCI Express总线传输信号的方法，其特征在于，所述第二指令为由中央处理单元传送至南桥芯片进入省电模式指令。
8.如权利要求5所述的通过计算机系统的PCI Express总线传输信号的方法，其特征在于，其中于由北桥芯片窥视第一指令后，执行该第一指令。
9.一种通过计算机系统的PCI Express总线传输信号的方法，是应用于一计算机系统与其采用PCI Express总线接口的多个外围装置间的省电模式信号传递，其特征在于，该方法步骤包括有：
由一中央处理单元判断所述计算机系统是否进入一省电模式；
由中央处理单元传送一预备进入省电模式的指令至一南桥芯片；
驱动耦接南桥芯片的外围装置预备进入省电模式；
将所述预备进入省电模式的指令传输至中央处理单元；
窥视由南桥芯片传输中央处理单元的预备进入省电模式的指令，是由一北桥芯片窥视该指令；
驱动耦接北桥芯片的外围装置预备进入省电模式，是驱动于北桥芯片窥视到该预备进入省电模式指令后；
由中央处理单元传送一开始进入省电模式指令；
拦截所述开始进入省电模式指令，是拦截于北桥芯片中；
驱动耦接北桥芯片的外围装置进入省电模式；
放行所述开始进入省电模式指令至南桥芯片；以及
驱动耦接南桥芯片的外围装置进入省电模式。
10.如权利要求9所述的通过计算机系统的PCI Express总线传输信号的方法，其特征在于，所述省电模式指令是由南桥芯片中的一电源管理单元接收。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100663725A CN100555172C (zh) | 2005-04-22 | 2005-04-22 | 通过计算机系统的PCI Express总线传输信号的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100663725A CN100555172C (zh) | 2005-04-22 | 2005-04-22 | 通过计算机系统的PCI Express总线传输信号的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1851615A CN1851615A (zh) | 2006-10-25 |
| CN100555172C true CN100555172C (zh) | 2009-10-28 |
Family
ID=37133094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100663725A Expired - Fee Related CN100555172C (zh) | 2005-04-22 | 2005-04-22 | 通过计算机系统的PCI Express总线传输信号的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100555172C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101159649B (zh) * | 2007-09-21 | 2010-04-14 | 杭州华三通信技术有限公司 | 一种pci快速总线系统及其能量管理方法 |
| CN101494602B (zh) * | 2009-02-18 | 2012-07-04 | 杭州华三通信技术有限公司 | 一种通信设备的节能方法和装置 |
| KR101446936B1 (ko) * | 2012-03-26 | 2014-10-06 | (주)밀프로스 | 컴퓨터 및 컴퓨터 주변기기의 대기전력 차단 장치 |
-
2005
- 2005-04-22 CN CNB2005100663725A patent/CN100555172C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1851615A (zh) | 2006-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI308273B (zh) | ||
| DE112006001547B4 (de) | Verbesserungen bei Aussetz- und Wiederaufnahmeoperationen für einen universellen seriellen Bus (USB) | |
| CN101901200B (zh) | 一种基于双AHB Master接口的片上DMA控制器实现方法 | |
| CN101667165B (zh) | 一种分布式多主cpu共享总线的方法及其装置 | |
| JPH0690699B2 (ja) | 割込インタフェース回路 | |
| CN109783416A (zh) | Spi从设备和i2c从设备共用gpio的方法、电路和电子设备 | |
| CN101581964B (zh) | 计算机系统及外围设备驱动方法 | |
| US20060212734A1 (en) | Method for transmitting a power-saving command between a computer system and system chips thereof | |
| CN105653461B (zh) | 一种单usb接口转多uart调试接口的转换系统 | |
| CN110865958A (zh) | 一种基于lrm的综合交换管理模块的设计方法 | |
| CN100555172C (zh) | 通过计算机系统的PCI Express总线传输信号的方法 | |
| CN108306722A (zh) | 一种基于vpx架构的改进型b码对时方法 | |
| US7469349B2 (en) | Computer system and method of signal transmission via a PCI-Express bus | |
| CN103914427B (zh) | 基于三根物理互连线的集成电路片上通讯方法及装置 | |
| CN209103281U (zh) | 基于pci接口的集成多总线接口模块 | |
| CN105573408A (zh) | 集成电路以及低功率操作方法 | |
| EP2816485B1 (en) | Single port/multiple ring implementation of a data switch | |
| CN107704407A (zh) | 一种用于spi和uart之间数据处理的系统和方法 | |
| CN100397300C (zh) | 计算机系统中系统指令的传输方法 | |
| CN100407103C (zh) | 计算机系统与其系统芯片间省电模式指令传输方法 | |
| CN100452005C (zh) | 中断信号控制系统与控制方法 | |
| CN103544133B (zh) | 一种转换装置及方法 | |
| CN101668233B (zh) | 一种协助处理动态带宽分配算法的硬件装置及方法 | |
| CN1318939C (zh) | 改变系统模式之请求的处理方法与装置及计算机系统 | |
| CN104503934B (zh) | 一种可扩展的串行传输器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SWIDA VIRGIN CO., LTD., BRITISH VIRGIN ISLANDS Free format text: FORMER OWNER: YULI ELECTRONICS INC. Effective date: 20071123 Owner name: HUIDA COMPANY Free format text: FORMER OWNER: SWIDA VIRGIN CO., LTD., BRITISH VIRGIN ISLANDS Effective date: 20071123 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071123 Address after: California, USA Applicant after: NVIDIA Corp. Address before: Taipei city of Taiwan Province Applicant before: The British Virgin Islands Business Huida Limited by Share Ltd. Viking Effective date of registration: 20071123 Address after: Taipei city of Taiwan Province Applicant after: The British Virgin Islands Business Huida Limited by Share Ltd. Viking Address before: Taipei city of Taiwan Province Applicant before: ULI ELECTRONICS INC. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091028 |