CN100407103C - 计算机系统与其系统芯片间省电模式指令传输方法 - Google Patents
计算机系统与其系统芯片间省电模式指令传输方法 Download PDFInfo
- Publication number
- CN100407103C CN100407103C CN2005100663706A CN200510066370A CN100407103C CN 100407103 C CN100407103 C CN 100407103C CN 2005100663706 A CN2005100663706 A CN 2005100663706A CN 200510066370 A CN200510066370 A CN 200510066370A CN 100407103 C CN100407103 C CN 100407103C
- Authority
- CN
- China
- Prior art keywords
- saving mode
- chip
- power
- mode instruction
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000002093 peripheral effect Effects 0.000 claims abstract description 63
- 238000012545 processing Methods 0.000 claims description 42
- 238000004891 communication Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 238000007726 management method Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007723 die pressing method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Abstract
一种计算机系统与其系统芯片间省电模式指令传输方法，通过修改基本输出入系统(BIOS)的程序，加入可设定与第一系统芯片沟通的电源模式指令，并由其中一缓存器(register)位来判断第一系统芯片状态，当第一系统芯片进入省电模式后，即通知第二系统芯片进入省电模式，使耦接系统芯片的外围装置能顺利进入省电模式，解决在此架构下可能因为第一系统芯片没有配置电源管理单元(Power Management Unit，PMU)所造成不能同时进入省电模式的问题。
Description
技术领域
本发明涉及一种计算机系统与其系统芯片间省电模式指令传输方法，尤指一种通过修改基本输出入系统(BIOS)的程序，加入可设定与第一系统芯片沟通的电源模式指令，使耦接系统芯片的外围装置能顺利进入省电模式的计算机系统与其系统芯片间省电模式指令传输方法。
背景技术
计算机系统中的各组件、外围装置需要通过信息的传递来运作，其中使用传递数字数据流的总线(bus)，如外围零件连接接口(Peripheral ComponentInterconnect，PCI)、图形加速端口(Accelerated Graphics Port，AGP)，中央处理单元(CPU)与南北桥芯片或系统内存间也通过总线连结，多个外围装置或各组件耦接至该总线以传递信息或数据。
如图1所示，公知的用于计算机系统中使用外围零件连接接口(PCI)总线16耦接多个外围装置a，b，c，在支持省电模式(low power mode)的系统运作下，当其中的中央处理单元10接收省电指令后，会执行一PCI特殊指令(PCIspecial cycle)，即由南北桥芯片(North，South Bridge)11、12控制通过PCI总线16传达指令，并通过基本输出入系统(BIOS)15使外围装置a、b、c进入省电模式，甚至将省电模式信息通过各自的总线传递至系统内存13或显示芯片14进入省电状态。
美国专利US6,357,013号也揭露了一种计算机系统通过PCI等总线传输多种省电模式的指令，然而，比起目前的PCI架构看来，PCI接口与所有的外围数据传输，只能通过一条主要干道来共同分享133MB/s的频宽传送数据到南桥芯片，并且数据传输完全以先后顺序排列，如果遇到较大的数据，很容易计算机系统就会让速度变慢，像是新发展的序列式ATA(Serial ATA)装置或是Gigabit等级网络等高速传输的装置，若运行在PCI架构下，效能会因为频宽不足而降低。
有别于现行PCI总线多点下传(Muiti-Drop)平行总线技术，PCI Express引进交换式(Switch)点对点序列传输技术(Point-to-Point)，PCI Express在数据传输的实体层则是由一组单工信道(Lane)组成发送端与接收端，每组PCI Express都独立使用自己的信道与南桥芯片传输，不再是共享总线的架构，不但免去数据传输互相干扰的问题，而且每个数据都有第一优先处理的特权，因此单就PCI Express传输的架构而言，相较于现行的PCI总线，将会成为计算机系统总线的主要选择。
在PCI Express架构下，定义了对外围装置供应电源的L2与L3电源模式，其中L2电源模式是指在主电源(Main Power)及参考时脉(Reference Clock)均被移除只保留辅助电源(Auxiliary Power)不断电的情况下，使装置处于最低耗电的状态，仍具有快速唤醒(Wake-up)系统的功能。而L3电源模式则是使装置的主电源与参考时脉均移除且系统不提供辅助电源的状态，若需重启装置，则需通过重新开机的过程。
现有技术中，当中央处理单元与南桥芯片经信息传递后完成省电模式的初始化，即定义L2或L3电源模式，操作系统直接电源管理(OS Direct PowerManagement，OSPM)模块会先初始化其省电转换的预备，此时因为现有技术中的一进阶电源管理组件(Advanced Configuration and Power Interface，ACPI)是设置于南桥芯片中，让耦接南桥芯片的PCI Express外围装置得知进入省电状态的准备。
但现有的技艺中并无考虑如何使通过PCI总线耦接于北桥芯片的外围装置也能顺利进入省电模式，如绘图卡、高速网络卡等，故本发明是通过修改基本输出入系统(BIOS)15的程序，加入可设定与北桥芯片沟通的电源模式指令，并通过其中一缓存器(register)位来判断北桥芯片状态，达到各外围装置能顺利进入省电模式的方法。
发明内容
本发明要解决的技术问题是提供一种计算机系统与其系统芯片间省电模式指令传输方法，通过修改基本输出入系统(BIOS)的程序，加入设定与如北桥芯片等第一系统芯片沟通的电源模式指令，并由其中一缓存器(register)位来判断第一系统芯片状态，当连接第一系统芯片的外围装置进入省电模式后，即通知连接如南桥芯片等第二系统芯片的外围装置进入省电模式，使耦接系统芯片的外围装置能顺利进入省电模式。
本发明所述的方法步骤包括有：由一中央处理单元传送系统指令至第一系统芯片，之后，设定该第一系统芯片中的第一缓存器，如控制缓存器，并执行该系统指令；同时，监视存在于输出入系统中的第二缓存器的状态，并于指令完成后，设定该第二缓存器，再由中央处理单元传送系统指令至一第二系统芯片，第二系统芯片即响应该中央处理单元，并待中央处理单元传送确认指令后，第二系统芯片即执行系统指令。
其中较佳实施例包括：先判断计算机系统的电源模式，当决定进入省电模式后，即由一中央处理单元传送省电模式指令至第一系统芯片，同时设定第一系统芯片中的一控制缓存器，接着，驱动耦接该第一系统芯片的外围装置进入省电模式。此时，输出入系统监视其中的状态缓存器，并于第一系统芯片完成省电模式指令后，设定状态缓存器，表示中央处理单元得知第一系统芯片完成指令，则传送省电模式指令至第二系统芯片，第二系统芯片于接收后响应该中央处理单元，并待中央处理单元传送确认指令后，驱动耦接该第二系统芯片的外围装置进入省电模式。
上述的第一系统芯片最佳实施例为一北桥芯片，第二系统芯片的最佳实施例为一南桥芯片，其中并设置一控制外围装置电源状态的电源管理单元(PMU)也通过其中的进阶电源管理组件(ACPI)对其外围装置关闭通讯端口，以进入省电模式。
本发明可顺利使在PCI Express总线架构下耦接系统芯片的各外围装置进入省电模式，解决在此架构下可能因为系统芯片没有配置电源管理单元所造成不能同时进入省电模式的问题。
附图说明
图1为现有技术的计算机系统架构示意图。
图2为本发明CPU指令传输示意图。
图3为本发明计算机系统与外围装置信号传输流程。
图4为本发明计算机系统与外围装置信号传输的实施例流程图。
中央处理单元10 北桥芯片11
南桥芯片12 内存13
显示芯片14 基本输出入系统15
PCI总线16 外围装置a、b、c
中央处理单元20 第一系统芯片21
第二系统芯片22 电源管理单元221
绘图芯片23 网络芯片24
其它外围装置25、26 交换单元27
外围装置271、272 第一信号201
第二信号202 第三信号203
第四信号204
具体实施方式
相对于公知的使用PCI总线的外围装置并不须响应中央处理单元电源管理信息即进入总线的省电状态的架构，使用PCI Express总线的外围装置则须响应此电源管理信号，当系统芯片收到有中央处理单元与其输出入系统的省电指令后，再响应其进入省电模式信息，方能使其外围装置顺利进入省电模式。而于此架构下，仅规范耦接南桥晶月(South Bridge)的PCI Express外围有此响应信号的机制，但并无规范耦接于北桥芯片(North Bridge)的外围装置如何响应此信号，故本发明即改写其中基本输出入系统(BOIS)的内部程序，使其与北桥芯片能建立此模式下的沟通机制，如加入可设定与北桥芯片沟通的电源模式指令，并由其中一缓存器(register)位来判断其电源状态，当北桥芯片进入省电模式后，即通知南桥芯片的电源管理单元(PMU)，接着由设置于南桥芯片内的进阶电源管理组件(Advanced Configuration and Power Interface，ACPI)关闭所有外围装置的连接端口，使耦接南北桥芯片的外围装置能同步进入相同的电源模式。
如图2所示的信号传递示意图，其中耦接中央处理单元20的第一系统芯片21为系统芯片组(chipset)之一，而亦为系统芯片组之一的第二系统芯片22耦接该第一系统芯片21，并且各系统芯片皆以PCI Express总线耦接各自的外围装置，如第一系统芯片21至少耦接一绘图芯片23、一网络芯片24与其它外围装置25，第二系统芯片22也经一PCI Express总线的交换单元(Switch)27耦接有多个外围装置271、272、273，并与图式中其它外围装置26耦接。本发明更于中央处理单元20所耦接的输出入系统内设定(set)一第一缓存器，通过以与第一系统芯片21内的第一缓存器建立一沟通机制，如当中央处理单元20通过传送系统指令来设定该第一缓存器，当第一系统芯片21执行该系统指令后，即设定该第二缓存器。
其中第一系统芯片的较佳实施例为北桥芯片，第二系统芯片的较佳实施例为南桥芯片，其中所传递的系统指令可为省电模式指令等；并且，存在于第一系统芯片的第一缓存器的最佳实施例为一控制缓存器(control register)，而输出入系统中的第二缓存器的较佳实施例可为一状态缓存器(statereglster)。
如图所示本发明中的较佳实施例，其是由中央处理单元20传送第一信号201，如一省电模式等电源管理的指令，至第一系统芯片21，并设定第一系统芯片21中的第一缓存器，如由位0设为位1，之后第一系统芯片21即与以PCI Express总线耦接的外围装置(如图示的绘图芯片23、网络芯片24与其它外围装置25)传送第二信号202，其中可包括来往的控制、响应(ACK)等指令，以控制外围装置进入省电模式的电源管理指令。
此时，中央处理单元20中的输出入系统是随时监测第一系统芯片21与其耦接的外围装置的电源状态，如图示的第三信号203，监测其中来往的第二信号202，当第一系统芯片21与其耦接的外围装置进入省电模式时，则第一系统芯片21会自动设定其内部的第一缓存器，待输出入系统通过第三信号203监测到第一系统芯片21内部的第一缓存器已被设定，如由位0设为位1，表示中央处理单元20得知第一系统芯片21已完成省电模式程序。之后，即以图示的第四信号204通知第二系统芯片22进入省电模式，如将省电模式指令传送至其中之一电源管理单元(Power Management Unit，PMU)221，由其中的进阶电源管理组件(ACPI)对其外围装置关闭通讯端口等省电状态。
请参阅图3所示本发明实施例的计算机系统与其系统芯片间信号的传输流程图。本发明是将计算机系统中的输出入系统，如BIOS，增加一状态缓存器，并修改相关程序，由此状态缓存器的状态(0或1)判断第一系统芯片的状态，其中系统指令的传输请参阅图3。
当中央处理单元传送一系统指令至第一系统芯片，如北桥芯片(步骤S301)，即对该第一系统芯片设定其中第一缓存器，如原本为位0，就设为位1，反之亦同(步骤S303)；接着，第一系统芯片即执行该系统指令，如驱使外围装置进入省电模式的步骤等(步骤S307)。
于第一系统芯片进行该指令时，计算机系统中的输出入系统即监视其中的第二缓存器的状态，如状态缓存器，此状态缓存器为联系第一系统芯片状态的缓存器(步骤S307)，即当第一系统芯片完成该系统指令后(步骤S309)，该第二缓存器则会被设定，如原本为位0设为位1(步骤S311)，故输出入系统须通过监视此缓存器得知该第一系统芯片的状态。
当第一系统芯片完成该指令后，中央处理单元则接着传送该系统指令至第二系统芯片，如南桥芯片(步骤S313)，接着第二系统芯片响应收到该系统指令的信息至中央处理单元(步骤S315)，并待中央处理单元传送确认指令后，即执行该系统指令，以驱动耦接该第二系统芯片的外围装置进入该省电模式(步骤S317)，由此信号传输流程使第一系统芯片与第二系统芯片皆能顺利完成该系统指令。
图4则为本发明计算机系统与其系统芯片间省电模式指令传输的较佳实施例的流程：
当中央处理单元欲对其外围系统下达进入省电模式的指令时，先使耦接于北桥芯片的外围装置进入省电模式，接着再使耦接于南桥芯片的外围装置进入省电模式，以其在使用PCI Express总线的外围装置及其相关系统能顺利进入该电源模式。
中央处理单元须判断系统电源模式(步骤401)，如由操作系统传达的命令，或使用者执行的命令，驱使计算机系统与其外围装置能进入有多种阶段的省电模式，如闲置状态(idle mode)、休眠状态(sleep mode)、关闭状态(shutdownmode)、处理器降压模式(step down)等。
进入省电模式开始，中央处理单元传送省电模式指令至第一系统芯片，如北桥芯片(步骤S403)，并设定其中一控制缓存器，如将位0设为位1(步骤S405)；此时，即为通知该第一系统芯片进入省电模式，驱动耦接第一系统芯片的外围装置进行省电模式流程(步骤S407)，此时，第一系统芯片须与其外围装置进行控制与响应等信号的传输，使其外围装置能顺利进入省电模式。
而耦接于中央处理单元的输出入系统监视其中所设的一状态缓存器(步骤S409)，输出入系统仅监测该状态缓存器的状态即可得知是否第一系统已进入省电模式。当耦接第一系统芯片的外围装置尚未进入省电模式时，该状态缓存器则为某一预设状态，如位0，若已完成驱动耦接第一系统芯片的外围装置进入省电模式(步骤S411)，则该状态缓存器则被设定，如由位0设为位1(步骤S413)。
之后，中央处理单元传送省电模式指令至第二系统芯片，如南桥芯片(步骤S415)，第二系统芯片接收后，即响应中央处理单元(步骤S417)，并待中央处理单元传送确认指令后，驱动耦接第二系统芯片的外围装置进入省电模式(步骤S419)。
通过上述的流程，可顺利使在PCI Express总线架构下耦接系统芯片的各外围装置进入省电模式，解决在此架构下可能因为系统芯片没有配置电源管理单元所造成不能同时进入省电模式的问题。
本具体实施方式仅用于说明本发明，而非用于限定本发明。
Claims (9)
1.一种计算机系统与其系统芯片间省电模式指令传输方法，是将该计算机系统中的一输出入系统修改增加一第二缓存器，由该第二缓存器联系一北桥芯片的状态，其特征在于，该方法步骤包括有：
由一中央处理单元传送一省电模式指令至所述北桥芯片；
由所述中央处理单元设定所述北桥芯片中的一第一缓存器；
由所述北桥芯片执行所述省电模式指令；
由所述输出入系统监视所述第二缓存器的状态；
由所述输出入系统设定所述第二缓存器；
由所述中央处理单元传送所述省电模式指令至一南桥芯片；以及
执行所述省电模式指令。
2.如权利要求1所述的计算机系统与其系统芯片间省电模式指令传输方法，其特征在于，所述省电模式指令为一驱使外围装置进入一省电模式的指令。
3.如权利要求2所述的计算机系统与其系统芯片间省电模式指令传输方法，其特征在于，由所述南桥芯片中设置的一进阶电源管理组件关闭耦接至所述南桥的外围装置的通讯端口，以进入省电模式。
4.如权利要求1所述的计算机系统与其系统芯片间省电模式指令传输方法，其特征在于，传送至所述南桥芯片的省电模式指令是传送至该南桥芯片的一电源管理单元。
5.如权利要求1所述的计算机系统与其系统芯片间省电模式指令传输方法，其特征在于，于传送所述省电模式指令至所述南桥芯片后，该南桥芯片即响应所述中央处理单元，并待中央处理单元传送确认指令后，由南桥芯片执行该省电模式指令。
6.一种计算机系统与其系统芯片间省电模式指令传输方法，是将该计算机系统中的一输出入系统修改增加一状态缓存器，由该状态缓存器监测一北桥芯片与其以一PCI Express总线耦接的多个外围装置的状态，其特征在于，该方法步骤包括有：
判断所述计算机系统的电源模式；
由一中央处理单元传送一省电模式指令至所述北桥芯片；
由所述中央处理单元设定所述北桥芯片中的一控制缓存器；
由所述北桥芯片驱动耦接所述北桥芯片的外围装置进入省电模式；
由所述输出入系统监视所述状态缓存器；
由所述输出入系统设定所述状态缓存器；
由所述中央处理单元传送所述省电模式指令至一南桥芯片；
由所述南桥芯片响应所述中央处理单元；以及
驱动耦接所述南桥芯片的外围装置进入省电模式。
7.如权利要求6所述的计算机系统与其系统芯片间省电模式指令传输方法，其特征在于，传送至所述南桥芯片的省电模式指令是传送至该南桥芯片的一电源管理单元。
8.如权利要求6所述的计算机系统与其系统芯片间省电模式指令传输方法，其特征在于，由一设置于南桥芯片的一进阶电源管理组件对其外围装置关闭通讯端口，以进入省电模式。
9.如权利要求6所述的计算机系统与其系统芯片间省电模式指令传输方法，其特征在于，由所述输出入系统进行监视状态缓存器的状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2005100663706A CN100407103C (zh) | 2005-04-22 | 2005-04-22 | 计算机系统与其系统芯片间省电模式指令传输方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2005100663706A CN100407103C (zh) | 2005-04-22 | 2005-04-22 | 计算机系统与其系统芯片间省电模式指令传输方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1851614A CN1851614A (zh) | 2006-10-25 |
| CN100407103C true CN100407103C (zh) | 2008-07-30 |
Family
ID=37133093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005100663706A Expired - Fee Related CN100407103C (zh) | 2005-04-22 | 2005-04-22 | 计算机系统与其系统芯片间省电模式指令传输方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100407103C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102467400B (zh) * | 2010-11-10 | 2014-11-12 | 英业达股份有限公司 | 多端口网络接口卡的控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000263874A (ja) * | 1999-03-11 | 2000-09-26 | Hitachi Information Technology Co Ltd | 印刷装置および印刷制御方法 |
| CN1492299A (zh) * | 2003-09-09 | 2004-04-28 | 威盛电子股份有限公司 | 具有电源管理的计算机系统及其方法 |
| US20050039063A1 (en) * | 2003-08-14 | 2005-02-17 | Ming-Wei Hsu | Computer system with power management and method thereof |
| CN1588269A (zh) * | 2004-09-06 | 2005-03-02 | 威盛电子股份有限公司 | 电源管理状态控制方法 |
-
2005
- 2005-04-22 CN CN2005100663706A patent/CN100407103C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000263874A (ja) * | 1999-03-11 | 2000-09-26 | Hitachi Information Technology Co Ltd | 印刷装置および印刷制御方法 |
| US20050039063A1 (en) * | 2003-08-14 | 2005-02-17 | Ming-Wei Hsu | Computer system with power management and method thereof |
| CN1492299A (zh) * | 2003-09-09 | 2004-04-28 | 威盛电子股份有限公司 | 具有电源管理的计算机系统及其方法 |
| CN1588269A (zh) * | 2004-09-06 | 2005-03-02 | 威盛电子股份有限公司 | 电源管理状态控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1851614A (zh) | 2006-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101719110B (zh) | 光通信器件中多路i2c器件的实时监控方法 | |
| CN101770273B (zh) | 一种实现服务器多中央处理器系统节能的方法和装置 | |
| KR20120096858A (ko) | 모바일 디바이스의 어플리케이션 프로세서의 원격 시동 | |
| US11289919B2 (en) | Charging control system | |
| US9477293B2 (en) | Embedded controller for power-saving and method thereof | |
| CN110865958A (zh) | 一种基于lrm的综合交换管理模块的设计方法 | |
| CN101819556A (zh) | 一种信号处理板 | |
| US20060212734A1 (en) | Method for transmitting a power-saving command between a computer system and system chips thereof | |
| CN106681472A (zh) | 异构多核处理器功耗控制装置及其功耗控制方法 | |
| CN101593128B (zh) | 基于实时操作系统的atca系统中的ipmc及其构建方法 | |
| CN110275805A (zh) | 一种用于mcu芯片的全自动测试系统 | |
| US7469349B2 (en) | Computer system and method of signal transmission via a PCI-Express bus | |
| CN105573408A (zh) | 集成电路以及低功率操作方法 | |
| CN209103281U (zh) | 基于pci接口的集成多总线接口模块 | |
| CN100407103C (zh) | 计算机系统与其系统芯片间省电模式指令传输方法 | |
| CN100555172C (zh) | 通过计算机系统的PCI Express总线传输信号的方法 | |
| CN105183509A (zh) | 一种实现软关机后关闭系统电源的装置和方法 | |
| CN109542481A (zh) | 一种多模式多功能测试仪器自动配置装置和方法 | |
| CN102156899B (zh) | Rfid标签芯片时钟管理单元 | |
| CN107370651B (zh) | 一种spi从机之间的通信方法 | |
| CN103916336B (zh) | 一种用fpga实现的以太网驱动器 | |
| CN206133482U (zh) | 一种基于fpga实现八切一的切换器 | |
| CN111149077A (zh) | 分立式通信端口组件的电源管理 | |
| CN111212000A (zh) | 一种基于PXIe总线的交换背板 | |
| CN100397300C (zh) | 计算机系统中系统指令的传输方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: HUIDA COMPANY Free format text: FORMER OWNER: SWIDA VIRGIN CO., LTD., BRITISH VIRGIN ISLANDS Effective date: 20071123 Owner name: SWIDA VIRGIN CO., LTD., BRITISH VIRGIN ISLANDS Free format text: FORMER OWNER: YULI ELECTRONICS INC. Effective date: 20071123 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071123 Address after: California, USA Applicant after: NVIDIA Corp. Address before: Taipei city of Taiwan Province Applicant before: The British Virgin Islands Business Huida Limited by Share Ltd. Viking Effective date of registration: 20071123 Address after: Taipei city of Taiwan Province Applicant after: The British Virgin Islands Business Huida Limited by Share Ltd. Viking Address before: Taipei city of Taiwan Province Applicant before: ULI ELECTRONICS INC. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080730 |