CN100552644C - 电子产品中的记忆体系统及其控制方法 - Google Patents
电子产品中的记忆体系统及其控制方法 Download PDFInfo
- Publication number
- CN100552644C CN100552644C CNB2004100496855A CN200410049685A CN100552644C CN 100552644 C CN100552644 C CN 100552644C CN B2004100496855 A CNB2004100496855 A CN B2004100496855A CN 200410049685 A CN200410049685 A CN 200410049685A CN 100552644 C CN100552644 C CN 100552644C
- Authority
- CN
- China
- Prior art keywords
- flash memory
- data
- fast flash
- memory bank
- data fast
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000011084 recovery Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000000977 initiatory effect Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 13
- 230000008901 benefit Effects 0.000 abstract description 6
- 238000013500 data storage Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 235000012364 Peperomia pellucida Nutrition 0.000 description 1
- 240000007711 Peperomia pellucida Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本发明为一种电子产品中的记忆体系统及其控制方法，该系统包括一储存开机程序代码(boot code)的低容量线性定址非挥发性记忆体及一高容量DATA快闪记忆体，该DATA快闪记忆体储存作业系统(OS)及常需存取的使用者资料，当系统启动之际，自前述线性定址非挥发性记忆体中撷取并执行开机程序代码以完成初始化作业，尔后利用系统内建ECC/EDC的功能确认自DATA快闪记忆体中撷取出作业系统无误并执行该作业系统；藉此分离式储存的作法，可有效降低发生位元错误率(BER)的几率，且保有一般传统快速系统启动的优点。
Description
技术领域
本发明涉及一种控制高容量DATA快闪记忆体的方法及装置，尤指一种以一线性定址非挥发性记忆体(Linear Addressing Nonvolatile memory)结合一控制器共同控制一高容量DATA快闪记忆体的技术。
背景技术
传统的手机或是PDA等系统设计，都是使用单一种类的CODE快闪记忆体(如NOR Flash Memory)，该CODE快闪记忆体包含一开机程序代码储存区块、一作业系统储存区域与一使用者资料储存区块等，这种设计是最简单但也是最无弹性的。如果系统要扩充记忆体容量，由于CODE快闪记忆体是采用线性定址方式，地址与资料呈一对一的对映关系，故必须修改硬件以增加记忆体容量。此外，CODE快闪记忆体虽然具有直接执行(Execute In Place，XIP)的功能，但是在程式烧录(Programming)与抹除(Erasing)的速度相对于DATA快闪记忆体(如NAND Flash Memory)的运作速度却慢上十倍以上。
CODE快闪记忆体又因其线性定址设计，在每一个地址上的记忆体细胞(Memory Cell)均要求必须正常工作，不容许任何一个位址上的记忆体细胞有资料储存不良的状况。所以相较DATA快闪记忆体可容许Bad Block存在的设计，CODE快闪记忆体的制造成本必定高于DATA快闪记忆体。在要求记忆体容量越来越大的情况下，两种记忆体间的成本差距则越明显，造成CODE快闪记忆体制造成本与使用成本均居高不下。
传统的PDA手机的记忆体硬件架构如图3所示，当开机时，中央处理器100读取储存在CODE快闪记忆体101中的开机程序代码(binary executeboot code)103，系统初始化设定完毕后执行贮存在CODE快闪记忆体101中的作业系统映象(OS Image)104完成开机过程。在执行作业系统OS过程之中，会产生一些暂存档，此时系统可利用一挥发性记忆体102，如动态随机存取记忆体(DRAM)或静态随机存取记忆体(SRAM)贮存这些暂存档，当系统要读取或是贮存使用者个人特殊资料时，系统会到一使用者资料区块105存取。
当记忆体容量愈大，则RC值会愈大，故读取或是储存资料所需的时间相对延长，以致拖累整个系统速度。另外存放在CODE快闪记忆体101中的作业系统映象104必需是binary execute boot code，则其所占的空间将极大，其意味着此种直接执行(XIP)的功能需要高容量的CODE快闪记忆体。
若是将压缩过的作业系统OS贮存在CODE快闪记忆体101里面，在开机初始化后，将其搬到动态随机存取记忆体(DRAM)或静态随机存取记忆体(SRAM)，并将已压缩的作业系统解压缩，如此CODE快闪记忆体(101)的直接执行功能(eXecute In Place)将被弃置。
关于CODE快闪记忆体与DATA快闪记忆体两者的缺陷简介如下：
CODE快闪记忆体是采用一对一线性定址方式，所以地址线(Addres slines)与数据线(data lines)是直接与系统连接，并无错误修正及侦错编码(ECC/EDC)的功能。在系统启动后，于大量资料读写、抹除(Erase)之际若发生位元错误(bit error)，该错误将是毁灭性的损害，因为所有系统开机初始程式(binaryexecute boot code)、作业系统(OS)与使用者资料(user data)都是存放在同一个快闪记忆体上，记忆体甚至有可能发生在抹除使用者资料区块105时，因为高位址线发生位元错误由低态转为高态或由高态转为低态，以致造成使用者资料区块105未被写入，反而写入到储存开机程序代码103的区块。另外，同一块记忆体的坏处是容量愈高则RC常数愈大，则其读、写、抹除所需时间相对变长，由机率的角度来看位元错误率(bit error rate，BER)与存取率成正比。
至于DATA快闪记忆体被意外写入重要区域(Critical Area)或是禁止区块，造成资料遗失的机率比CODE快闪记忆体要小许多，因为DATA快闪记忆体欲执行读、写、抹除动作时必须连续写入数次正确的值，DATA快闪记忆体才有可能被写入资料或是抹除某区块。由这角度来看DATA快闪记忆体比CODE快闪记忆体具有更好的优势，但是在系统启动(System boot up)的阶段，DATA快闪记忆体因其设计上的功能是利用多工资源(Multi-function Pins)，因此无法以一对一对应方式提供开机程序代码(binary execute boot code)给系统启动，所必须要以一个小容量的CODE快闪记忆体储存。
对于某些系统设计仅使用单一大容量的DATA快闪记忆体配合一内建的SRAM作为系统启动执行boot loader的设计，因为开机程序代码(boot code)仍然是贮存于DATA快闪记忆体中，而当系统启动时利用state machine将储存于第0区块的搬运至内建的SRAM之中，这些步骤都需要时间，系统在很长一段时间因为内部SRAM不够大而无法立即启始化显示装置(Display Device)，使得系统的显示功能无法快速启动。再者，若critical data area被意外写入，则系统将无法再启动。此等使用单一DATA快闪记忆体的设计相对来说比较不可靠，系统启动开机时间长，内部的SRAM成本亦高，并且耗用电池能源，若第0区块有所损坏(Bad area)则无法启动系统，且无紧急复原(emergency recovery)的功能。
发明内容
本发明要解决的技术问题是：整合DATA及CODE两不同种类非挥发记忆体的优势而提供一种新的记忆体系统以应用于电子产品上，具有快速启动系统、降低位元错误率、提供紧急复原功能等特点。
为此，本发明的技术解决方案是：一种电子产品中的记忆体系统，包含有，
一控制单元，连接该电子产品的一中央处理器，
一线性定址非挥发性记忆体，连接前述控制单元，内部储存有开机程序代码；及
一DATA快闪记忆体，受前述控制单元送出的指令所控制，供储存作业系统及常需存取的使用者资料；
前述控制单元包含有：
一DATA快闪记忆体界面，供该控制单元藉此界面连接至前述DATA快闪记忆体；
一错误修正及侦错编码单元(ECC/EDC)，于前述DATA快闪记忆体具有资料传输时之际，该错误修正及侦错编码单元负责侦测有无位元错误(Bit error)发生并加以修正；及
一解码器，其负责将来自前述中央处理器的位址指令予以解码以得知该位址指令是欲控制该线性定址非挥发性记忆体、该错误修正及侦错编码单元或该DATA快闪记忆体界面；
该中央处理器于系统启动之际自前述线性定址非挥发性记忆体中直接执行开机程序代码以完成初始化作业，尔后自DATA快闪记忆体中取出并执行该作业系统以完成启动作业。
另外，本发明还提出一种控制前述记忆体系统的方法，包含下列步骤：
自线性定址非挥发性记忆体中执行开机程序代码并加以执行，以完成初始化作业；
自DATA快闪记忆体中取出作业系统(OS)，并载入于一挥发性记忆体中加以执行；
自该DATA快闪记忆体存取使用者资料；及
当存取该DATA快闪记忆体时并检测有无位元错误(BIT)发生。
当前述DATA快闪记忆体中有损毁区块时，由前述线性定址非挥发性记忆体提供紧急复原资料。
本发明的电子产品中的记忆体系统及其控制方法，该系统包括一储存开机程序代码(boot code)的低容量线性定址非挥发性记忆体及一高容量DATA快闪记忆体，该DATA快闪记忆体储存作业系统(OS)及常需存取的使用者资料，当系统启动之际，自前述线性定址非挥发性记忆体中撷取并执行开机程序代码以完成初始化作业，尔后利用系统内建ECC/EDC的功能确认自DATA快闪记忆体中撷取出作业系统无误并执行该作业系统；藉此分离式储存的作法，可有效降低发生位元错误率(BER)的机率，且保有一般传统快速系统启动的优点。
附图说明
图1为本发明实际应用时的系统方块图。
图2为本发明的流程图。
图3为一公知个人数位助理器其内部记忆体的架构方块图。
附图标号说明：
100、中央处理器 101、CODE记忆体 102、挥发性记忆体
103、开机程序代码 104、作业系统 105、使用者资料
20、控制单元 201、DATA快闪记忆体界面
202、错误修正及侦错编码单元 203、解码器
21、线性定址非挥发性记忆体 211、开机程序代码
212、紧急复原资料 213、系统资料 22、DATA快闪记忆体
221、压缩的作业系统 222、使用者资料 30、中央处理器
31、挥发性记忆体
具体实施方式
如先前技术所揭露，纵使DATA快闪记忆体与CODE记忆体两者皆有各自的优缺点及特殊的使用限制，惟两者相较之下，DATA快闪记忆体就容量扩充方面及资料读出/写入操作等仍较占优势，虽于系统启动的初无法提供开机程序代码(Boot code)，但若是搭配一小容量的CODE记忆体则可克服该项问题，本发明即整合两不同种类记忆体的优点而提供一种新的记忆体系统而应用于电子产品上，详细技术如后：
请参阅图1所示，本发明实际应用于一电子产品例如手机、个人数位助理器等产品的系统方块图，其中本发明包含有：
一控制单元20，透过一界面连接至该电子产品的中央处理器30，该中央处理器30复经由该界面连接至一挥发性记忆体31，如动态随机存取记忆体(DRAM)或静态随机存取记忆体(SRAM)；
一线性定址非挥发性记忆体(Linear Addressing Nonvolatile memory)21，连接前述控制单元20及前述界面，此线性定址非挥发性记忆体21为一低储存容量的记忆体，如1Mbits、2Mbits、4Mbits或8Mbits的CODE记忆体等；
一DATA快闪记忆体22，受前述控制单元20所送出的指令而控制，该DATA快闪记忆体22为一高储存容量的记忆体。
前述线性定址非挥发性记忆体21本身即具有直接执行(XIP)的功能，该记忆体内部用以储存启动系统的开机程序代码(Binary execute boot code)211，因开机程序代码21所占容量不多，故仍有足够空间提供紧急复原资料(Emergency recovery data)212等其余系统资料。至于DATA快闪记忆体22则储存压缩的作业系统221及较常需要存取的使用者资料222。
前述控制单元20则包含有：
一DATA快闪记忆体界面201，藉此界面该控制单元20与DATA快闪记忆体22构成连接；
一错误修正及侦错编码单元(ECC/EDC)202，当前述DATA快闪记忆体22与系统间具有资料传输时，该错误修正及侦错编码单元202负责侦测有无位元错误(Bit error)发生；
一解码器(Decoder)203，将来自前述中央处理器30的位址指令予以解码以得知该位址指令是欲控制该线性定址非挥发性记忆体21、该错误修正及侦错编码单元202或该DATA快闪记忆体界面201。
前述为本发明的具体结构，而有关其动作流程，请参见图2所示，当系统启动后，该中央处理器30首先自线性定址非挥发性记忆体21撷取出开机程序代码211并执行系统初始化作业(步骤401)，系统所配备的元件，可以立即参考系统资料213中所登录的相关参数作为设定相关暂存器的依据，当系统初始化完成之后，中央处理器30发出指令予控制单元20，将作业系统221从存放在高容量的DATA快闪记忆体22读出(步骤402)，并移入线性位址的挥发性记忆体33中(步骤403)，即动态随机存取记忆体DRAM或静态随机存取记忆体SRAM，再由此记忆体31执行作业系统启动系统(步骤404)。
另一方面，若中央处理器30需读写使用者资料，亦是自该DATA快闪记忆体22读出并载入于线性位址的挥发性记忆体33中；资料于DATA快闪记忆体22与挥发性记忆体33的传送交换过程中有可能发生位元错误的状况，此时错误修正及侦错编码单元202检查有无错误状况发生，并加以修正。
由前述说明中，本发明相较于公知单一DATA快闪记忆体或单一CODE快闪记忆体架构的系统，其优点可归纳如下：
1.因使用小容量线性定址非挥发性记忆体当作系统启动(Boot up)时第一个被读取的记忆体，所以系统启动速度与只使用大容量单一种类记忆体的CODE快闪记忆体有相同快速的启动时间，甚至更快。
2.将开机程序代码(boot code)存放于一小容量线性定址非挥发性记忆体，而将压缩的作业系统及使用者资料存放于一高容量DATA快闪记忆体，此种分离式资料储存的作法相较于以单一记忆体共同储存的型态而言，读写时发生位元错误率(BER)的机率能大为降低，而且采用低容量线性定址非挥发性记忆体，可缩减制造成本。
3.压缩的作业系统及常需存取的使用者资料储存于高容量DATA快闪记忆体，并配合一错误修正及侦错编码单元(ECC/EDC)可有效降低资料传输时发生错误的机率。
4.开机程序代码于该线性定址非挥发性记忆体所占容量不多，故仍有足够空间提供紧急复原资料(Emergency recovery data)的功能，若是另一方面的DATA快闪记忆体产生新的毁损区块(bad block)，仍然可藉由该线性定址非挥发性记忆体启动系统，并恢复至损害前的状态，这是使用单一大容量NOR快闪记忆体的设计或是使用单一大容量可启动式DATA快闪记忆体(bootable NANDflash memory)的设计所无法有的功能。
5.该低容量的线性定址非挥发性记忆体一般都用只读方式，仅大容量DATA快闪记忆体负责作业系统撷取(OS retrieve)和读写使用者资料(user dataread/write)的用途，故发生系统无法初始化启动的机率极低。
6.采用本发明的系统与传统单独使用大容量CODE快闪记忆体系统有相同的稳定性，并且成本低于使用大容量CODE快闪记忆体和DATA闪记忆体的可携式(Portable)系统，并且耗电量更低。
综上所述，本发明藉由结合两种不同记忆体而应用于电子产品内，于降低产品生产成本的同时，仍保有内部记忆体系统运作时的良好稳定度，相较于现今技术，本发明已具备显著功效增进，爰依法具文提出申请。
Claims (7)
1.一种电子产品中的记忆体系统，其特征在于，包括有：
一控制单元，连接电子产品的一中央处理器，该控制单元包含有一DATA快闪记忆体界面、一错误修正及侦错编码单元以及一解码器，该解码器负责将来自前述中央处理器的位址指令予以解码，以得知该位址指令是欲控制该错误修正及侦错编码单元、下述线性定址非挥发性记忆体或下述该DATA快闪记忆体界面；
一线性定址非挥发性记忆体，连接前述控制单元，内部储存有开机程序代码；及
一DATA快闪记忆体，其通过DATA快闪记忆体界面连接至前述控制单元，受前述控制单元所送出的指令而控制，供储存作业系统及常需存取的使用者资料，在该DATA快闪记忆体具有资料传输时，前述错误修正及侦错编码单元负责侦测有无位元错误发生并加以修正；
该中央处理器于系统启动之际自前述线性定址非挥发性记忆体中取出开机程序代码以完成初始化作业，尔后自DATA快闪记忆体中取出并执行该作业系统以完成启动作业。
2.如权利要求1所述电子产品中的记忆体系统，其特征在于：该线性定址非挥发性记忆体为一低储存容量的CODE快闪记忆体。
3.如权利要求2所述电子产品中的记忆体系统，其特征在于：该线性定址非挥发性记忆体储存有紧急复原资料。
4.如权利要求3所述电子产品中的记忆体系统，其特征在于：该中央处理器连接有一挥发性记忆体，前述自DATA快闪记忆体取出的作业系统载入于该挥发性记忆体中。
5.如权利要求4所述电子产品中的记忆体系统，其特征在于：前述自DATA快闪记忆体取出的作业系统是经过压缩处理的。
6.一种电子产品中记忆体系统的控制方法，包含：
自一线性定址非挥发性记忆体中撷取开机程序代码并加以执行，以完成初始化作业；
自DATA快闪记忆体中取出作业系统，并载入于一挥发性记忆体中加以执行；及
自该DATA快闪记忆体存取使用者资料；
于存取该DATA快闪记忆体时检测有无位元错误发生。
7.如权利要求6所述电子产品中记忆体系统的控制方法，其特征在于：当前述DATA快闪记忆体中有损毁区块时，由前述线性定址非挥发性记忆体提供紧急复原资料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100496855A CN100552644C (zh) | 2004-06-23 | 2004-06-23 | 电子产品中的记忆体系统及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100496855A CN100552644C (zh) | 2004-06-23 | 2004-06-23 | 电子产品中的记忆体系统及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1713300A CN1713300A (zh) | 2005-12-28 |
| CN100552644C true CN100552644C (zh) | 2009-10-21 |
Family
ID=35718865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100496855A Expired - Fee Related CN100552644C (zh) | 2004-06-23 | 2004-06-23 | 电子产品中的记忆体系统及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100552644C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012079216A1 (en) * | 2010-12-13 | 2012-06-21 | Mediatek Singapore Pte. Ltd. | Nor flash memory controller |
-
2004
- 2004-06-23 CN CNB2004100496855A patent/CN100552644C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1713300A (zh) | 2005-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100818797B1 (ko) | 메모리 용량 조절 방법과 메모리 용량 조절 장치 | |
| US8819336B2 (en) | Nonvolatile memory system and related method of preserving stored data during power interruption | |
| US9075740B2 (en) | Memory system | |
| EP1469480B1 (en) | Non-volatile semiconductor memory device, electronic card using the same and electronic apparatus | |
| CN109542675B (zh) | 存储器系统及其操作方法 | |
| CN101366182B (zh) | 输出nand接口的nand闪存控制器 | |
| KR100909902B1 (ko) | 플래쉬 메모리 장치 및 플래쉬 메모리 시스템 | |
| CN106598479B (zh) | 闪速存储器的故障安全擦除的方法和装置 | |
| US20080172521A1 (en) | Memory System Determining Storage Mode According to Host Provided Data Information | |
| JP4570891B2 (ja) | 記憶装置 | |
| JP2007242163A (ja) | 半導体集積回路装置のデータ記録方式 | |
| CN110047538B (zh) | 存储器系统及其操作方法 | |
| US9037813B2 (en) | Data accessing method for flash memory storage device having data perturbation module, and storage system and controller using the same | |
| TWI660271B (zh) | 整理指令記錄方法、記憶體控制電路單元與記憶體儲存裝置 | |
| US8154925B2 (en) | Semiconductor memory device and system capable of executing an interleave programming for a plurality of memory chips and a 2-plane programming at the respective memory chips | |
| TWI523030B (zh) | 緩衝記憶體管理方法、記憶體控制器與記憶體儲存裝置 | |
| JP5329689B2 (ja) | メモリコントローラ、不揮発性記憶装置 | |
| TW201705148A (zh) | 映射表存取方法、記憶體控制電路單元及記憶體儲存裝置 | |
| JP4373943B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| CN110837339B (zh) | 数据整并方法、存储器存储装置及存储器控制电路单元 | |
| CN109240949B (zh) | 数据存储装置及其操作方法 | |
| CN100552644C (zh) | 电子产品中的记忆体系统及其控制方法 | |
| US20050268077A1 (en) | Memory system for an electronic device and the method for controlling the same | |
| CN101533372B (zh) | 数据存取系统 | |
| US9880926B1 (en) | Log structured reserved zone for a data storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091021 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |