CN100542156C - Pll电路、解调电路、ic卡和ic卡处理装置 - Google Patents
Pll电路、解调电路、ic卡和ic卡处理装置 Download PDFInfo
- Publication number
- CN100542156C CN100542156C CNB2005800001304A CN200580000130A CN100542156C CN 100542156 C CN100542156 C CN 100542156C CN B2005800001304 A CNB2005800001304 A CN B2005800001304A CN 200580000130 A CN200580000130 A CN 200580000130A CN 100542156 C CN100542156 C CN 100542156C
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- phase
- result
- binarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 23
- 230000000052 comparative effect Effects 0.000 claims abstract description 69
- 230000010355 oscillation Effects 0.000 claims abstract description 62
- 238000011282 treatment Methods 0.000 claims abstract description 22
- 230000010354 integration Effects 0.000 claims abstract description 9
- 238000012546 transfer Methods 0.000 claims abstract description 6
- 230000004044 response Effects 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 25
- 238000012360 testing method Methods 0.000 claims description 9
- 230000004069 differentiation Effects 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000005096 rolling process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 101100369915 Drosophila melanogaster stas gene Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明是从经希望的传送系统传送的输入信号来再现经输入信号传送的数据串的解调电路，通过异或(EX-OR)电路(254Q)(254I)来相位比较通过振荡器(252)和可变型分频器(253)生成的第一振荡输出信号和相对第一振荡输出信号相位相差90度[π/2]的第二振荡输出信号，并根据该相位比较结果的正负来通过控制方向判断电路(257)判断控制方向，并通过积分电路(258)来对输入信号的一个周期的该控制方向判断结果进行积分，对于该积分结果，根据相位比较结果在相位差为[±π/2]的情况下，通过校正电路(259)进行作为预定的控制量的校正处理，并通过一个周期一次输出的已经校正处理的控制信号来控制可变型分频器(253)的工作。
Description
技术领域
本发明涉及PLL电路、解调电路、IC卡和IC卡处理装置，尤其适用于以非接触方式来输入输出各种数据的IC卡和与该IC卡进行数据通信的IC卡处理装置。
本申请以在日本于2004年2月12日申请的日本专利申请号2004-035659为基础来主张优先权，通过参考该申请引用于本申请。
背景技术
现有技术中，使用用了IC卡的IC卡系统。这种IC卡系统适用于交通机构的检票系统、房间的进出管理系统等。这种IC卡系统具有包括用户携带的IC卡和与这些IC卡之间发送接收各种数据的读写器的IC卡处理装置。在该IC卡系统中，在IC卡和读写器之间，以非接触方式来发送接收各种数据。
用于这种IC卡系统的读写器通过用预定的数据串来调制预定频率的载波而生成发送信号，并将该发送信号发送到IC卡。另外，IC卡经天线来接收该发送信号，并从该发送信号解调从读写器发送的数据。进一步，IC卡根据所接收的数据，通过预定的载波来调制内部保存的个人信息等的数据后发送到读写器中。
读写器构成为接收从该IC卡发送的数据，并根据该所接收的数据，来开关检票器的门，或允许房间的进出。
这种IC卡系统使用图1所示的解调器1，来接收从读写器发送的数据，或接收从IC卡发送的数据。该解调器1将从天线输入解调的PSK调制信号S1输入到限幅电路构成的二进制化电路2中。二进制化输入到二进制化电路2的PSK调制信号S1。相位比较电路3由相位比较从该二进制化电路2输出的二进制化信号SA和从控制型振荡电路4输出的时钟CK的异或电路等构成，并将相位比较结果输出到低通滤波器(LPF)5，而不管二进制化信号SA的相位。低通滤波器5频带限制相位比较结果，来生成控制型振荡电路4的控制信号。控制型振荡电路4根据该控制信号使振荡频率可变。
由此，解调器1构成PLL电路，而生成与二进制化信号SA相位同步的时钟CK，并从PSK调制信号再现时钟CK。锁存电路6通过该时钟CK来依次锁存二进制化信号，由此，输出解调PSK调制信号S1后的数据串D1。
但是，在IC卡系统中，根据IC卡和读写器的距离，天线输入变化大。随之，PSK调制信号S1的波形显著劣化，或S/N也大大劣化。
结果，现有的解调器中，在二进制化PSK调制信号S1而得到的二进制化信号中，占空比变化，由此，从二进制化信号SA正确再现PSK调制信号S1的时钟变得很困难。这样，若正确再现时钟变困难，则正确再现该部分数据也变困难。
作为解决该问题的一个方法，本申请人在特开平11-274919号公报中提出了通过科斯塔斯环(costas loop)来解调PSK调制信号的解调电路。
发明内容
在接收如上所述的进行了PSK调制或曼彻斯特(Manchester)编码的数字数据的情况下，需要进行取样时钟的抽取。在科斯塔斯环等的PLL电路中，进行内部安装的内部振荡器的输出信号和所接收的数字数据的相位比较，并根据该结果来进行内部振荡器的振荡频率和相位的控制，从而进行取样时钟的抽取。
但是，理论上存在通过数据的占空比和相位状态，不能检测出相位误差的相位差，若引入该相位差，则产生了误锁状态。
因此，鉴于如上这种的现有技术的问题，本发明的目的是提供一种通过检测出误锁状态，并回避该状态，从而可以可靠进行取样时钟的抽取的PLL电路、解调电路和用了这些电路的IC卡和IC卡处理装置。
本发明是一种PLL电路，从经希望的传送系统传送的输入信号来再现输入信号的时钟，包括：二进制化电路，二进制化输入信号来生成二进制化信号；信号生成电路，通过控制信号使频率可变，输出第一振荡输出信号和相对第一振荡输出信号相位相差90度的第二振荡输出信号；第一相位比较电路，相位比较第一振荡输出信号和二进制化信号，并输出第一相位比较结果；第二相位比较电路，相位比较第二振荡输出信号和二进制化信号，并输出第二相位比较结果；控制方向判断电路，根据第一和第二相位比较结果的正负，来判断基于控制信号的控制方向，并输出控制方向判断结果；积分电路，积分控制方向判断结果，并输出积分结果；校正电路，判断积分结果是否为零，从该判断结果和第一或第二相位比较电路的输出中检测出相位差为±90度，并输出根据该检测结果进行了校正处理的控制信号；通过已经校正处理的控制信号来控制信号生成电路的工作。
另外，本发明是一种解调电路，从经希望的传送系统传送的输入信号来再现经输入信号传送的数据串，包括：二进制化电路，二进制化输入信号来生成二进制化信号；信号生成电路，通过控制信号使频率可变，输出第一振荡输出信号和相对第一振荡输出信号相位相差90度的第二振荡输出信号；第一相位比较电路，相位比较第一振荡输出信号和二进制化信号，并输出第一相位比较结果；第二相位比较电路，相位比较第二振荡输出信号和二进制化信号，并输出第二相位比较结果；控制方向判断电路，根据第一和第二相位比较结果的正负，来判断基于控制信号的控制方向，并输出控制方向判断结果；积分电路，对输入信号的一个周期的控制方向判断结果进行积分，并输出积分结果；校正电路，判断积分结果是否为零，从该判断结果和第一或第二相位比较电路的输出中检测出相位差为±90度，并输出根据该检测结果进行了校正处理的控制信号，通过已经校正处理的控制信号来控制信号生成电路的工作，并通过第一或第二相位比较结果来输出数据串。
本发明是一种IC卡，从经天线接收的发送信号中通过解调电路解调数据串来进行处理，解调电路包括二进制化电路，二进制化发送信号来生成二进制化信号；信号生成电路，通过控制信号使频率可变，输出第一振荡输出信号和相对第一振荡输出信号相位相差90度的第二振荡输出信号；第一相位比较电路，相位比较第一振荡输出信号和二进制化信号，并输出第一相位比较结果；第二相位比较电路，相位比较第二振荡输出信号和二进制化信号，并输出第二相位比较结果；控制方向判断电路，根据第一和第二相位比较结果的正负，来判断基于控制信号的控制方向，并输出控制方向判断结果；积分电路，对发送信号的一个周期的控制方向判断结果进行积分，并输出积分结果；校正电路，判断积分结果是否为零，从该判断结果和第一或第二相位比较电路的输出中检测出相位差为±90度，并输出根据该检测结果进行了校正处理的控制信号，通过已经校正处理的控制信号来控制信号生成电路的工作，并通过第一或第二相位比较结果来输出数据串。
本发明是一种IC卡处理装置，从经天线接收的响应信号中使用解调电路解调从IC卡发送的数据串来进行处理，解调电路包括二进制化电路，二进制化响应信号来生成二进制化信号；信号生成电路，通过控制信号使频率可变，输出第一振荡输出信号和相对第一振荡输出信号相位相差90度的第二振荡输出信号；第一相位比较电路，相位比较第一振荡输出信号和二进制化信号，并输出第一相位比较结果；第二相位比较电路，相位比较第二振荡输出信号和二进制化信号，并输出第二相位比较结果；控制方向判断电路，根据第一和第二相位比较结果的正负，来判断基于控制信号的控制方向，并输出控制方向判断结果；积分电路，对响应信号的一个周期的控制方向判断结果进行积分，并输出积分结果；校正电路，判断积分结果是否为零，从该判断结果和第一或第二相位比较电路的输出中检测出相位差为±90度，并输出根据该检测结果进行了校正处理的控制信号，通过已经校正处理的控制信号来控制信号生成电路的工作，并通过第一或第二相位比较结果来输出数据串。
由于本发明积分输入信号的一个周期的控制方向判断结果，该控制方向判断结果根据第一和第二相位比较结果的正负判断了基于控制信号的控制方向，判断该积分结果是否为零，从该判断结果和第一或第二相位比较电路的输出来检测相位差是否为[±π/2]，并根据该检测结果来进行校正处理，通过已经校正处理的控制信号来控制振荡频率，所以避免了误锁状态，而可以可靠地进行取样时钟的抽取，可以通过简单的结构，即使在输入信号劣化的情况下也可以可靠处理输入信号。
本发明的进一步其他目的，根据本发明得到的具体的优点可以从下面参照附图来说明的实施方式中进一步明白。
附图说明
图1是表示现有的解调器的电路框图；
图2是表示使用了本发明的IC卡系统的实施方式的电路框图；
图3是表示IC卡系统中的IC卡和读写器的调制解调电路的电路框图；
图4是表示IC卡系统中的发送信号和响应信号的频谱的特性曲线图；
图5是表示适用于IC卡和读写器中的调制解调电路的解调器的电路框图；
图6A～图6H是供解调器的工作的说明的信号波形图；
图7A～图7D是供解调器的工作的说明的特性曲线图；
图8是供解调器的控制方向判断电路说明的图表。
具体实施方式
下面，参照附图，详细说明本发明的实施方式。
本发明适用于具有如图2所示的结构的IC卡系统100。本实施方式的IC卡系统100例如适用于交通机构的检票系统，在IC卡10和读写器20之间进行数据通信。在下面的说明中，作为数据通信装置举出具有卡状的IC卡为例来进行说明，但是当然也可以是将具有进行认证·结算等的所谓的IC卡功能的IC芯片装载在便携电话等的信息终端装置中的情况。
IC卡10层叠安装了集成电路的基板和保护片按卡状形成，并通过基板10a上的布线图案形成环形天线11，通过在该基板10a上安装的集成电路，来形成调制解调电路12和信号处理电路13。
环形天线11与读写器20的环形天线21耦合，接收从该环形天线21发送的发送信号，同时，发射由调制解调电路12生成的响应信号。
调制解调电路12从由环形天线11接收的发送信号生成该IC卡10的工作所需的功率、时钟等。进一步，调制解调电路12通过该功率、时钟工作，并从发送信号解调从读写器20发送的数据串(下面，称作发送数据串)D(R→C)后输出到信号处理电路13。另外，通过该发送数据串D(R→C)来加速发送，并从由信号处理电路13输入的数据串(下面，称作响应数据串)D(C→R)生成响应信号，通过该响应信号驱动环形天线11而发射响应信号。
信号处理电路13通过由调制解调电路12生成的功率、时钟来工作，分析发送数据串D(R→C)，并根据需要，将响应数据串D(C→R)输出到调制解调电路15中。
在读写器20中，调制解调电路22从由SPU(信号处理单元)23输入的发送数据串D(R→C)生成发送信号，并通过该发送信号来驱动环形天线21。另外，调制解调电路22信号处理由该环形天线21接收的响应信号，并解调从IC卡10发送的响应数据串D(C→R)，将该响应数据串D(C→R)输出到SPU23。
SPU23由执行比较简单的处理程序的运算处理单元构成，并将发送到IC卡10的发送数据串D(R→C)发送到调制解调电路22中，或处理从该调制解调电路22输入的响应数据串D(C→R)。在该处理中，SPU23根据需要，在显示部24上显示处理经过、处理结果。另外，通过来自输入部25的命令来切换工作，并根据需要与外部装置26之间输入输出处理程序等的数据。
图3是表示IC卡10的调制解调电路12和读写器20的调制解调电路22的电路框图。
在读写器20的调制解调电路22中，调制器221通过预定频率F1的时钟CK1来PSK调制从SPU23输入的发送数据串D(R→C)，并输出PSK调制信号S1。这种情况下，发送数据率和时钟CK1的频率一致，在特定的相位关系的情况下变为曼彻斯特编码。调制器222通过预定频率Fm的主载波Sm来ASK调制从调制器221输出的PSK调制信号S1，来驱动环形天线21。
由此，读写器20分两级来调制发送数据串D(R→C)，来生成发送信号，并从环形天线21发送该发送信号。
在IC卡10侧的调制解调电路12中，电源供给电路121接收环形天线11感应的发送信号，并整流该发送信号后生成直流电源。电源供给电路121将该直流电源供给IC卡10的各电路时钟，由此，通过发送信号的功率来使调制解调电路12、信号处理电路13工作。
载波抽取器122从环形天线11接收发送信号，并从该发送信号中抽出主载波成份。进一步，使该主载波成份为工作时钟而输出到解调器123。进一步，载波抽取器122以该工作时钟为基准来生成各种基准时钟，并将该基准时钟输出到信号处理电路13等。
解调器123从环形天线11接收发送信号，并使用从载波抽取器122输出的工作时钟来处理该发送信号，从而解调在该发送信号上叠加的调制器221的PSK调制信号S1。
带通滤波器124通过频带限制从该解调器123输出的PSK调制信号S1，来有选择地输出对应于解调器221的输出信号S1的信号成份。
解调器125从该带通滤波器124的输出信号中解调发送数据串D(R→C)，并将该发送数据串D(R→C)输出到信号处理电路13中。由此，使得在IC卡10中，可以接收从读写器20发送的发送数据串D(R→C)。
调制器126接收从信号处理电路13向读写器20发送的响应数据串D(C→R)，并通过预定频率F2的时钟CK2来PSK调制该响应数据串D(C→R)，而输出PSK调制信号S2。这种情况下，在响应数据串的速率和时钟CK2的频率一致，为特定的相位关系的情况下，变为曼彻斯特编码。
负载电路127连接到从电源供给电源121输出的电源线，并根据调制器126的输出信号S2来使电阻值变化。由此，负载电路127根据输出信号S2使电源供给电路121的负载变化，并根据输出信号S2使从环形天线11观察的电源供给电路121的输入阻抗变化。由此，负载电路127根据调制器126的输出信号S2来使由环形天线11感应，并从该环形天线11重新辐射的发送信号的功率变化。
这样，从环形天线11重新辐射的功率主要是基于主载波Sm的功率，在环形天线11的周围，形成根据调制器126的输出信号S2，强度变化的基于主载波Sm的电磁场。由此，调制解调电路12等效于通过主载波Sm来ASK调制调制器126的输出信号S1，并对读写器20生成传送响应数据串D(C→R)的响应信号，从环形天线11辐射该响应信号。
由此，负载电路127与电源供给电路121一起，构成分两个等级来调制数据串D(C→R)的调制电路。电源稳定电路128由此使因负载的变化而波动的电源电压稳定后输出。
在读写器20侧的调制解调电路22中，解调器223接收由此生成并由环形天线21感应的响应信号，来解调在该响应信号上叠加后构成的调制器126的输出信号S2。
带通滤波器224通过频带限制该解调器223的输出信号，有选择地输出对应于调制器126的输出信号S2的信号分量。
解调器225从该带通滤波器224的输出信号中解调响应数据串D(C→R)，并将该数据串D(C→R)输出到SPU23中。由此，使得在读写器20中，可以接收从IC卡10发送的响应数据串D(C→R)。
在这样收发数据串的IC卡10和读写器20中，通过仅预定频率不同的频率来设置时钟CK1和CK2的频率F1和F2。另外，该频率F1和F2如图4所示，在频率轴上观察从读写器20侧的调制器221输出的PSK调制信号S1和从IC卡10侧的调制器126输出的PSK调制信号S2时，设定为充分分离的频率，使得侧波带S1U、S1L和S2U、S2L不重合，或在这些PSK调制信号S1和S2重叠时，可以通过简单结构的带通滤波器124、224来分别抽取PSK调制信号S1和S2的信号分量。
由此，在IC卡10和读写器20中，可以同时双向进行数据交换。
图5是表示适用于IC卡10和读写器20中的调制解调电路12、22的解调器125、225的电路框图。在IC卡系统100中，该解调器125、225除了处理信号不同之外，为相同结构，从而仅说明IC卡10侧的解调器12，对于读写器20侧的解调器225，对图2中不同的位置添加对应的符号表示而省略重复的说明。在IC卡系统100中，在该解调器125、225中处理PSK调制信号S1、S2后，来解调数据串D(R→C)、D(C→R)。
另外，曼彻斯特编码是如图6A和图6B所示那样，根据供传送的数据的逻辑电平，在时钟的一个周期中使相位反转的比特编码。由此，在PSK调制信号S1、S2中，产生了根据供传送的数据的逻辑电平，不传送时钟CK1、CK2的边缘信息的情况。
在IC卡系统100中，若IC卡10和读写器20之间的距离分离，则如图6C所示，所解调的PSK调制信号S1、S2的SN比劣化，或产生了波形失真。
二进制化电路251由限幅电路构成的二进制化电路构成，二进制化从带通滤波器124输入的PSK调制信号S1，而输出如图6D所示的一个周期8个取样的二进制信号S3A和反转了该二进制信号S3A的极性后构成的如图6E所示的二进制化信号S3B。这时，在二进制化信号S3A、S3B中，占空比从50[％]变化了PSK调制信号S1、S2的波形失真程度后再现。
振荡器252对帧频例如为211Kps的PSK调制信号S1的时钟CK1，振荡帧频的N倍(例如N＝64)的频率(13.56MHz)，并输出基于方波信号的振荡输出信号S4。
可变型分频器253将振荡器252的振荡输出信号S4分频为1/N，来输出与PSK调制信号S1大致频率相等的如图6F所示的第一振荡输出信号S6Q、相对该第一振荡输出信号S6Q相位相差90度的如图6G所示的第二振荡输出信号S6I。
异或(EX-OR)电路254Q输出第一振荡输出信号S6Q和二进制化信号S3A的相位比较结果S7Q来作为第一振荡输出信号S6Q和二进制化信号S3A的异或逻辑输出。异或(EX-OR)电路254I输出第二振荡输出信号S6I和二进制化信号S3B的相位比较结果S7I来作为第二振荡输出信号S6I和二进制化信号S3B的异或逻辑输出。
低通滤波器(LPF)255Q对于通过EX-OR电路254Q得到的相位比较结果S7Q，得到按每半个周期4个取样进行移动平均作为五进制输出，并输出该移动平均值S8Q。低通滤波器(LPF)255I对于通过EX-OR电路254I得到的相位比较结果S7I，得到按每半个周期4个取样进行移动平均作为五进制输出，并输出该移动平均值S8I。
三进制化电路256Q三进制化从上述LPF255Q输出的五进制的移动平均值S8Q，并输出到控制方向判断电路257中。三进制化电路256I三进制化从上述LPF255I输出的五进制的移动平均值S8I，并输出到控制方向判断电路257和校正电路259中。
控制方向判断电路257根据从三进制化电路256Q、256I得到的三进制化信号S9Q、S9I，来决定上述可变型分频器52的分频比的可变方向，并按照该可变方向来输出控制信号S10。
这里，如图7A～图7D所示，若通过第一振荡输出信号S6Q和二进制化信号S3A的相位比较结果S7Q与第二振荡输出信号S6I和二进制化信号S3B的相位比较结果S7I的对比，通过模拟量S7IA、S7QA来表示基于与时钟CK1之间的异或逻辑的相位比较结果，则在相对时钟CK1相位一致时，即，相位差为0和π/2时，相位比较结果S7I、S7Q分别得到大的值，这时，在相位相差90度的相位比较结果中，得到了值0的相位比较结果。进一步，这些值根据相位差的变化变化为三角波形(参照图7A和图7B)。
如图7C和图7D所示，若通过相位比较结果S7I、S7Q的符号来表示该关系，则在第二相位比较结果S7I中，在-90度[-π/2]到90度[+π/2]的范围中，值正向升高，在-90度[-π/2]到-180度[-π]的范围、90度[+π/2]到180度[+π]的范围中值负向降低。另外，在与其相位相差90度[π/2]的第一相位比较结果S7Q中，在0度[0]到90度[+π/2]的范围中值正向升高，在0度[0]到-180度[-π]的范围中，值负向降低。
由此，根据相位比较结果S7I、S7Q的符号，判断为可以粗略检测出对于二进制化信号S3A的相位偏差。
与此相对，在作为二进制化信号S3A的生成基准的曼彻斯特编码中，根据数据的逻辑电平来相对时钟CK形成0度[0]、180度[π]的相位。这时，在使用了二进制化信号S3A的相位比较结果S7I、S7Q中，根据通过PSK调制信号S1传送的数据，通过相位差0度[0]、相位差180度[π]来切换相对时钟CK1相位同步的位置。
由此，在通过相位比较结果S7I检测出的相位差为-90度[-π/2]～90度[+π/2]的范围中，在图7中如箭头a所示，控制为相位比较结果S7Q的相位差为0度[0]，并可以使作为相位比较结果S7I的生成基准的振荡输出信号S6I与时钟CK同步。
另外，在通过相位比较结果S7I检测出的相位差为-180度[-π]～-90度[-π/2]、90度[+π/2]～180度[+π]的范围中，在图7中如箭头b所示，控制为相位比较结果S7Q的相位差为180度，并可以使作为相位比较结果S7I的生成基准的振荡输出信号S6I与时钟CK同步。
根据该关系，控制方向判断电路257如图8所示，保持以相位比较结果S7I、S7Q的符号为地址的表格，并通过该表格来决定控制方向(进[+]、退[-])，来输出对应于该控制方向的控制信号S10。
积分电路258对通过控制方向判断电路257得到的控制信号S10，求出一个周期8个取样的总和S11。
校正电路259根据通过三进制化电路256I得到的三进制化信号S9I，检测出理论上存在的不能检测相位误差的相位差是[±π/2]，并将进行了校正处理的控制信号S12按一个周期一次输出到可变型分频器52中。
根据图5所示的结构的解调电路，通过从基于相位相差90度的振荡输出信号的第一和第二相位比较结果，来根据该第一和第二相位比较结果的正负决定控制方向而使振荡频率可变，从而即使在PSK调制信号S1、S2劣化的情况下，也可通过简单的结构来可靠再现时钟CK后解调数据。
并且，通过检测出为有误锁状态危险的相位差[±π/2]，由校正电路259来对控制量进行校正，由此可以可靠再现时钟CK来解调数据，而不会陷入误锁状态。
即，在本发明的实施方式中，作为输出基于相位不同的振荡输出信号的第一和第二相位比较结果的结构，可以为例如对于相位比较电路的相位比较结果，得到移动平均作为输出，并处理该移动平均值后输出的结构，并根据该输出从应锁定相位中检测出为最远离的相位差[±π/2]，用预定的控制量进行校正，从而可以可靠再现时钟CK，来解调数据，而不会陷入误锁状态。
另外，在上述的实施方式中，描述了通过发送信号的功率来使IC卡工作的情况，但是本发明并不限于此，还可以广泛应用于通过电池工作的情况等。
另外，在上述的实施方式中，描述了从基于曼彻斯特编码的PSK调制信号中生成时钟，或解调数据的情况，但是本发明并不限于此，可以广泛适用于从各种PSK调制信号生成时钟，或解调数据的情况，进一步，从ASK调制信号生成时钟的情况等，从各种调制信号生成时钟，或使用该时钟来再现数据的情况。
进一步，在上述的实施方式中，举出适用于IC卡和作为IC卡处理装置的读写器为例进行了说明，但是本发明并不限于此，还可广泛适用于各种数据传送装置的PLL电路、解调电路。
另外，本发明并不限于参照附图说明的上述实施方式，在不脱离附加的权利要求的范围和其精神的情况下，本领域内普通技术人员应明白可以进行各种改变、置换或与其相同的情况。
Claims (12)
1、一种PLL电路，从经传送系统传送的输入信号来再现所述输入信号的时钟，其特征在于，
包括：
二进制化电路，二进制化所述输入信号来生成二进制化信号；信号生成电路，通过控制信号使频率可变，输出第一振荡输出信号和相对所述第一振荡输出信号相位相差90度的第二振荡输出信号；
第一相位比较电路，相位比较所述第一振荡输出信号和所述二进制化信号，并输出第一相位比较结果；
第二相位比较电路，相位比较所述第二振荡输出信号和所述二进制化信号，并输出第二相位比较结果；
控制方向判断电路，根据所述第一和第二相位比较结果的正负，来判断基于所述控制信号的控制方向，并输出控制方向判断结果；
积分电路，积分所述控制方向判断结果，并输出积分结果；
校正电路，判别所述积分结果是否为零，从该判别结果和所述第一或第二相位比较电路的输出中检测出所述第一相位比较结果和所述第二相位比较结果的相位差为±90度，并输出根据该检测结果进行了校正处理的控制信号，
通过所述已经校正处理的控制信号来控制所述信号生成电路的工作。
2、根据权利要求1所述的PLL电路，其特征在于，
所述输入信号是PSK调制信号。
3、根据权利要求1所述的PLL电路，其特征在于，
所述输入信号是基于曼彻斯特编码的调制信号。
4、一种解调电路，从经传送系统传送的输入信号来再现经所述输入信号传送的数据串，其特征在于，
包括：
二进制化电路，二进制化所述输入信号来生成二进制化信号；信号生成电路，通过控制信号使频率可变，输出第一振荡输出信号和相对所述第一振荡输出信号相位相差90度的第二振荡输出信号；
第一相位比较电路，相位比较所述第一振荡输出信号和所述二进制化信号，并输出第一相位比较结果；
第二相位比较电路，相位比较所述第二振荡输出信号和所述二进制化信号，并输出第二相位比较结果；
控制方向判断电路，根据所述第一和第二相位比较结果的正负，来判断基于所述控制信号的控制方向，并输出控制方向判断结果；
积分电路，对所述输入信号的一个周期的所述控制方向判断结果进行积分，并输出积分结果；
校正电路，判别所述积分结果是否为零，从该判别结果和所述第一或第二相位比较电路的输出中检测出所述第一相位比较结果和所述第二相位比较结果的相位差为±90度，并输出根据该检测结果进行了校正处理的控制信号，
通过所述已经校正处理的控制信号来控制所述信号生成电路的工作，并通过所述第一或第二相位比较结果来输出所述数据串。
5、根据权利要求4所述的解调电路，其特征在于，
所述输入信号是PSK调制信号。
6、根据权利要求5所述的解调电路，其特征在于，
所述输入信号是基于曼彻斯特编码的调制信号。
7、一种IC卡，从经天线接收的发送信号中通过解调电路解调数据串来进行处理，其特征在于，
所述解调电路包括二进制化电路，二进制化所述发送信号来生成二进制化信号；信号生成电路，通过控制信号使频率可变，输出第一振荡输出信号和相对所述第一振荡输出信号相位相差90度的第二振荡输出信号；第一相位比较电路，相位比较所述第一振荡输出信号和所述二进制化信号，并输出第一相位比较结果；第二相位比较电路，相位比较所述第二振荡输出信号和所述二进制化信号，并输出第二相位比较结果；控制方向判断电路，根据所述第一和第二相位比较结果的正负，来判断基于所述控制信号的控制方向，并输出控制方向判断结果；积分电路，对所述发送信号的一个周期的所述控制方向判断结果进行积分，并输出积分结果；校正电路，判别所述积分结果是否为零，从该判别结果和所述第一或第二相位比较电路的输出中检测出所述第一相位比较结果和所述第二相位比较结果的相位差为±90度，并输出根据该检测结果进行了校正处理的控制信号，
通过所述已经校正处理的控制信号来控制所述信号生成电路的工作，并通过所述第一或第二相位比较结果来输出所述数据串。
8、根据权利要求7所述的IC卡，其特征在于，
所述发送信号是PSK调制信号。
9、根据权利要求7所述的IC卡，其特征在于，
所述发送信号是基于曼彻斯特编码的调制信号。
10、一种IC卡处理装置，从经天线接收的响应信号中使用解调电路解调从IC卡发送的数据串来进行处理，其特征在于，
所述解调电路包括二进制化电路，二进制化所述响应信号来生成二进制化信号；信号生成电路，通过控制信号使频率可变，输出第一振荡输出信号和相对所述第一振荡输出信号相位相差90度的第二振荡输出信号；第一相位比较电路，相位比较所述第一振荡输出信号和所述二进制化信号，并输出第一相位比较结果；第二相位比较电路，相位比较所述第二振荡输出信号和所述二进制化信号，并输出第二相位比较结果；控制方向判断电路，根据所述第一和第二相位比较结果的正负，来判断基于所述控制信号的控制方向，并输出控制方向判断结果；积分电路，对所述响应信号的一个周期的所述控制方向判断结果进行积分，并输出积分结果；校正电路，判别所述积分结果是否为零，从该判别结果和所述第一或第二相位比较电路的输出中检测出所述第一相位比较结果和所述第二相位比较结果的相位差为±90度，并输出根据该检测结果进行了校正处理的控制信号，
通过所述已经校正处理的控制信号来控制所述信号生成电路的工作，并通过所述第一或第二相位比较结果来输出所述数据串。
11、根据权利要求10所述的IC卡处理装置，其特征在于，
所述响应信号是PSK调制信号。
12、根据权利要求10所述的IC卡处理装置，其特征在于，
所述响应信号是基于曼彻斯特编码的调制信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP035659/2004 | 2004-02-12 | ||
| JP2004035659 | 2004-02-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1765095A CN1765095A (zh) | 2006-04-26 |
| CN100542156C true CN100542156C (zh) | 2009-09-16 |
Family
ID=34857694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005800001304A Expired - Fee Related CN100542156C (zh) | 2004-02-12 | 2005-02-14 | Pll电路、解调电路、ic卡和ic卡处理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060255156A1 (zh) |
| JP (1) | JP4487931B2 (zh) |
| CN (1) | CN100542156C (zh) |
| WO (1) | WO2005079032A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4245038B2 (ja) | 2006-11-02 | 2009-03-25 | ソニー株式会社 | Ｐｌｌ回路、位相制御方法、および、ｉｃチップ |
| JP2009111497A (ja) * | 2007-10-26 | 2009-05-21 | Olympus Corp | 信号処理装置及び信号処理方法 |
| JP2012222486A (ja) * | 2011-04-06 | 2012-11-12 | Nippon Telegr & Teleph Corp <Ntt> | 生体通信システム、通信装置および生体通信システムの通信方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4531102A (en) * | 1983-02-28 | 1985-07-23 | Gk Technologies, Incorporated | Digital phase lock loop system |
| EP0297774B1 (en) * | 1987-06-30 | 1994-06-08 | Nec Corporation | Phase controlled demodulator for digital communications system |
| JPH0738023B2 (ja) * | 1990-02-13 | 1995-04-26 | パイオニア株式会社 | Ｇｐｓ受信機の衛星電波捕捉方法 |
| US5463627A (en) * | 1993-02-23 | 1995-10-31 | Matsushita Electric Industrial Co., Ltd. | Frame synchronizing apparatus for quadrature modulation data communication radio receiver |
| US6023491A (en) * | 1994-06-21 | 2000-02-08 | Matsushita Electric Industrail Co., Ltd. | Demodulation apparatus performing different frequency control functions using separately provided oscillators |
| JP4131344B2 (ja) * | 1998-03-26 | 2008-08-13 | ソニー株式会社 | Ｐｌｌ回路、復調回路、ｉｃカード及びｉｃカード処理装置 |
| JP3562441B2 (ja) * | 2000-05-19 | 2004-09-08 | 株式会社デンソー | クロック同期補正方法及び同期クロック生成装置 |
| JP3904969B2 (ja) * | 2002-04-22 | 2007-04-11 | 株式会社東芝 | ディジタル復調装置 |
-
2005
- 2005-02-14 WO PCT/JP2005/002161 patent/WO2005079032A1/ja not_active Application Discontinuation
- 2005-02-14 CN CNB2005800001304A patent/CN100542156C/zh not_active Expired - Fee Related
- 2005-02-14 JP JP2005517996A patent/JP4487931B2/ja not_active Expired - Fee Related
- 2005-02-14 US US10/549,754 patent/US20060255156A1/en not_active Abandoned
Non-Patent Citations (3)
| Title |
|---|
| 特开2001-333055A 2001.11.30 |
| 特开2003-319003A 2003.11.07 |
| 特开平11-274919A 1999.10.08 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005079032A1 (ja) | 2005-08-25 |
| US20060255156A1 (en) | 2006-11-16 |
| CN1765095A (zh) | 2006-04-26 |
| JP4487931B2 (ja) | 2010-06-23 |
| JPWO2005079032A1 (ja) | 2007-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6628112B2 (en) | System and method for detecting phase offset in a phase-locked loop | |
| US5621755A (en) | CMOS technology high speed digital signal transceiver | |
| JPH08186513A (ja) | 無線カード通信装置 | |
| US8629760B2 (en) | Signal conversion device, radio frequency identification (RFID) tag, and method for operating the RFID tag | |
| JPH08167012A (ja) | データ記憶媒体 | |
| US10447350B2 (en) | High-speed circuits for active load modulation and related methods | |
| US6765959B1 (en) | Communication method of contactless ID card and integrated circuit used in communication method | |
| US4663769A (en) | Clock acquisition indicator circuit for NRZ data | |
| JP2008536424A (ja) | 非同期変調及び非同期復調に基づく非接触式通信方法 | |
| CN100542156C (zh) | Pll电路、解调电路、ic卡和ic卡处理装置 | |
| US9705544B2 (en) | Wireless receiver and method | |
| CN107851172A (zh) | 射频识别应答器和通过射频识别技术进行数据传输的方法 | |
| JPH05236031A (ja) | データ伝送方式 | |
| JPS63136853A (ja) | データ流からタイミング情報を回収する装置 | |
| JP4131344B2 (ja) | Ｐｌｌ回路、復調回路、ｉｃカード及びｉｃカード処理装置 | |
| CN205864458U (zh) | 一种反调制锁相环载波同步电路 | |
| EP4037190A1 (en) | System and method for generating subharmonic locked frequency division and phase interpolation | |
| JP4277235B2 (ja) | Ｐｌｌ回路、復調回路、ｉｃカード及びｉｃカード処理装置 | |
| TWI769877B (zh) | 時脈與資料回復之方法及系統 | |
| JPS6212241A (ja) | デイジタル伝送方式 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| CN1387348A (zh) | 具有锁相环路电路使用频移键控技术的射频调制解调器 | |
| JP4273987B2 (ja) | データ同期装置、データ通信装置およびデータ通信装置の処理装置 | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| EP1973287A1 (en) | A system for demodulation of phase shift keying signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1091062 Country of ref document: HK |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090916 Termination date: 20100214 |
|
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1091062 Country of ref document: HK |