JPWO2005079032A1 - Ｐｌｌ回路、復調回路、ｉｃカード及びｉｃカード処理装置 - Google Patents

Abstract

本発明は、所望の伝送系を介して伝送された入力信号より、入力信号を介して伝送されるデータ列を再生する復調回路であり、発振器（２５２）及び可変型分周器（２５３）により生成される第１の発振出力信号及び第１の発振出力信号に対して９０度［π／２］位相の異なる第２の発振出力信号をイクスクルーシブオア（ＥＸ−ＯＲ）回路（２５４Ｑ）（２５４Ｉ）により位相比較し、その位相比較結果の正負に基づいて制御方向判定回路（２５７）により制御方向を判定し、その制御方向判定結果を積算回路（２５８）により入力信号の１周期分積算して、その積算結果に対し、補正回路（２５９）により、位相比較結果に基づいて位相差が［±π／２］の場合に所定の制御量とする補正処理を行い、１周期に１回に出力される補正処理済みの制御信号により可変型分周器（２５３）の動作を制御する。

Description

本発明は、ＰＬＬ回路、復調回路、ＩＣカード及びＩＣカード処理装置に関し、特に、非接触により種々のデータを入出力するＩＣカードと、このＩＣカードとデータ通信するＩＣカード処理装置に適用される。
本出願は、日本国において２００４年２月１２日に出願された日本特許出願番号２００４−０３５６５９を基礎として優先権を主張するものであり、この出願は参照することにより、本出願に援用される。

従来、ＩＣカードを用いたＩＣカードシステムが用いられている。この種のＩＣカードシステムは、交通機関の改札システム、部屋の入退出管理システム等に適用されている。このようなＩＣカードシステムは、ユーザが携帯するＩＣカードと、これらＩＣカードとの間で種々のデータを送受信するリーダライタとを含むＩＣカード処理装置を備える。このＩＣカードシステムにおいて、ＩＣカードとリーダライタとの間では、非接触により種々のデータが送受信される。
この種のＩＣカードシステムに用いられるリーダライタは、所定周波数の搬送波を所望のデータ列により変調して送信信号を生成し、この送信信号をＩＣカードに送出する。また、ＩＣカードは、アンテナを介してこの送信信号を受信し、この送信信号よりリーダライタから送出されたデータを復調する。さらに、ＩＣカードは、この受信したデータに応じて、内部に保持する個人情報等のデータを所定の搬送波により変調してリーダライタに送出する。
リーダライタは、このＩＣカードより送出されたデータを受信し、この受信したデータより、改札機の扉を開閉し、又は部屋の入退出を許可するように構成されている。
このようなＩＣカードシステムは、図１に示すような復調器１を用いて、リーダライタより送出されたデータを受信し、またＩＣカードより送信されたデータを受信する。この復調器１は、アンテナ入力より復調されたＰＳＫ変調信号Ｓ１をリミッタ回路構成の２値化回路２に入力する。２値化回路２に入力されたＰＳＫ変調信号Ｓ１は、２値化される。位相比較回路３は、この２値化回路２より出力される２値化信号ＳＡと制御型発振回路４より出力されるクロックＣＫとを位相比較するイクスクルーシブオア回路等により構成され、２値化信号ＳＡの位相によらず位相比較結果をローパスフィルタ（ＬＰＦ）５に出力する。ローパスフィルタ５は、位相比較結果を帯域制限し、制御型発振回路４の制御信号を生成する。制御型発振回路４は、この制御信号に応じて発振周波数を可変する。
これにより、復調器１は、ＰＬＬ回路を構成して２値化信号ＳＡに位相同期したクロックＣＫを生成し、ＰＳＫ変調信号よりクロックＣＫを再生する。ラッチ回路６は、このクロックＣＫにより２値化信号を順次ラッチし、これによりＰＳＫ変調信号Ｓ１を復調してなるデータ列Ｄ１を出力する。
ところで、ＩＣカードシステムにおいては、ＩＣカードとリーダライタとの距離によりアンテナ入力が大きく変化する。これに伴ってＰＳＫ変調信号Ｓ１の波形が著しく劣化し、またＳ／Ｎ比も大きく劣化する。
その結果、従来の復調器は、ＰＳＫ変調信号Ｓ１を２値化して得られる２値化信号においてデューティ比が変化し、これにより２値化信号ＳＡよりＰＳＫ変調信号Ｓ１のクロックを正しく再生することが困難になる。このようにクロックを正しく再生することが困難になると、その分正しくデータ再生することも困難になる。
この問題を解決する１つの方法として、本件出願人は、コスタスループによりＰＳＫ変調信号を復調するようにした復調回路を特開平１１−２７４９１９号公報において提案している。

上述の如くＰＳＫ変調、又は、マンチェスタ符号化されたデジタルデータを受信する場合、サンプリングクロックの抽出を行う必要性がある。コスタスループ等のＰＬＬ回路では、内部に実装された内部発振器の出力信号と受信するデジタルデータの位相比較を行い、その結果により内部発信器の発振周波数と位相の制御を行うことでサンプリングクロックの抽出を行う。
しかしながら、データのデューティや位相状態によっては、位相誤差が検出できない位相差が原理的に存在し、この位相差にはまり込むと、誤ロック状態が発生してしまう。
そこで、本発明の目的は、上述の如き従来の問題点に鑑み、誤ロック状態を検出し、その状態を回避することにより、確実にサンプリングクロックの抽出を可能にしたＰＬＬ回路、復調回路、これらを使用したＩＣカード及びＩＣカード処理装置を提供することにある。
本発明は、所望の伝送系を介して伝送された入力信号より、入力信号のクロックを再生するＰＬＬ回路において、入力信号を２値化して２値化信号を生成する２値化回路と、制御信号により周波数を可変して、第１の発振出力信号と、第１の発振出力信号に対して９０度［π／２］位相の異なる第２の発振出力信号を出力する信号生成回路と、第１の発振出力信号と２値化信号とを位相比較し、第１の位相比較結果を出力する第１の位相比較回路と、第２の発振出力信号と２値化信号とを位相比較し、第２の位相比較結果を出力する第２の位相比較回路と、第１及び第２の位相比較結果の正負に基づいて制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定回路と、制御方向判定結果を積算して、積算結果を出力する積算回路と、積算結果が零であるか否かを判別し、この判別結果と第１又は第２の位相比較回路の出力から位相差が［±π／２］であることを検出し、この検出結果に基づいて補正処理が行われた制御信号を出力する補正回路とを備え、補正処理済みの制御信号により信号生成回路の動作を制御する。
また、本発明は、所望の伝送系を介して伝送された入力信号より、入力信号を介して伝送されるデータ列を再生する復調回路において、入力信号を２値化して２値化信号を生成する２値化回路と、制御信号により周波数を可変して、第１の発振出力信号と、第１の発振出力信号に対して９０度［π／２］位相の異なる第２の発振出力信号を出力する信号生成回路と、第１の発振出力信号と２値化信号とを位相比較し、第１の位相比較結果を出力する第１の位相比較回路と、第２の発振出力信号と２値化信号とを位相比較し、第２の位相比較結果を出力する第２の位相比較回路と、第１及び第２の位相比較結果の正負に基づいて制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定回路と、制御方向判定結果を入力信号の１周期分積算して、積算結果を出力する積算回路と、積算結果が零であるか否かを判別し、この判別結果と第１又は第２の位相比較回路の出力から位相差が［±π／２］であることを検出し、この検出結果に基づいて補正処理が行われた制御信号を出力する補正回路とを備え、補正処理済みの制御信号により信号生成回路の動作を制御して、第１又は第２の位相比較結果によりデータ列を出力する。
本発明は、アンテナを介して受信された送信信号から復調回路によりデータ列を復調して処理するＩＣカードにおいて、復調回路は、送信信号を２値化して２値化信号を生成する２値化回路と、制御信号により周波数を可変して、第１の発振出力信号と、第１の発振出力信号に対して９０度［π／２］位相の異なる第２の発振出力信号を出力する信号生成回路と、第１の発振出力信号と２値化信号とを位相比較し、第１の位相比較結果を出力する第１の位相比較回路と、第２の発振出力信号と２値化信号とを位相比較し、第２の位相比較結果を出力する第２の位相比較回路と、第１及び第２の位相比較結果の正負に基づいて制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定回路と、制御方向判定結果を入力信号の１周期分積算して、積算結果を出力する積算回路と、積算結果が零であるか否かを判別し、この判別結果と第１又は第２の位相比較回路の出力から位相差が［±π／２］であることを検出し、この検出結果に基づいて補正処理が行われた制御信号を出力する補正回路とを備え、補正処理済みの制御信号により信号生成回路の動作を制御して、第１又は第２の位相比較結果によりデータ列を出力する。
さらに、本発明は、アンテナを介して受信された応答信号から、復調回路を用いてＩＣカードより送出されたデータ列を復調して処理するＩＣカード処理装置において、復調回路は、応答信号を２値化して２値化信号を生成する２値化回路と、制御信号により周波数を可変して、第１の発振出力信号と、第１の発振出力信号に対して９０度［π／２］位相の異なる第２の発振出力信号を出力する信号生成回路と、第１の発振出力信号と２値化信号とを位相比較し、第１の位相比較結果を出力する第１の位相比較回路と、第２の発振出力信号と２値化信号とを位相比較し、第２の位相比較結果を出力する第２の位相比較回路と、第１及び第２の位相比較結果の正負に基づいて制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定回路と、制御方向判定結果を入力信号の１周期分積算して、積算結果を出力する積算回路と、積算結果が零であるか否かを判別し、この判別結果と第１又は第２の位相比較回路の出力から位相差が［±π／２］であることを検出し、この検出結果に基づいて補正処理が行われた制御信号を出力する補正回路とを備え、補正処理済みの制御信号により信号生成回路の動作を制御して、第１又は第２の位相比較結果によりデータ列を出力する。
本発明は、第１及び第２の位相比較結果の正負に基づいて制御信号による制御方向を判定した制御方向判定結果を入力信号の１周期分積算し、積算結果が零であるか否かを判別し、この判別結果と第１又は第２の位相比較回路の出力から位相差が［±π／２］であることを検出し、この検出結果に基づいて補正処理を行い、補正処理済みの制御信号により発振周波数を制御するので、誤ロック状態を回避して、確実にサンプリングクロックの抽出することができ、簡易な構成で、入力信号が劣化した場合でも確実に入力信号を処理することができる。
本発明のさらに他の目的、本発明によって得られる具体的な利点は、以下において図面を参照して説明される実施に形態から一層明らかにされるであろう。

［図１］図１は、従来の復調器を示すブロック回路図である。
［図２］図２は、本発明を適用したＩＣカードシステムの実施の形態を示すブロック回路図である。
［図３］図３は、ＩＣカードシステムにおけるＩＣカード及びリーダライタの変復調回路を示すブロック回路図である。
［図４］図４は、ＩＣカードシステムにおける送信信号及び応答信号の周波数スペクトラムを示す特性曲線図である。
［図５］図５は、ＩＣカード及びリーダライタにおける変復調回路に適用される復調器を示すブロック回路図である。
［図６］図６Ａ〜図６Ｈは、復調器の動作の説明に供する信号波形図である。
［図７］図７Ａ〜図７Ｄは、復調器の動作の説明に供する特性曲線図である。
［図８］図８は、復調器の制御方向判定回路の説明に供する図表である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。
本発明は、図２に示すような構成を備えたＩＣカードシステム１００に適用される。本実施の形態のＩＣカードシステム１００は、例えば交通機関の改札システムに適用され、ＩＣカード１０とリーダライタ２０との間でデータ通信をする。以下の説明では、データ通信装置としてカード形状を有するＩＣカードを例に挙げて説明するが、認証・決済等を行ういわゆるＩＣカード機能を有するＩＣチップを携帯電話等の情報端末装置に搭載してよいのはもちろんである。
ＩＣカード１０は、集積回路を実装した基板と保護シートとを積層してカード形状に形成されており、基板１０ａ上の配線パターンによりループアンテナ１１が形成され、この基板１０ａ上に実装した集積回路により、変復調回路１２及び信号処理回路１３が形成されている。
ループアンテナ１１は、リーダライタ２０のループアンテナ２１と結合して、このループアンテナ２１より送出された送信信号を受信するとともに、変復調回路１２で生成した応答信号を放射する。
変復調回路１２は、ループアンテナ１１で受信した送信信号より、このＩＣカード１０の動作に必要な電力、クロック等を生成する。さらに変復調回路１２は、この電力、クロックにより動作して、送信信号よりリーダライタ２０より送出されたデータ列（以下、送信データ列という。）Ｄ（Ｒ→Ｃ）を復調して信号処理回路１３に出力する。また、この送信データ列Ｄ（Ｒ→Ｃ）により送信が促されて信号処理回路１３より入力されるデータ列（以下、応答データ列という。）Ｄ（Ｃ→Ｒ）より応答信号を生成し、この応答信号によりループアンテナ１１を駆動して応答信号を放射する。
信号処理回路１３は、変復調回路１２で生成した電力、クロックにより動作して、送信データ列Ｄ（Ｒ→Ｃ）を解析し、必要に応じて応答データ列Ｄ（Ｃ→Ｒ）を変復調回路１５に出力する。
リーダライタ２０において、変復調回路２２は、ＳＰＵ（シグナルプロセスユニット）２３より入力される送信データ列Ｄ（Ｒ→Ｃ）より送信信号を生成し、この送信信号によりループアンテナ２１を駆動する。また、変復調回路２２は、このループアンテナ２１で受信された応答信号を信号処理して、ＩＣカード１０より送出された応答データ列Ｄ（Ｃ→Ｒ）を復調し、この応答データ列Ｄ（Ｃ→Ｒ）をＳＰＵ２３に出力する。
ＳＰＵ２３は、比較的簡易な処理手順を実行する演算処理ユニットにより構成され、ＩＣカード１０に送信する送信データ列Ｄ（Ｒ→Ｃ）を変復調回路２２に送出し、またこの変復調回路２２より入力される応答データ列Ｄ（Ｃ→Ｒ）を処理する。この処理において、ＳＰＵ２３は、必要に応じて表示部２４に処理経過、処理結果を表示する。また入力部２５からのコマンドにより動作を切り換え、必要に応じて外部装置２６との間で処理手順等のデータを入出力する。
図３は、ＩＣカード１０の変復調回路１２とリーダライタ２０の変復調回路２２を示すブロック回路図である。
リーダライタ２０の変復調回路２２において、変調器２２１は、ＳＰＵ２３より入力される送信データ列Ｄ（Ｒ→Ｃ）を所定周波数Ｆ１のクロックＣＫ１によりＰＳＫ変調し、ＰＳＫ変調信号Ｓ１を出力する。この場合、送信データレートとクロックＣＫ１の周波数が一致し、特定の位相関係の場合はマンチェスタ符号となる。変調器２２２は、変調器２２１より出力されるＰＳＫ変調信号Ｓ１を所定周波数Ｆｍの主搬送波ＳｍによりＡＳＫ変調してループアンテナ２１を駆動する。
これらによりリーダライタ２０は、送信データ列Ｄ（Ｒ→Ｃ）を２段階に変調して送信信号を生成し、この送信信号をループアンテナ２１より送出する。
ＩＣカード１０側の変復調回路１２において、電源供給回路１２１は、ループアンテナ１１に誘起される送信信号を受け、この送信信号を整流して直流電源を生成する。電源供給回路１２１は、この直流電源をＩＣカード１０の各回路ブロックに供給し、これにより送信信号の電力により変復調回路１２、信号処理回路１３を動作させる。
キャリア抽出器１２２は、ループアンテナ１１より送信信号を受け、この送信信号より主搬送波成分を抽出する。さらにこの主搬送波成分を動作クロックにして復調器１２３に出力する。さらにキャリア抽出器１２２は、この動作クロックを基準にして各種基準クロックを生成し、この基準クロックを信号処理回路１３等に出力する。
復調器１２３は、ループアンテナ１１より送信信号を受け、キャリア抽出器１２２より出力される動作クロックを用いてこの送信信号を処理することにより、この送信信号に重畳されてなる変調器２２１のＰＳＫ変調信号Ｓ１を復調する。
バンドパスフィルタ１２４は、この復調器１２３より出力されるＰＳＫ変調信号Ｓ１を帯域制限することにより、変調器２２１の出力信号Ｓ１に対応する信号成分を選択的に出力する。
復調器１２５は、このバンドパスフィルタ１２４の出力信号より送信データ列Ｄ（Ｒ→Ｃ）を復調し、この送信データ列Ｄ（Ｒ→Ｃ）を信号処理回路１３に出力する。これによりＩＣカード１０では、リーダライタ２０より送出された送信データ列Ｄ（Ｒ→Ｃ）を受信できるようになされている。
変調器１２６は、信号処理回路１３よりリーダライタ２０に送出する応答データ列Ｄ（Ｃ→Ｒ）を受け、この応答データ列Ｄ（Ｃ→Ｒ）を所定周波数Ｆ２のクロックＣＫ２によりＰＳＫ変調し、ＰＳＫ変調信号Ｓ２を出力する。この場合、応答データ列のレートとクロックＣＫ２の周波数が一致し、特定の位相関係の場合はマンチェスト符号となる。
負荷回路１２７は、電源供給回路１２１より出力される電源ラインに接続され、変調器１２６の出力信号Ｓ２に応じて抵抗値を変化させる。これにより負荷回路１２７は、電源供給回路１２１の負荷を出力信号Ｓ２に応じて変化させ、ループアンテナ１１より見た電源供給回路１２１の入力インピーダンスを出力信号Ｓ２に応じて変化させる。これにより負荷回路１２７は、ループアンテナ１１に誘起されてこのループアンテナ１１から再輻射される送信信号の電力を、変調器１２６の出力信号Ｓ２に応じて変化させる。
このようにしてループアンテナ１１から再輻射される電力は、主に主搬送波Ｓｍによる電力であり、ループアンテナ１１の周囲においては、変調器１２６の出力信号Ｓ２に応じて強度が変化する主搬送波Ｓｍによる電磁界が形成されることになる。これにより変復調回路１２は、等価的に、変調器１２６の出力信号Ｓ１を主搬送波ＳｍによりＡＳＫ変調して、リーダライタ２０に対して応答データ列Ｄ（Ｃ→Ｒ）を搬送する応答信号を生成し、この応答信号をループアンテナ１１より輻射する。
これにより負荷回路１２７は、電源供給回路１２１とともに、データ列Ｄ（Ｃ→Ｒ）を２段階で変調する変調回路を構成する。電源安定化回路１２８は、このように負荷の変化により変動する電源電圧を安定化させて出力する。
リーダライタ２０側の変復調回路２２において、復調器２２３は、このようにして生成されてループアンテナ２１に誘起される応答信号を受け、この応答信号に重畳されてなる変調器１２６の出力信号Ｓ２を復調する。
バンドパスフィルタ２２４は、この復調器２２３の出力信号を帯域制限することにより、変調器１２６の出力信号Ｓ２に対応する信号成分を選択的に出力する。
復調器２２５は、このバンドパスフィルタ２２４の出力信号より応答データ列Ｄ（Ｃ→Ｒ）を復調し、このデータ列Ｄ（Ｃ→Ｒ）をＳＰＵ２３に出力する。これによりリーダライタ２０では、ＩＣカード１０より送出された応答データ列Ｄ（Ｃ→Ｒ）を受信できるようになされている。
このようにしてデータ列を送受するＩＣカード１０及びリーダライタ２０において、クロックＣＫ１及びＣＫ２の周波数Ｆ１及びＦ２は、所定周波数だけ異なる周波数により設定される。また、この周波数Ｆ１及びＦ２は、図４に示すように、リーダライタ２０側の変調器２２１より出力されるＰＳＫ変調信号Ｓ１と、ＩＣカード１０側の変調器１２６より出力されるＰＳＫ変調信号Ｓ２とを周波数軸上で見たとき、側波帯Ｓ１Ｕ、Ｓ１Ｌ及びＳ２Ｕ、Ｓ２Ｌが重なり合わないように、またこれらＰＳＫ変調信号Ｓ１及びＳ２が重畳された際に、簡易な構成のバンドパスフィルタ１２４，２２４によりＰＳＫ変調信号Ｓ１及びＳ２の信号成分をそれぞれ抽出できるように、十分に離間した周波数に設定される。
これによりＩＣカード１０及びリーダライタ２０において、同時に、双方向でデータ交換できるようになされている。
図５は、ＩＣカード１０及びリーダライタ２０における変復調回路１２、２２に適用される復調器１２５、２２５を示すブロック回路図である。ＩＣカードシステム１００において、この復調器１２５、２２５は、処理する信号が異なる点を除いて同一に構成されることにより、ＩＣカード１０側の復調器１２についてだけ説明し、リーダライタ２０側の復調器２２５については、図２において相違する箇所に対応する符号を付して示し重複した説明を省略する。ＩＣカードシステム１００においては、この復調器１２５、２２５においてＰＳＫ変調信号Ｓ１、Ｓ２を処理してデータ列Ｄ（Ｒ→Ｃ）、Ｄ（Ｃ→Ｒ）を復調する。
なお、マンチェスタ符号は、図６Ａ及び図６Ｂに示すように、伝送に供するデータの論理レベルに応じて、クロックの１周期で位相が反転するビットコーディングである。これによりＰＳＫ変調信号Ｓ１、Ｓ２においては、伝送に供するデータの論理レベルに応じて、クロックＣＫ１、ＣＫ２のエッジ情報が伝送されない場合が発生する。
ＩＣカードシステム１００においては、ＩＣカード１０とリーダライタ２０間の距離が離間すると、図６Ｃに示すように、復調されたＰＳＫ変調信号Ｓ１、Ｓ２のＳＮ比が劣化し、また波形歪みが発生することになる。
２値化回路２５１は、リミッタ回路構成の２値化回路により構成され、バンドパスフィルタ１２４より入力されるＰＳＫ変調信号Ｓ１を２値化して、図６Ｄに示すような１周期８サンプルの２値化信号Ｓ３Ａと、この２値化信号Ｓ３Ａの極性を反転してなる図６Ｅに示すような２値化信号Ｓ３Ｂとを出力する。この場合、２値化信号Ｓ３Ａ，Ｓ３Ｂにおいては、ＰＳＫ変調信号Ｓ１、Ｓ２の波形が歪んだ分、デューティ比が５０〔％〕より変化して再生されることになる。
発振器２５２は、フレームレートが例えば２１１ＫｐｓのＰＳＫ変調信号Ｓ１のクロックＣＫ１に対して、フレームレートのＮ倍（例えばＮ＝６４）の周波数（１３．５６ＭＨｚ）を発振し、矩形波信号による発振出力信号Ｓ４を出力する。
可変型分周器２５３は、発振器２５２の発振出力信号Ｓ４を１／Ｎに分周し、ＰＳＫ変調信号Ｓ１とほぼ周波数の等しい図６Ｆに示すような第１の発振出力信号Ｓ６Ｑ、この第１の発振出力信号Ｓ６Ｑに対して９０度位相の異なる図６Ｇに示すような第２の発振出力信号Ｓ６Ｉを出力する。
イクスクルーシブオア（ＥＸ−ＯＲ）回路２５４Ｑは、第１の発振出力信号Ｓ６Ｑと２値化信号Ｓ３Ａとの排他的論理和出力として、第１の発振出力信号Ｓ６Ｑと２値化信号Ｓ３Ａとの位相比較結果Ｓ７Ｑを出力する。イクスクルーシブオア（ＥＸ−ＯＲ）回路２５４Ｉは、第２の発振出力信号Ｓ６Ｉと２値化信号Ｓ３Ｂと排他的論理和出力として、第２の発振出力信号Ｓ６Ｉと２値化信号Ｓ３Ｂとの位相比較結果Ｓ７Ｉを出力する。
ローパスフィルタ（ＬＰＦ）２５５Ｑは、ＥＸ−ＯＲ回路２５４Ｑにより得られた位相比較結果Ｓ７Ｑについて、半周期４サンプル毎に移動平均を５値出力として得、この移動平均値Ｓ８Ｑを出力する。ローパスフィルタ（ＬＰＦ）２５５Ｉは、ＥＸ−ＯＲ回路２５４Ｉにより得られた位相比較結果Ｓ７Ｉについて、半周期４サンプル毎に移動平均を５値出力として得、この移動平均値Ｓ８Ｉを出力する。
３値化回路２５６Ｑは、上記ＬＰＦ２５５Ｑから出力された５値の移動平均値Ｓ８Ｑを３値化して制御方向判定回路２５７に出力する。３値化回路２５６Ｉは、上記ＬＰＦ２５５Ｉから出力された５値の移動平均値Ｓ８Ｉを３値化して制御方向判定回路２５７と補正回路２５９に出力する。
制御方向判定回路２５７は、３値化回路２５６Ｑ、２５６Ｉにより得られた３値化信号Ｓ９Ｑ、Ｓ９Ｉに基づいて、上記可変型分周器５２における分周比の可変方向を決定し、この可変方向に従って制御信号Ｓ１０を出力する。
ここで、図７Ａ〜図７Ｄに示すように、第１の発振出力信号Ｓ６Ｑと２値化信号Ｓ３Ａの位相比較結果Ｓ７Ｑ及び第２の発振出力信号Ｓ６Ｉと２値化信号Ｓ３Ｂの位相比較結果Ｓ７Ｉの対比によりクロックＣＫ１との間の排他的論理和による位相比較結果をアナログ量Ｓ７ＩＡ、Ｓ７ＱＡにより示すと、クロックＣＫ１に対して位相が一致しているとき、すなわち、位相差０及びπ／２のとき、位相比較結果Ｓ７Ｉ、Ｓ７Ｑは、それぞれ大きな値が得られ、このとき９０度位相の異なる位相比較結果においては、値０の位相比較結果が得られる。さらにこれらの値は、位相差の変化により三角波形状に変化する（図７Ａ及び図７Ｂ参照。）
この関係を、図７Ｃ及び図７Ｄに示すように、位相比較結果Ｓ７Ｉ、Ｓ７Ｑの符号により示すと、第２の位相比較結果Ｓ７Ｉにおいては、−９０度［−π／２］から９０度［＋π／２］の範囲で値が正に立ち上がり、−９０度［−π／２］から−１８０度［−π］の範囲、９０度［＋π／２］から１８０度［＋π］の範囲で値が負に立ち下がる。また、これと９０度［π／２］位相の異なる第１の位相比較結果Ｓ７Ｑにおいては、０度［０］から９０度［＋π／２］の範囲で値が正に立ち上がり、０度［０］から−１８０度［−π］の範囲で値が負に立ち下がる。
これにより位相比較結果Ｓ７Ｉ、Ｓ７Ｑの符号により、２値化信号Ｓ３Ａに対する位相ずれを大まかに検出できることが判る。
これに対して２値化信号Ｓ３Ａの生成基準でなるマンチェスタ符号においては、データの論理レベルに応じてクロックＣＫに対して０度［０］、１８０度［π］の位相を形成する。この場合２値化信号Ｓ３Ａを用いた位相比較結果Ｓ７Ｉ、Ｓ７Ｑにおいては、ＰＳＫ変調信号Ｓ１により伝送されるデータに応じて、クロックＣＫ１に対して位相同期する箇所が位相差０度［０］、位相差１８０度［π］で切り換わることになる。
これにより位相比較結果Ｓ７Ｉにより検出される位相差が−９０度［−π／２］〜９０度［＋π／２］の範囲においては、図７において矢印ａにより示すように、位相比較結果Ｓ７Ｑの位相差が０度［０］になるように制御して、位相比較結果Ｓ７Ｉの生成基準でなる発振出力信号Ｓ６ＩをクロックＣＫに同期させることができる。
また、位相比較結果Ｓ７Ｉにより検出される位相差が−１８０度［−π］〜−９０度［−π／２］、９０度［＋π／２］〜１８０度［＋π］の範囲においては、図７において矢印ｂにより示すように、位相比較結果Ｓ７Ｑの位相差が１８０度になるように制御して、位相比較結果Ｓ７Ｉの生成基準でなる発振出力信号Ｓ６１をクロックＣＫに同期させることができる。
この関係に従って、制御方向判定回路２５７は、図８に示すように、位相比較結果Ｓ７Ｉ、Ｓ７Ｑの符号をアドレスにしたテーブルを保持し、このテーブルにより制御方向（進め［＋］、遅れ［−］）を決定し、この制御方向に応じた制御信号Ｓ１０を出力する。
積算回路２５８は、制御方向判定回路２５７により得られた制御信号Ｓ１０について１周期分８サンプルの総和Ｓ１１を求める。
補正回路２５９は、３値化回路２５６Ｉにより得られた３値化信号Ｓ９Ｉに基づいて、原理的に存在する位相誤差が検出できない位相差が［±π／２］であることを検出し、補正処理がなされた制御信号Ｓ１２を１周期に１回、可変型分周器５２に出力する。
図５に示した構成の復調回路によれば、９０度位相の異なる発振出力信号による第１及び第２の位相比較結果より、この第１及び第２の位相比較結果の正負に応じて制御方向を決定して発振周波数を可変したことにより、簡易な構成で、ＰＳＫ変調信号Ｓ１、Ｓ２が劣化した場合でも、確実にクロックＣＫを再生してデータを復調することができる。
しかも、誤ロック状態となってしまう虞のある位相差［±π／２］であることを検出して補正回路２５９によって制御量に補正を行うことにより、誤ロック状態に陥ることなく、確実にクロックＣＫを再生してデータを復調することができる。
すなわち、本発明の実施の形態では、位相の異なる発振出力信号による第１及び第２の位相比較結果を出力する構成としては、例えば、位相比較回路の位相比較結果について移動平均を出力として得、この移動平均値を処理して出力するする構成とすることができ、この出力に基づいてロックすべき位相から最も離れた位相差［±π／２］であることを検出し、所定の制御量で補正することにより誤ロック状態に陥ることなく、確実にクロックＣＫを再生してデータを復調することができる。
なお、上述の実施の形態においては、送信信号の電力によりＩＣカードを動作させる場合について述べたが、本発明はこれに限らず、電池により動作させる場合等にも広く適用することができる。
また、上述の実施の形態においては、マンチェスタ符号によるＰＳＫ変調信号よりクロックを生成し、またデータを復調する場合について述べたが、本発明はこれに限らず、種々のＰＳＫ変調信号によりクロックを生成し、またデータを復調する場合、さらにはＡＳＫ変調信号よりクロックを生成する場合等、種々の変調信号よりクロックを生成し、またこのクロックを用いてデータを再生する場合に広く適用することができる。
さらに、上述の実施の形態においては、ＩＣカード及びＩＣカード処理装置でなるリーダライタに適用した例を挙げて説明したが、本発明はこれに限らず、種々のデータ伝送装置のＰＬＬ回路、復調回路に広く適用することができる。
なお、本発明は、図面を参照して説明した上述の実施例に限定されるものではなく、添付の請求の範囲及びその主旨を逸脱することなく、様々な変更、置換又はその同等のものを行うことができることは当業者にとって明らかである。

Claims (12)

1. 所望の伝送系を介して伝送された入力信号より、前記入力信号のクロックを再生するＰＬＬ回路において、
   前記入力信号を２値化して２値化信号を生成する２値化回路と、制御信号により周波数を可変して、第１の発振出力信号と、前記第１の発振出力信号に対して９０度［π／２］位相の異なる第２の発振出力信号を出力する信号生成回路と、
   前記第１の発振出力信号と前記２値化信号とを位相比較し、第１の位相比較結果を出力する第１の位相比較回路と、
   前記第２の発振出力信号と前記２値化信号とを位相比較し、第２の位相比較結果を出力する第２の位相比較回路と、
   前記第１及び第２の位相比較結果の正負に基づいて前記制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定回路と、
   前記制御方向判定結果を積算して、積算結果を出力する積算回路と、
   前記積算結果が零であるか否かを判別し、この判別結果と前記第１又は第２の位相比較回路の出力から前記位相差が［±π／２］であることを検出し、この検出結果に基づいて補正処理が行われた制御信号を出力する補正回路とを備え、
   前記補正処理済みの制御信号により前記信号生成回路の動作を制御することを特徴とするＰＬＬ回路。
2. 前記入力信号がＰＳＫ変調信号でなることを特徴とする請求の範囲第１項記載のＰＬＬ回路。
3. 前記入力信号がマンチェスタ符号による変調信号でなることを特徴とする請求の範囲第１項記載のＰＬＬ回路。
4. 所望の伝送系を介して伝送された入力信号より、前記入力信号を介して伝送されるデータ列を再生する復調回路において、
   前記入力信号を２値化して２値化信号を生成する２値化回路と、制御信号により周波数を可変して、第１の発振出力信号と、前記第１の発振出力信号に対して９０度［π／２］位相の異なる第２の発振出力信号を出力する信号生成回路と、
   前記第１の発振出力信号と前記２値化信号とを位相比較し、第１の位相比較結果を出力する第１の位相比較回路と、
   前記第２の発振出力信号と前記２値化信号とを位相比較し、第２の位相比較結果を出力する第２の位相比較回路と、
   前記第１及び第２の位相比較結果の正負に基づいて前記制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定回路と、
   前記制御方向判定結果を前記入力信号の１周期分積算して、積算結果を出力する積算回路と、
   前記積算結果が零であるか否かを判別し、この判別結果と前記第１又は第２の位相比較回路の出力から前記位相差が［±π／２］であることを検出し、この検出結果に基づいて補正処理が行われた制御信号を出力する補正回路とを備え、
   前記補正処理済みの制御信号により前記信号生成回路の動作を制御して、前記第１又は第２の位相比較結果により前記データ列を出力することを特徴とする復調回路。
5. 前記入力信号がＰＳＫ変調信号でなることを特徴とする請求の範囲第４項記載の復調回路。
6. 前記入力信号がマンチェスタ符号による変調信号でなることを特徴とする請求の範囲第５項記載の復調回路。
7. アンテナを介して受信された送信信号から復調回路によりデータ列を復調して処理するＩＣカードにおいて、
   前記復調回路は、前記送信信号を２値化して２値化信号を生成する２値化回路と、制御信号により周波数を可変して、第１の発振出力信号と、前記第１の発振出力信号に対して９０度［π／２］位相の異なる第２の発振出力信号を出力する信号生成回路と、前記第１の発振出力信号と前記２値化信号とを位相比較し、第１の位相比較結果を出力する第１の位相比較回路と、前記第２の発振出力信号と前記２値化信号とを位相比較し、第２の位相比較結果を出力する第２の位相比較回路と、前記第１及び第２の位相比較結果の正負に基づいて前記制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定回路と、前記制御方向判定結果を前記入力信号の１周期分積算して、積算結果を出力する積算回路と、前記積算結果が零であるか否かを判別し、この判別結果と前記第１又は第２の位相比較回路の出力から前記位相差が［±π／２］であることを検出し、この検出結果に基づいて補正処理が行われた制御信号を出力する補正回路とを備え、
   前記補正処理済みの制御信号により前記信号生成回路の動作を制御して、前記第１又は第２の位相比較結果により前記データ列を出力することを特徴とするＩＣカード。
8. 前記送信信号がＰＳＫ変調信号でなることを特徴とする請求の範囲第７項記載のＩＣカード。
9. 前記送信信号がマンチェスタ符号による変調信号でなることを特徴とする請求の範囲第７項記載のＩＣカード。
10. アンテナを介して受信された応答信号から、復調回路を用いてＩＣ力ードより送出されたデータ列を復調して処理するＩＣカード処理装置において、
    前記復調回路は、前記応答信号を２値化して２値化信号を生成する２値化回路と、制御信号により周波数を可変して、第１の発振出力信号と、前記第１の発振出力信号に対して９０度［π／２］位相の異なる第２の発振出力信号を出力する信号生成回路と、前記第１の発振出力信号と前記２値化信号とを位相比較し、第１の位相比較結果を出力する第１の位相比較回路と、前記第２の発振出力信号と前記２値化信号とを位相比較し、第２の位相比較結果を出力する第２の位相比較回路と、前記第１及び第２の位相比較結果の正負に基づいて前記制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定回路と、前記制御方向判定結果を前記入力信号の１周期分積算して、積算結果を出力する積算回路と、前記積算結果が零であるか否かを判別し、この判別結果と前記第１又は第２の位相比較回路の出力から前記位相差が［±π／２］であることを検出し、この検出結果に基づいて補正処理が行われた制御信号を出力する補正回路とを備え、
    前記補正処理済みの制御信号により前記信号生成回路の動作を制御して、前記第１又は第２の位相比較結果により前記データ列を出力することを特徴とするＩＣカード処理装置。
11. 前記応答信号がＰＳＫ変調信号でなることを特徴とする請求の範囲第１０項記載のＩＣカード処理装置。
12. 前記応答信号がマンチェスタ符号による変調信号でなることを特徴とする請求の範囲第１０項記載のＩＣカード処理装置。

Images