CN100541466C - 系统芯片间信息传递方法 - Google Patents
系统芯片间信息传递方法 Download PDFInfo
- Publication number
- CN100541466C CN100541466C CNB2005100663710A CN200510066371A CN100541466C CN 100541466 C CN100541466 C CN 100541466C CN B2005100663710 A CNB2005100663710 A CN B2005100663710A CN 200510066371 A CN200510066371 A CN 200510066371A CN 100541466 C CN100541466 C CN 100541466C
- Authority
- CN
- China
- Prior art keywords
- chip
- soc
- interrupt
- information
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000005540 biological transmission Effects 0.000 claims abstract description 65
- 230000002093 peripheral effect Effects 0.000 claims description 35
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 10
- 230000007812 deficiency Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000027455 binding Effects 0.000 description 1
- 238000009739 binding Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
Abstract
一种系统芯片间信息传递方法，是于将应用于系统芯片与接口设备间信息传输的PCI Express总线使用于如南北桥芯片与中央处理单元(CPU)等系统芯片间的信息传递，并定义其中内存(Memory)封包与系统信息(System Message)封包中的特定地址，以传递中断相关或系统管理等系统芯片间的指令，其中包括的步骤有传送一中断应答指令、由第二系统芯片上行传送一中断/系统管理指令至第一系统芯片与由第一系统芯片下行传送一结束中断/系统管理指令至第二系统芯片等。
Description
技术领域
本发明涉及一种系统芯片间信息传递方法，特别指使用PCI Express总线于系统芯片间的信息传递，并定义其中特定地址以传递中断相关或系统管理等指令。
背景技术
公知的由英特尔公司于1992年发表制定的外围零件连接接口(PeriPheralComponent Interconnect，PCI)在32位计算机架构下，以33MHz传输速率达每秒133MB传输速度，或以66MHz时脉运作，传输速度可达266MB，PCI接口让每个设备都能直接存取中央处理器(CPU)，主要目的在提升计算机处理器与周边装置之间的数据传输速度。
但鉴于公知的应用于计算机系统内部输出入系统(I/O system)传输的PCI接口已遇频宽不足的瓶颈，故新一代输出入系统互连架构PCI Express(PCI-E)将作为未来各种运算平台的标准区域I/O总线，其中的PCI Express×1最低规格已具有单向每秒250MB、双向每秒500MB的速度；而如PCI Express×16规格，其传输速度可达到单向传输每秒4GB，或双向传输每秒8GB的全双工模式；甚至以×32规格来说，其最高传输速率可达每秒16GB的高速，是目前各种界面都无法凌驾的传输速度。
如欲使用此PCI Express接口，则使用模式与软件接口等重要的PCI属性都将继续被PCI Express所延用。并且计算机系统的中央处理器系统总线会继续提升其工作频率与电压，而内存的频宽亦须配合而提高，如南桥、北桥芯片组间的传输总线也会随之演进。
现有技术中，是将PCI接口或PCI Express接口应用于系统芯片与其外围装置的传输总线，如南桥(South Bridge)芯片与其扩充的外围组件，其中传输的信息至少包括内存信息(Memory)、输出入系统信息(I/O)、组态信息(Configuration)与厂商定义信息(Vendor Defined Message)等。
为提升计算机系统中整体的总线传输速度，本发明是将原本使用于系统芯片与周边装置间传输的PCI Express接口总线，应用于系统芯片之间或中央处理器与系统芯片间等的数据传输，故须于此PCI Express架构下改变其间封包传输规格，使能通过此PCI-E接口正确地传送各系统芯片间系统管理(systemmanagement)和中断(interrupt)等相关信息的封包，也同时能正确地接收其它系统芯片传来上述规格的封包。且因为沿用了PCI-Express的架构作为系统芯片间传递的接口，故可节省开发另一种传输接口的成本，并因此解决原本传输频宽不足的问题。
发明内容
本发明要解决的技术问题是提供一种系统芯片间讯信息传递方法，是应用PCI Express总线于如南北桥芯片与中央处理单元(CPU)等系统芯片间的信息传递，并定义其中内存(Memory)封包与系统信息(System Message)封包中的特定地址，以传递中断相关或系统管理等系统间的指令，步骤包括：a、传送一中断应答指令；b、由第二系统芯片上行传送一中断/系统管理指令至第一系统芯片；以及c、由第一系统芯片传送下行传送一结束中断/系统管理指令至第二系统芯片。
其中的一实施例是通过一内存封包中所定义的地址，达到系统芯片间传递多个指令的目的，方法步骤包括有：开始时，由外围装置要求执行一中断程序，并由CPU发出一中断应答指令，由第一系统芯片接收中断应答指令，再转换该中断应答指令为一内存读取指令，并存于内存封包中已定义的一中断应答地址，再由第二系统芯片接收该内存读取指令，并响应一内存读取指令接收完成的信息，之后，由第一系统芯片接收内存读取指令接收完成的信息，并转换为-中断应答完成的信息。
于上行传送一中断/系统管理指令的步骤包括：由第二系统芯片发送-内存写入指令至定义于该内存封包内的一中断/系统管理地址，第一系统芯片接着接收该中断/系统管理地址中的该内存写入指令，再转换该内存写入指令为-中断/系统管理的旁带信号。接着为下行传送一结束中断/系统管理指令的流程，其中包括先由CPU发送中断结束/系统管理指令，第一系统芯片再转换该中断结束/系统管理指令为内存写入指令，再存至内存封包中已定义的一中断结束/系统管理地址，接收该内存写入指令，最后由外围装置的驱动程序处理该结束中断的指令。
而另一实施例是通过一系统信息封包中所定义的地址，达到系统芯片间传递多个指令的目的，方法步骤包括如下：
先由周边装置对CPU要求执行一中断程序，CPU接着发出一中断应答指令，由第一系统芯片接收中断应答指令，再转换该中断应答指令为一于系统信息封包中定义的中断应答信息，接着由第二系统芯片接收定义的中断应答信息，并回复定义的中断应答信息接收完成的信息，由第一系统芯片接收该定义的中断应答信息接收完成的信息，再转换该已定义的中断应答信息接收完成的信息为一中断应答完成指令，第二系统芯片上行传送一中断/系统管理指令至第一系统芯片，并发送系统信息封包的特定地址中一已定义的中断/系统管理信息，第一系统芯片接收已定义的中断/系统管理信息，再转换已定义的中断/系统管理信息为该中断/系统管理的旁带信号。
之后，由第一系统芯片下行传送一结束中断/系统管理指令至第二系统芯片，先由第一系统芯片发送存于该系统信息封包中的特定地址的一中断结束/系统管理指令，接着转换该中断结束/系统管理指令为存于系统信息封包内特定地址的一中断结束/系统管理信息，并由第二系统芯片接收该已定义的中断结束/系统管理信息，最后，呼叫该外围装置的驱动程序处理结束中断的指令。
附图说明
图1所示的PCI Express架构的计算机系统示意图。
图2A所示为内存封包信息示意图。
图2B所示为系统信息封包信息示意图。
图3所示为本发明信息传递的架构示意图。
图4所示为本发明实施例于内存封包内传递中断/系统管理信息的流程图。
图5所示为内存封包中的中断/系统管理信息上行传输流程。
图6所示为内存封包中的中断/系统管理信息下行传输流程。
图7所示为本发明实施例于系统信息封包内传递中断/系统管理信息的流程图。
图8所示为系统信息封包中的中断/系统管理信息上行传输流程。
图9所示为系统信息封包中的中断/系统管理信息下行传输流程。
中央处理单元11 北桥芯片12
南桥芯片13 内存单元14
图形单元15 外围装置16
储存单元17 交换器18
外围装置180 PCI总线19
外围装置190 第一地址21
第二地址22 系统中断信息INTR
中断应答信息INTA 系统管理信息SMC
电源管理信息PMAG 中央处理单元30
总线301 第一系统31
总线302 第二系统32
总线303 第三系统33
交换器34
外围装置311、312、313、314、315、316
具体实施方式
本发明系将原本使用于系统芯片与周边装置间传输的PCI Express接口总线，用于系统芯片之间或中央处理器与系统芯片间等的数据传输，故须于此PCIExpress架构下改变其间封包传输规格，使能通过此PCI-E接口正确地传送各系统芯片间系统管理(system management)和中断(interrupt)等相关信息的封包，也同时能正确地接收其它系统芯片传来上述规格的封包。
由于现行的PCI Express封包格式仅定义有内存(Memory)、输出入系统(I/O)、组态(Configuration)与信息(Message)等封包，并无定义各系统芯片间所需传达的系统管理和中断信息相关的封包，故须于此发明中定义一新的规格。
请参阅图1所示的PCI Express架构的计算机系统示意图，此示意图为公知的PCI与PCI Express混合的架构，实际运用并不限于此，可为纯粹的PCI Express架构的计算机系统。其计算机系统包括一北桥芯片(North Bridge)12耦接至一中央处理单元(CPU)11，北桥芯片12则为耦接有如系统内存的内存单元14与处理图形显示的图形单元15，在另一架构上，如超微公司(AMD)的K8架构，系统内存是耦接至中央处理单元11。一连接外围设备与输出入系统(I/O)的南桥芯片(South Bridge)13则耦接至该北桥芯片12，并以USB、PS/2连接如键盘、鼠标等输出入的外围装置16，如以串行式ATA(Serial ATA)接口连接储存单元17，如硬盘机、光驱等。
而以本实施例的PCI与PCI Express混合架构所示，南桥芯片13以PCI总线(PCI bus)连接多个支持此接口的外围装置190，或以PCI Express总线连接支持此接口的外围装置180，而PCI Express分支型的平行式总线拓扑(topology)需包括一个主机端桥接器(并无显示于图中)与多组端点(I/O单元)的连结，故此多重点对点连接架构将交换器18导入此输出入系统拓扑中，取代了PCI多点下载总线的公知技术。
于上述系统芯片与周边装置间高速PCI Express的传输应用中，为达整体效率的提升，本发明更将PCI-E总线接口应用于南北桥间的传输接口，或中央处理单元与南北桥的接口，或其它系统芯片间的传输接口，而不需开发其它总线来因应需要，但其PCI-E规格中所传输的信息并不完全符合系统芯片间信息传输的需要，故本发明提出以下两种实施方式，解决PCI-E规格中缺漏的部份：
其一实施例为利用PCI Express内存封包格式(Memory Packet Format)给定一组特定的定址地址，即可在PCI-E上区分系统管理和中断相关的封包与其它封包的不同。PCI Express规格中传输的信息至少包括内存信息(Memory)、输出入系统信息(I/O)、组态信息(Configuration)与厂商定义信息(VendorDefined Message)或称系统信息(System Message)等。如欲符合系统芯片间的信息传输，需如图2A所示的传输封包信息，于内存封包中给定一第一地址21，并重新定义其中内容，如于其中特定地址加入系统中断信息(Interrupt)INTR、中断应答信息(Interrupt Acknow ledge)INTA、系统管理信息(SystemManagement)SMC与电源管理信息(Power Management)PMAG等多个信息。
而本发明另一实施例为利用PCI Express中的系统信息(Sgstem Message)封包来定义系统管理和中断相关的封包，亦同样达成与其它封包的区隔。如图2B所示，于系统信息封包中给定一第二地址22，并重新定义其中内容，如于其中特定地址加入系统中断信息INTR、中断应答信息INTA、系统管理信息SMC与电源管理信息PMAG等多个信息。
请参阅图3所示本发明信息传递的架构示意图，如同图1所示的计算机架构，此实施例所示的架构可为中央处理器与南北桥为主的系统信息连接架构，其中以中央处理单元30耦接至各系统单元，如以总线301耦接至第一系统31，再以总线302耦接至第二系统32，再以总线303耦接至第三系统33，各系统即以PCIExpress总线连接各外围装置311～316，或经交换器34耦接各外围装置314、315。而本发明更以系统与周边装置间耦接的PCI-E总线应用于系统间的总线，如应用于上述总线301、302与303，因为是沿用已有的总线规格，故可节省其它开发经费与兼容问题。
图4所示为本发明的一较佳实施例于内存封包内传递中断应答指令INTA的流程图：
开始时，外围装置的驱动程序对中央处理单元(CPU)要求执行中断程序(Interrupt Process)(步骤S401)；
之后，中央处理单元对其系统芯片，如北桥芯片，发出中断应答指令(Interrupt Acknow ledge，INTA)(步骤S403)；
接着，第一系统芯片(如北桥芯片)接收中央处理单元的中断应答指令(步骤S405)，然后第一系统芯片转换该中断应答指令为一内存读取指令(MemoryRead Command)，并存于内存封包中本发明予以定义的中断应答地址(INTAmemory address)(步骤S407)；
之后，第二系统芯片，如南桥芯片，由内存封包中接收由中断应答指令转换的内存读取指令(步骤S409)，再接着响应第一系统芯片信息，即一内存读取指令接收完成(Completion of Memory Read Command)的信息(步骤S411)；
再由第一系统芯片接收该内存读取指令接收完成的信息(步骤S413)，最后，第一系统芯片即转换该内存读取指令接收完成的信息成为一中断应答完成的信息(INTA Completion)(步骤S415)。
上述的流程是由中断应答指令转换为内存读取指令，当完成此中断应答指令的传输后，接着进行本发明实施例图5所示的内存封包中的系统管理信息上行传输流程，即由该第二系统芯片上行传送(upstream)一中断/系统管理指令至第一系统芯片：
系统管理信息的传输开始时，第二系统芯片，如南桥芯片，即发送内存写入指令(Memory Write Command)至已于该内存封包内定义的中断/系统管理地址(INTR/System Management memory addresses)(步骤S501)；
接着由第一系统芯片，如北桥芯片，接收该中断/系统管理地址中的内存写入指令(步骤S503)；
之后，第一系统芯片转换该内存写入指令为中断/系统管理的旁带信号(sideband signal)(步骤S505)。一个典型的64位PCI-E总线在总共127个信号针脚中可包含64条地址/数据线和33个左右的旁带信号，当利用旁带信号时，由于采用的地址线与其它信号不同，故其它指令便能不受影响而继续动作，可减少等待时间的浪费。
上述的流程为内存封包中的系统管理信息上行传输流程，即由第二系统芯片将中断与系统管理信息传输至第一系统芯片，而如本发明实施例图6所示。其为当图5的中断指令与系统管理信息上行传输结束后，内存封包中的系统管理信息下行传输流程开始，即为图6所述由第一系统芯片下行传送(downstream)一结束中断/系统管理指令至第二系统芯片：
开始时，由中央处理单元发送中断结束/系统管理指令(EOI(End ofInterrupt)/System Management)(步骤S601)；
再由第一系统芯片转换该中断结束/系统管理指令为内存写入指令(Memory Write Command)，并存至内存封包中已定义的中断结束/系统管理地址(EOI/System Manayement memory address)(步骤S603)；
最后，由第二系统芯片接收上述存入该内存封包中的写入该中断结束/系统管理地址的中断结束/系统管理指令转换的内存写入指令(步骤S605)；
最后，再将此结束中断指令通知外围装置，即呼叫其驱动程序处理结束中断的指令(步骤S607)，即完成此下行传输流程。
如上所述，通过图4所述的传递中断应答指令流程，与图5所述的系统管理信息上行传输流程，加上图6所述的系统管理信息下行传输流程，达成藉PCIExpress总线的内存封包传输中断指令的目的。
在内存封包内定义特定地址来传递中断指令、中断应答指令与系统管理信息等，与如图2B利用系统信息封包(System Message)特定地址来传递的流程会有所不同，请参阅图7所示的较佳实施例：
系统信息封包中的中断应答指令传输流程一开始，即由外围装置的驱动程序对中央处理单元要求执行中断程序(步骤S701)；
中央处理单元受理后，发出一中断应答指令INTA(步骤S703)，并由第一系统芯片，如北桥芯片，接收该中断应答指令(步骤S705)；
接着，第一系统芯片转换该中断应答指令为一于系统信息封包中定义的中断应答信息(Defined INTA Message)(步骤S707)；
完成后，由第二系统芯片接收该定义的中断应答信息(步骤S709)，接着由第二系统芯片在发送回复第一系统芯片，通知该定义的中断应答信息接收完成的信息(Defined INTA Completion Message)(步骤S711)；
然后，第一系统芯片接收该定义的中断应答信息接收完成的信息(步骤S713)，并转换该已定义的中断应答信息接收完成的信息为一中断应答完成指令(INTA Completion)(步骤S715)。
经图7所示的中断应答指令的传输后，需进行图8所述的于系统信息封包中定义的中断/系统管理指令(INTR/System Management Command)传输流程，即由该第二系统芯片上行传送(upstream)一中断/系统管理指令至第一系统芯片：
本发明应用于系统芯片间的PCI Express系统信息封包中的系统管理指令上行传输流程开始；
第二系统芯片，如南桥芯片，发送该系统信息封包的特定地址中定义的中断/系统管理信息(步骤S801)；
之后，第一系统芯片接收该已定义的中断/系统管理信息(步骤S803)，再转换该已定义的中断/系统管理信息为一中断/系统管理的旁带信号(步骤S805)。
接着进行图9所示由第一系统芯片下行传送(downstream)一结束中断/系统管理指令至第二系统芯片的流程：
由系统芯片间PCI-E总线传输中断结束/系统管理指令，即于其中系统信息封包中的特定住址传输该指令，当系统管理信息下行传输流程开始：
CPU发送存于系统信息封包中的特定地址的中断结束/系统管理指令(步骤S901)；
接着，如北桥芯片等的第一系统芯片转换该中断结束/系统管理指令为存于系统信息封包内特定地址的中断结束/系统管理信息(步骤S903)；
之后，如南桥芯片等的第二系统芯片接收该已定义的中断结束/系统管理信息(步骤S905)，最后，通知结束中断信息于外围装置，即呼叫其驱动程序处理结束中断的指令(步骤S907)。
上述图4至图6与图7至图9揭示为利用PCI-E总线中所传输的封包来传输中断或系统管理的指令，其中可通过定义内存封包中一特定地址来传输中断或系统管理的指令，或通过定义系统信息封包中另一特定地址来传输中断或系统管理的指令。并且，所提及的系统芯片间信息传输可为计算机系统中的中央处理单元与南北桥间的信息传输，或为其它外围控制器(controller)间的信息传递。
本具体实施方式仅用于说明本发明，而非用于限定本发明。
Claims (10)
1.一种系统芯片间信息传递方法，是通过一计算机系统中PCI Express总线所传递的一封包中所定义的地址，达到系统芯片间传递多个指令的目的，其特征在于，该方法步骤包括有：
a、传送一中断应答指令；
b、上行传送一中断/系统管理指令，是由一第二系统芯片传送至一第一系统芯片；以及
c、下行传送一结束中断/系统管理指令，是由第一系统芯片传送至第二系统芯片。
2.如权利要求1所述的系统芯片间信息传递方法，其特征在于，其中于一内存封包中传送中断应答指令的步骤包括有：
a1、要求执行一中断程序，是由一外围装置的驱动程序要求执行；
a2、发出一中断应答指令，是由一中央处理单元发出；
a3、接收所述中断应答指令，是由第一系统芯片接收；
a4、转换所述中断应答指令为一内存读取指令，并存于该内存封包中已定义的一中断应答地址；
a5、接收所述内存读取指令，是由第二系统芯片接收，并响应一内存读取指令接收完成的信息；以及
a6、接收所述内存读取指令接收完成的信息，由第一系统芯片接收，并转换为一中断应答完成的信息。
3.如权利要求1所述的系统芯片间信息传递方法，其特征在于，其中于一内存封包中上行传送中断/系统管理指令的步骤包括有：
b1、发送一内存写入指令至定义于所述内存封包内的一中断/系统管理地址，是由第二系统芯片发送；
b2、接收所述中断/系统管理地址中的内存写入指令，是由第一系统芯片接收；以及
b3、转换所述内存写入指令为一中断/系统管理的旁带信号，是由第一系统芯片转换。
4.如权利要求1所述的系统芯片间信息传递方法，其特征在于，其中于一内存封包中下行传送结束中断/系统管理指令的步骤包括有：
c1、发送所述结束中断/系统管理指令，是由中央处理单元发出；
c2、转换所述结束中断/系统管理指令为内存写入指令，再存至该内存封包中已定义的一结束中断/系统管理地址，是由第一系统芯片转换；
c3、接收所述内存写入指令，是由第二系统芯片接收；以及
c4、处理所述结束中断/系统管理指令，是由外围装置的驱动程序处理该结束中断的指令。
5.如权利要求1所述的系统芯片间信息传递方法，其特征在于，其中于一系统信息封包中传送中断应答指令的步骤包括有：
a1、要求执行一中断程序，是由一外围装置的驱动程序对一中央处理单元要求执行；
a2、发出一中断应答指令，是由中央处理单元发出；
a3、接收所述中断应答指令，是由第一系统芯片接收；
a4、转换所述中断应答指令为一于系统信息封包中定义的中断应答信息，是由第一系统芯片转换；
a5、接收所述定义的中断应答信息，是由第二系统芯片接收，并回复该定义的中断应答信息接收完成的信息；
a6、接收所述定义的中断应答信息接收完成的信息，是由第一系统芯片接收；以及
a7、转换所述已定义的中断应答信息接收完成的信息为一中断应答完成指令，是由第一系统芯片转换。
6.如权利要求1所述的系统芯片间信息传递方法，其特征在于，其中于一系统信息封包中上行传送中断/系统管理指令的步骤包括有：
b1、发送所述系统信息封包的特定地址中一已定义的中断/系统管理信息；
b2、接收所述已定义的中断/系统管理信息，是由第一系统接收；以及
b3、转换所述已定义的中断/系统管理信息为中断/系统管理的旁带信号。
7.如权利要求1所述的系统芯片间信息传递方法，其特征在于，其中于一系统信息封包中下行传送结束中断/系统管理指令的步骤包括有：
c1、发送存于所述系统信息封包中的特定地址的一结束中断/系统管理指令；
c2、转换所述结束中断/系统管理指令为存于系统信息封包内特定地址的一结束中断/系统管理信息；
c3、接收所述已定义的结束中断/系统管理信息，由第二系统芯片接收；以及
c4、呼叫所述外围装置的驱动程序处理结束中断的指令。
8.一种系统芯片间信息传递方法，是通过一计算机系统中PCI Express总线所传递的一内存封包中所定义的地址，达到系统芯片间传递多个指令的目的，其特征在于，该方法步骤包括有：
a、传送一中断应答指令，其中包括：
a1、要求执行一中断程序，是由一外围装置的驱动程序要求执行；
a2、发出一中断应答指令，是由一中央处理单元发出；
a3、接收所述中断应答指令，是由一第一系统芯片接收；
a4、转换所述中断应答指令为一内存读取指令，并存于内存封包中已定义的一中断应答地址；
a5、接收所述内存读取指令，是由一第二系统芯片接收，并响应一内存读取指令接收完成的信息；
a6、接收所述内存读取指令接收完成的信息，由第一系统芯片接收，并转换为一中断应答完成的信息；
b、上行传送一中断/系统管理指令，是由第二系统芯片传送至第一系统芯片，其中包括：
b1、发送一内存写入指令至定义于内存封包内的一中断/系统管理地址，是由第二系统芯片发送；
b2、接收所述中断/系统管理地址中的内存写入指令，是由第一系统芯片接收；
b3、转换所述内存写入指令为一中断/系统管理的旁带信号，是由第一系统芯片转换；
c、下行传送一结束中断/系统管理指令，是由第一系统芯片传送至第二系统芯片，其中包括：
c1、发送结束中断/系统管理指令，是由中央处理单元发出；
c2、转换所述结束中断/系统管理指令为内存写入指令，再存至该内存包中已定义的一结束中断/系统管理地址，是由该第一系统芯片转换；
c3、接收所述内存写入指令，是由第二系统芯片接收；
c4、处理所述结束中断/系统管理指令，是由外围装置的驱动程序处理该结束中断的指令。
9.一种系统芯片间信息传递方法，是通过一计算机系统中PCI Express总线所传递的一系统信息封包中所定义的地址，达到系统芯片间传递多个指令的目的，其特征在于，该方法步骤包括有：
a、传送一中断应答指令，其中包括：
a1、要求执行一中断程序，是由一外围装置的驱动程序对一中央处理单元要求执行；
a2、发出一中断应答指令，是由中央处理单元发出；
a3、接收所述中断应答指令，是由一第一系统芯片接收；
a4、转换所述中断应答指令为一于系统信息封包中定义的中断应答信息，是由第一系统芯片转换；
a5、接收所述定义的中断应答信息，是由一第二系统芯片接收，并回复该定义的中断应答信息接收完成的信息；
a6、接收所述定义的中断应答信息接收完成的信息，是由第一系统芯片接收；
a7、转换所述己定义的中断应答信息接收完成的信息为一中断应答完成指令，是由第一系统芯片转换；
b、上行传送一中断/系统管理指令，是由第二系统芯片传送至第一系统芯片，其中包括：
b1、发送所述系统信息封包的特定地址中一已定义的中断/系统管理信息；
b2、接收所述已定义的中断/系统管理信息，是由第一系统芯片接收；
b3、转换所述已定义的中断/系统管理信息为该中断/系统管理的旁带信号；
c、下行传送一结束中断/系统管理指令，是由第一系统芯片传送至第二系统芯片，其中包括：
c1、发送存于所述系统信息封包中的特定地址的一结束中断/系统管理指令；
c2、转换所述结束中断/系统管理指令为存于系统信息封包内特定地址的一结束中断/系统管理信息；
c3、接收所述已定义的结束中断/系统管理信息，由第二系统芯片接收；
c4、呼叫所述外围装置的驱动程序处理结束中断的指令。
10.如权利要求9所述的系统芯片间信息传递方法，其特征在于，所述第一系统芯片为所述计算机系统的北桥芯片，所述第二系统芯片为所述计算机系统的南桥芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100663710A CN100541466C (zh) | 2005-04-22 | 2005-04-22 | 系统芯片间信息传递方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100663710A CN100541466C (zh) | 2005-04-22 | 2005-04-22 | 系统芯片间信息传递方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1851680A CN1851680A (zh) | 2006-10-25 |
| CN100541466C true CN100541466C (zh) | 2009-09-16 |
Family
ID=37133159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100663710A Expired - Fee Related CN100541466C (zh) | 2005-04-22 | 2005-04-22 | 系统芯片间信息传递方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100541466C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101320361B (zh) * | 2008-02-27 | 2011-12-07 | 中兴通讯股份有限公司 | 一种多cpu通讯方法及系统 |
| CN101673234B (zh) * | 2009-09-25 | 2011-08-10 | 华为技术有限公司 | 一种异常监控方法及装置 |
-
2005
- 2005-04-22 CN CNB2005100663710A patent/CN100541466C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1851680A (zh) | 2006-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430847A (en) | Method and system for extending system buses to external devices | |
| CN102023956B (zh) | 集成电路芯片中串行外设从器件接口结构及数据读写方法 | |
| CN204595844U (zh) | Usb多电脑切换器 | |
| CN102420877B (zh) | 一种多模式高速智能异步串口通信模块及实现方法 | |
| CN103888293A (zh) | 多通道fc网络数据仿真系统的数据通道调度方法 | |
| CN103914424A (zh) | 基于gpio接口的lpc外设扩展方法及装置 | |
| CN102945291A (zh) | 基于pci-e的高速图像采集存储卡 | |
| CN101162448A (zh) | 一种usb高速数据隧道的硬件传输方法 | |
| CN108959136B (zh) | 基于spi的数据传输加速装置、系统及数据传输方法 | |
| CN105573951A (zh) | 一种针对数据流传输的ahb总线接口系统 | |
| CN112131176B (zh) | 一种基于pcie的fpga快速局部重构方法 | |
| JPH05502526A (ja) | 擬似同期ハンドシェイキングおよびブロックモードデータ転送を利用したエンハンストｖｍｅバスプロトコル | |
| CN109992543A (zh) | 一种基于zyzq-7000的pci-e数据高效传输方法 | |
| CN114817965A (zh) | 基于多算法ip核实现msi中断处理的高速加解密系统及方法 | |
| CN202948447U (zh) | 基于PCI总线的串行Rapid IO协议控制器 | |
| JP4444101B2 (ja) | バスシステム、バスシステム内で用いるためのステーション、及びバスインタフェース | |
| CN103106164A (zh) | 一种高效dma控制器 | |
| CN101452430A (zh) | 多处理器之间的通信方法与包括多处理器的通信装置 | |
| US20070293984A1 (en) | Method for command transmission between systems | |
| CN100541466C (zh) | 系统芯片间信息传递方法 | |
| US7003613B1 (en) | System for transferring data using a USB host system with a dedicated processor | |
| CN102495817A (zh) | 一种基于pci总线的高速数据传输方法 | |
| US10176133B2 (en) | Smart device with no AP | |
| EP0183431B1 (en) | System control network for multiple processor modules | |
| CN107066395A (zh) | 基于Linux系统实现外设数据高速传输与处理的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: HUIDA COMPANY Free format text: FORMER OWNER: SWIDA VIRGIN CO., LTD., BRITISH VIRGIN ISLANDS Effective date: 20071123 Owner name: SWIDA VIRGIN CO., LTD., BRITISH VIRGIN ISLANDS Free format text: FORMER OWNER: YULI ELECTRONICS INC. Effective date: 20071123 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071123 Address after: California, USA Applicant after: NVIDIA Corp. Address before: Taipei city of Taiwan Province Applicant before: The British Virgin Islands Business Huida Limited by Share Ltd. Viking Effective date of registration: 20071123 Address after: Taipei city of Taiwan Province Applicant after: The British Virgin Islands Business Huida Limited by Share Ltd. Viking Address before: Taipei city of Taiwan Province Applicant before: ULI ELECTRONICS INC. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090916 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |