CN100541463C - 仲裁访问的装置和方法 - Google Patents

仲裁访问的装置和方法 Download PDF

Info

Publication number
CN100541463C
CN100541463C CNB2007101357088A CN200710135708A CN100541463C CN 100541463 C CN100541463 C CN 100541463C CN B2007101357088 A CNB2007101357088 A CN B2007101357088A CN 200710135708 A CN200710135708 A CN 200710135708A CN 100541463 C CN100541463 C CN 100541463C
Authority
CN
China
Prior art keywords
priority
request
priority list
access
list
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101357088A
Other languages
English (en)
Other versions
CN101135996A (zh
Inventor
堀崎泰伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101135996A publication Critical patent/CN101135996A/zh
Application granted granted Critical
Publication of CN100541463C publication Critical patent/CN100541463C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Memory System (AREA)

Abstract

当有4个访问请求源A、B、C和D时,一个具有A、B、C和D的优先级顺序的优先级表(编号1),一个具有B、D、A和C的优先级顺序的优先级表(编号2),一个具有C、A、D和B的优先级顺序的优先级表(编号3),以及一个具有D、C、B和A的优先级顺序的优先级表(编号4)被准备。使用这些表的顺序预先被按照上述顺序确定。在顺序上紧接上次仲裁时使用的优先级表的优先级表或,当上次仲裁时使用的优先级表在顺序上位于底部时,在顺序上位于顶端的优先级表被使用。基于使用的优先级表中定义的优先级级别,一个被接受的访问请求被选择。

Description

仲裁访问的装置和方法
技术领域
本发明涉及一种在访问请求由多个源发出时用于仲裁对一个公共资源的访问的装置和方法。
背景技术
本申请基于并要求于2006年8月31日提出的申请号为2006-235509的在先日本专利申请的优先权,该申请的全部内容在此通过引用而全部并入。
通常,在计算机中,当例如用于读取和写入的访问请求从多个模块(block)(访问请求源)发送至一个公共资源如动态随机访问存储器(DRAM)时,需要对这些访问请求执行仲裁。现有技术中已经存在执行这种仲裁的装置。该装置被配置成阻止仲裁结果的不平衡,其通过对每个访问请求源的请求接受次数进行计数来控制从而使得访问请求源之间的计数数目平等化,或者采用轮循(round-robin)方案。
例如,一个总线仲裁器装置公知地包括一个组设置单元用于通过指定多个模块中的每个模块给多个仲裁组中的任意一个来进行设置,一个组内仲裁单元用于为每个仲裁组仲裁对一个公共总线的总线访问,一个组间仲裁单元用于在仲裁组之间仲裁对一个公共总线的总线访问,以及一个总线使用许可信号生成单元用于提供总线使用许可信号给通过组间仲裁单元仲裁的模块(例如,公开号为2003-271545的早期公开的日本专利申请)。
而且,这样的总线仲裁器装置还公知地包括一个单元用于将需要保持从总线使用请求的发出到总线使用许可的时间很短的请求源分为一组,以及将请求刷新DRAM以外的请求的请求源分为一个组,并把这个组当作一个请求源;一个单元用于在初始状态时将一组的请求表示为最低优先级的请求,以及将刷新请求表示为比最低优先级高一个级别的优先级的请求,当一个既不是该组的请求也不是刷新请求的请求的请求源接收到总线使用许可时,改变接收到总线使用许可的该请求源的优先级级别为最低等级,并且当该组的请求或刷新请求接收到总线使用许可时,将优先级为最低等级的请求变为该组的请求,且比最低等级高一个级别的优先级的请求改变为刷新请求;以及一个单元用于基于上述单元所改变的优先级级别而响应一个请求源的总线使用请求来发出总线使用许可(例如,公开号为H11-39255的早期公开的日本专利申请)。
此外,这样的仲裁控制系统还公知地包括多个请求器用于为在多个装置间保持共用的一个公共资源传送使用请求;一个控制单元用于接收使用请求并按照由传送使用请求的请求器设定的预定频率来传送接收的使用请求;以及一个仲裁单元用于根据接收的使用请求而选择允许使用公共资源的请求器来进行仲裁(例如,公开号为2002-197050的早期公开的日本专利申请)。
然而,在上述现有的方法中请求被接受的次数被计数,因而每一个访问请求源需要一个计数器。因此,仲裁器装置的电路规模趋向于很大。
发明内容
本发明的目的是至少解决现有技术中的上述问题。
根据本发明的一个方面的访问仲裁器装置用于仲裁由多个请求源分别对一个公共资源发出的访问请求。该访问仲裁器装置包括一个请求检测单元用于检测一个访问请求信号是否出现;多个优先级表用于定义请求源的优先级级别,优先级表的使用顺序预先被定义;一个仲裁控制单元用于控制仲裁,当确认作为请求检测单元的检测结果的访问请求信号出现时,对每个访问请求基于优先级表来决定该访问请求是否被接受;以及一个响应信号发送单元用于发送响应信号至被仲裁控制单元决定接受其访问请求的请求源。仲裁控制单元在多个优先级表中使用的优先级表在顺序上紧接上次仲裁时使用的在前优先级表,并基于使用的优先级表中定义的优先级级别来决定是否接受每一个访问请求。
根据本发明的另一个方面的访问仲裁方法用于仲裁由多个请求源分别对一个公共资源发出的访问请求。该访问仲裁方法包括在定义请求源的优先级级别的多个优先级表中选择一个优先级表,优先级表的使用顺序预先被定义;以及基于选择的优先级表来选择被接受的访问请求。该选择包括在顺序上紧接上次仲裁使用的在前优先级表的优先级表和在顺序上位于顶端的优先级表中选择任意一个,在顺序上位于顶端的优先级表是当在前优先级表是在顺序上位于底部的优先级表时被选择。
本发明的其他目的、特征以及优点在结合附图阅读本发明后面的详细描述时被明确提及或进一步明确。
附图说明
图1是根据本发明一个实施例的包括访问仲裁器装置的配置的框图;
图2是访问仲裁器装置的框图;
图3是当访问请求源的数目是4个时的优先级表;
图4是当访问请求源的数目是3个时的优先级表;以及
图5是访问仲裁器装置执行过程的流程图。
具体实施方式
下面将参考附图详细解释本发明的实施例。
图1是根据本发明一个实施例的包括访问仲裁器装置的配置的框图。尽管不是特别的限定,这里将描述偶数个访问请求源的情况,如,所示的4个访问请求源。
如图1所示,根据本实施例的计算机包括访问仲裁器装置1,四个访问请求源(A 2a,B 2b,C 2c,和D 2d),四个命令发送模块(commandissuing block)(A 3a,B 3b,C 3c,和D 3d),命令/数据选择器4,以及公共资源DRAM 5。当访问请求源A 2a从DRAM 5读取数据或写入数据至DRAM 5时,访问请求源A 2a输出一个访问请求信号REQ至访问仲裁器装置1。
访问请求源A 2a在对DRAM 5的访问请求被接受时,接收来自访问仲裁器装置1的ACK。ACK是表示访问仲裁器装置1接受了访问请求的响应信号。命令发送模块A 3a根据访问请求源A 2a对DRAM 5的访问请求的内容来发送读命令或写命令。命令发送模块A 3a输出仲裁许可信号至访问仲裁器装置1。
同样的过程分别发生在访问请求源B 2b、访问请求源C 2c和访问请求源D 2d,以及分别与源对应的命令发送模块B 3b、命令发送模块C 3c和命令发送模块D 3d。访问仲裁器装置1接收由访问请求源A 2a、访问请求源B 2b、访问请求源C 2c和访问请求源D 2d分别输出的访问请求信号REQ,并在分别对应访问请求信号REQ的仲裁许可信号被发送时,执行仲裁,且选择被接受的访问请求。访问仲裁器装置1返回ACK至发出被接受的访问请求的访问请求源。
命令/数据选择器4用于在命令发送模块A 3a、命令发送模块B 3b、命令发送模块C 3c和命令发送模块D 3d,以及DRAM 5中选择命令和数据的输出源或输出目的地。当本实施例的计算机是,例如,数码照相机时,DRAM 5存储动态图像数据、声音数据和静态图像数据。
图2是访问仲裁器装置的框图。如图2所示,访问仲裁器装置1包括具有多个优先级表的表格单元11,仲裁控制单元12,访问请求检测单元13,仲裁许可检测单元14以及ACK发送单元15。
表格单元11具有多个用于定义访问请求源的优先级级别的优先级表。优先级表的使用顺序预先被确定。通过让表格单元11可重写,在仲裁结果中能故意生成偏离。
当访问请求源对DRAM 5的访问请求被发出时,仲裁控制单元12参考表格单元11中的优先级表,接受具有最高优先级的访问请求源的访问请求,并拒绝其它访问请求。此时,仲裁控制单元12使用的优先级表紧接上次仲裁时使用的优先级表。当上次仲裁使用的优先级表是位于底部的优先级表时,位于顶端的优先级表被使用。
访问请求检测单元13检测访问请求信号REQ的出现或未出现,并将访问请求信号REQ的发送者的信息通知给仲裁控制单元12。仲裁许可检测单元14检测仲裁许可信号的出现或未出现,并将仲裁许可信号的发送者的信息通知给仲裁控制单元12。ACK发送单元15发送ACK至访问请求已经被仲裁控制单元12接受的访问请求源。
在这种情况中,当访问请求源的数目是偶数时,需要准备与访问请求源相同数目的优先级表。图3描述了当访问请求源数目是4个时使用的优先级表。如图3所示,在编号为1的优先级表21中每个访问请求源的优先级按照A、B、C和D的降序排列。在编号为2的优先级表22中每个访问请求源的优先级按照B、D、A和C的降序排列。在编号为3的优先级表23中每个访问请求源的优先级按照C、A、D和B的降序排列。在编号为4的优先级表24中每个访问请求源的优先级按照D、C、B和A的降序排列。
在这四个优先级表21、22、23和24中,一个优先级表依照顺序,例如,编号1、编号2、编号3和编号4来使用。对于将四个优先级表21、22、23和24结合起来而形成的整体而言,任何一个访问请求源都有50%的优先级次序高于其它访问请求源,且同样有50%的优先级次序低于其它访问请求源。
请注意,例如,访问请求源A 2a和访问请求源B 2b,尽管在编号为1的优先级表21和编号为3的优先级表23中访问请求源A 2a的优先级较高,但在编号为2的优先级表22和编号为4的优先级表24中访问请求源B 2b的优先级较高。每一个其它访问请求源的两两组合都能获得同样的结果。
当访问请求源的数目是奇数时,需要准备两倍于访问请求源数目的优先级表。这是因为,对于通过将所有优先级表结合起来而形成的整体而言,类似于访问请求源数目是偶数的情况,对任何一个访问请求源都需要两倍于访问请求源数目的访问优先级表以使访问请求源有50%的优先级次序高于其它访问请求源,且同样有50%的优先级次序低于其它访问请求源。如此,当访问请求源的数目是奇数时,必需的优先级表数目就增加了。然而,每个表的配置很简单,因此,电路规模能最小化。
图4描述了当访问请求源数目是3个时使用的优先级表的示例。如图4所示,在编号为1的优先级表31中每个访问请求源的优先级按照A、B和C的降序排列。在编号为2的优先级表32中每个访问请求源的优先级按照B、C和A的降序排列。在编号为3的优先级表33中每个访问请求源的优先级按照C、A和B的降序排列。
在编号为4的优先级表34中每个访问请求源的优先级按照A、C和B的降序排列。在编号为5的优先级表35中每个访问请求源的优先级按照B、A和C的降序排列。在编号为6的优先级表36中每个访问请求源的优先级按照C、B和A的降序排列。这6个优先级表31、32、33、34、35和36按照,例如,编号1、编号2、编号3、编号4、编号5和编号6的顺序来使用。
访问请求源的数目被假想为4个。图5是访问仲裁器装置执行过程的流程图。如图5所示,在被重新设置后,标识优先级表的值n(n是一个正整数)被仲裁控制单元12设置为1(步骤S1)。在这种状态,等待由任何一个访问请求源发送的访问请求信号REQ。
检测访问请求信号REQ是否是出现或未出现(步骤S2)。当访问请求信号REQ是未出现时(步骤S2:否),持续等待信号REQ。当访问请求信号REQ是出现时(步骤S2:是),通过仲裁许可检测单元14检测仲裁许可信号是否是出现或未出现。通过仲裁控制单元12判断仲裁是否被许可(步骤S3)。当仲裁没有被许可时(步骤S3:否),持续等待许可。
当仲裁被许可时(步骤S3:是),通过仲裁控制单元12使用编号为n的优先级表来执行仲裁,此处n为表格单元11中编号为1的优先级表21(步骤S4)。结果,在编号为1的优先级表21中具有最高优先级的访问请求源(在图3的例子中,访问请求源A 2a)的访问请求被接受。ACK发送单元15发送ACK至访问请求被接受的访问请求源(在图3的例子中,访问请求源A 2a)(步骤S5)。
仲裁控制单元12判断n是否为4(步骤S6)。在这种情况中,因为n不是4(步骤S6:否),对n加1(步骤S7)且过程返回至步骤S2。重新检测访问请求信号REQ是否是出现或未出现以及仲裁是否被许可(步骤S2和S3)。当访问请求信号REQ是出现以及仲裁被许可时(步骤S2和S3:是),仲裁控制单元12使用表格单元11中编号为2的优先级表22来执行仲裁(步骤S4)。
在此之后,依次使用编号为3的优先级表23和编号为4的优先级表24来相似地执行仲裁。在步骤S6为“是”的情况下,即,当使用编号为4的优先级表24来执行仲裁时,过程返回至步骤S1,并且在下一次仲裁中,编号为1的优先级表21被使用。当访问请求源的数目是3并且如图4所示的例子中,优先级表依照编号1、编号2、编号3、编号4、编号5和编号6的顺序来使用,并且编号为1的优先级表31在编号为6的优先级表36后使用。
如上所述,根据本实施例,作为整体,每一个访问请求源的优先级级别被定义成让任何一个访问请求源具有相同的比其它访问请求源的优先级级别要高的比例和比其它访问请求源的优先级级别要低的比例,并且每个优先级表被顺序选择。因此,能获得公平的仲裁结果。每个优先级表具有简单的配置,因为用于标识表格的值n和访问请求源都按照优先级级别的降序排列。因而,通过简单的配置能够执行公平的仲裁。而且,能够轻松地执行公平的仲裁。
如上所述,本发明不局限于上述的实施例且可以得到各种修改。例如,公共资源不局限于一个DRAM且可以有两个或更多的公共资源。访问请求源的数目不局限于3个或4个且2个或5个或更多都可以得到类似地使用。
根据上述的实施例,能够通过简单的配置轻松地执行公平的仲裁。
尽管为了完整和清楚的公开而用特定的实施例来描述本发明,所附权利要求并不局限于此而是对所有各种修改和变化的具体概括,对本领域的技术人员来说这仅是基本指南。

Claims (12)

1.一种访问仲裁器装置,用于仲裁由多个请求源分别向一个公共资源发出的访问请求,包括:
请求检测单元,用于检测访问请求信号是否出现;
多个优先级表,用于定义所述请求源的优先级级别,所述优先级表的使用顺序被定义;
仲裁控制单元,用于控制仲裁,当确认作为所述请求检测单元的检测结果的多个访问请求信号出现时,对每个访问请求基于所述优先级表来决定该访问请求是否被接受;以及
响应信号发送单元,用于发送一个响应信号至被所述仲裁控制单元决定接受其访问请求的请求源,其中
仲裁控制单元在所述多个优先级表中使用的优先级表在顺序上紧接上次仲裁使用的在前优先级表,并且基于使用的优先级表中定义的优先级级别来决定是否接受每个访问请求。
2.如权利要求1所述的访问仲裁器装置,其中当所述在前优先级表在顺序上是位于底部的优先级表时,所述仲裁控制单元在优先级表中使用在顺序上位于顶端的优先级表。
3.如权利要求1所述的访问仲裁器装置,其中
当请求源的数目是偶数时,优先级表的数目与该偶数个请求源的数目相同,以及
对于所有的优先级表构成的整体来说,每个请求源的优先级级别被定义成让每个请求源具有相同的比其它请求源的优先级级别较高的比例和比其它请求源的优先级级别较低的比例。
4.如权利要求3所述的访问仲裁器装置,其中当A、B、C和D表示4个请求源时,设置有一个优先级表具有A、B、C和D的优先级顺序,一个优先级表具有B、D、A和C的优先级顺序,一个优先级表具有C、A、D和B的优先级顺序,一个优先级表具有D、C、B和A的优先级顺序。
5.如权利要求1所述的访问仲裁器装置,其中
当请求源的数目是奇数时,优先级表的数目两倍于该奇数个请求源的数目,以及
对于所有的优先级表构成的整体来说,每个请求源的优先级级别被定义成让每个请求源具有相同的比其它请求源的优先级级别较高的比例和比其它请求源的优先级级别较低的比例。
6.如权利要求5所述的访问仲裁器装置,其中当A、B和C表示3个请求源时,设置有一个优先级表具有A、B和C的优先级顺序,一个优先级表具有B、C和A的优先级顺序,一个优先级表具有C、A和B的优先级顺序,一个优先级表具有A、C和B的优先级顺序,一个优先级表具有B、A和C的优先级顺序,以及一个优先级表具有C、B和A的优先级顺序。
7.如权利要求1所述的访问仲裁器装置,进一步包含仲裁许可检测单元,用于为所述访问请求信号基于外部输入的仲裁许可信号来检测仲裁是否可能。
8.一种访问仲裁方法,用于仲裁由多个请求源分别向一个公共资源发出的访问请求,包括:
从定义请求源优先级级别的多个优先级表中选择优先级表,优先级表的使用顺序被定义;以及
基于所述选择的优先级表来选择被接受的访问请求,其中
所述选择包括在顺序上紧接上次仲裁使用的在前优先级表的优先级表和在顺序上位于顶端的优先级表中选择任意一个,以及
在顺序上位于顶端的优先级表是当在前优先级表是在顺序上位于底部的优先级表时被选择。
9.如权利要求8所述的访问仲裁方法,其中
当请求源的数目是偶数时,优先级表的数目与该偶数个请求源的数目相同,以及
对于所有的优先级表构成的整体来说,每个请求源的优先级级别被定义成让每个请求源具有相同的比其它请求源的优先级级别较高的比例和比其它请求源的优先级级别较低的比例。
10.如权利要求9所述的访问仲裁方法,其中当A、B、C和D表示4个请求源时,设置有一个优先级表具有A、B、C和D的优先级顺序,一个优先级表具有B、D、A和C的优先级顺序,一个优先级表具有C、A、D和B的优先级顺序,一个优先级表具有D、C、B和A的优先级顺序。
11.如权利要求8所述的访问仲裁方法,其中
当请求源的数目是奇数时,优先级表的数目两倍于该奇数个请求源的数目,以及
对于所有的优先级表构成的整体来说,每个请求源的优先级级别被定义成让每个请求源具有相同的比其它请求源的优先级级别较高的比例和比其它请求源的优先级级别较低的比例。
12.如权利要求11所述的访问仲裁方法,其中当A、B和C表示3个请求源时,设置有一个优先级表具有A、B和C的优先级顺序,一个优先级表具有B、C和A的优先级顺序,一个优先级表具有C、A和B的优先级顺序,一个优先级表具有A、C和B的优先级顺序,一个优先级表具有B、A和C的优先级顺序,以及一个优先级表具有C、B和A的优先级顺序。
CNB2007101357088A 2006-08-31 2007-08-10 仲裁访问的装置和方法 Expired - Fee Related CN100541463C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006235509A JP4839155B2 (ja) 2006-08-31 2006-08-31 アクセス調停装置およびアクセス調停方法
JP2006235509 2006-08-31

Publications (2)

Publication Number Publication Date
CN101135996A CN101135996A (zh) 2008-03-05
CN100541463C true CN100541463C (zh) 2009-09-16

Family

ID=39153373

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101357088A Expired - Fee Related CN100541463C (zh) 2006-08-31 2007-08-10 仲裁访问的装置和方法

Country Status (3)

Country Link
US (1) US7707342B2 (zh)
JP (1) JP4839155B2 (zh)
CN (1) CN100541463C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578713B2 (ja) * 2010-06-28 2014-08-27 ルネサスエレクトロニクス株式会社 情報処理装置
CN104111961B (zh) * 2013-04-22 2018-03-09 北京壹人壹本信息科技有限公司 一种刷新数据项显示的方法、装置
CN106469127B (zh) * 2015-08-21 2019-11-15 深圳市中兴微电子技术有限公司 一种数据访问装置及方法
CN107844442A (zh) * 2016-09-19 2018-03-27 深圳市中兴微电子技术有限公司 请求源响应的仲裁方法及装置
CN112306939A (zh) * 2020-10-29 2021-02-02 山东云海国创云计算装备产业创新中心有限公司 一种总线调用方法、装置、设备及存储介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809164A (en) * 1986-03-26 1989-02-28 Tandem Computers Incorporated Processor controlled modifying of tabled input/output priority
US5146596A (en) * 1990-01-29 1992-09-08 Unisys Corporation Multiprocessor multifunction arbitration system with two levels of bus access including priority and normal requests
US5392434A (en) * 1993-09-03 1995-02-21 Motorola, Inc. Arbitration protocol system granting use of a shared resource to one of a plurality of resource users
US5623672A (en) * 1994-12-23 1997-04-22 Cirrus Logic, Inc. Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment
US5564062A (en) * 1995-03-31 1996-10-08 International Business Machines Corporation Resource arbitration system with resource checking and lockout avoidance
JP3541112B2 (ja) * 1997-02-17 2004-07-07 新世代株式会社 バス調停システム
US5896539A (en) * 1997-04-14 1999-04-20 International Business Machines Corporation Method and system for controlling access to a shared resource in a data processing system utilizing dynamically-determined weighted pseudo-random priorities
JPH1139255A (ja) 1997-07-18 1999-02-12 Ricoh Co Ltd バス調停装置及びバス調停方法
JP3683082B2 (ja) * 1997-10-17 2005-08-17 富士通株式会社 呼処理装置
US6615291B1 (en) * 1999-03-08 2003-09-02 Minolta Co., Ltd. DMA controller with dynamically variable access priority
GB9919208D0 (en) * 1999-08-13 1999-10-20 Sgs Thomson Microelectronics An arbiter and a method of arbitrating
EP1164493B1 (en) * 2000-06-16 2005-11-30 STMicroelectronics S.r.l. Variable priority arbitration method, for instance for interconnect buses, and respective system
US6862630B1 (en) * 2000-08-23 2005-03-01 Advanced Micro Devices, Inc. Network transmitter with data frame priority management for data transmission
JP2002197050A (ja) 2000-12-27 2002-07-12 Fuji Xerox Co Ltd 調停制御システム、調停制御方法及び調停制御装置
JP2003271545A (ja) 2002-03-12 2003-09-26 Hitachi Ltd データ処理システム
KR100486308B1 (ko) * 2003-08-21 2005-04-29 삼성전자주식회사 다양한 버스 중재 알고리즘을 프로그램 할 수 있는 아비터
JP4480427B2 (ja) * 2004-03-12 2010-06-16 パナソニック株式会社 リソース管理装置
CN100593777C (zh) * 2005-01-31 2010-03-10 松下电器产业株式会社 存取仲裁装置和可仲裁条件验证装置
US7299311B1 (en) * 2005-12-29 2007-11-20 Unisys Corporation Apparatus and method for arbitrating for a resource group with programmable weights

Also Published As

Publication number Publication date
CN101135996A (zh) 2008-03-05
US7707342B2 (en) 2010-04-27
JP2008059285A (ja) 2008-03-13
US20080059675A1 (en) 2008-03-06
JP4839155B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
EP2515232B1 (en) Priority level arbitration method and device
CN100541463C (zh) 仲裁访问的装置和方法
KR100585116B1 (ko) 멀티 뱅크 메모리의 억세스 효율을 개선한 아비터, 이를구비한 메모리 억세스 중재 시스템 및 그 방법
US8145815B2 (en) Data processing system
US6757795B2 (en) Apparatus and method for efficiently sharing memory bandwidth in a network processor
CN1913477A (zh) 仲裁对共享资源的访问的系统、方法和计算机程序产品
US4611275A (en) Time sharing device for access to a main memory through to a single bus connected between a central computer and a plurality of peripheral computers
US5918070A (en) DMA controller with channel tagging
CN102402422A (zh) 处理器组件及该组件内存共享的方法
US20120042110A1 (en) Bus bandwidth monitoring device and bus bandwidth monitoring method
US8650347B2 (en) Arbitration device, arbitration method, and electronic apparatus
CN102362267B (zh) 电路装置和用于控制电路装置中的数据交换的方法
US9104531B1 (en) Multi-core device with multi-bank memory
US9697118B1 (en) Memory controller with interleaving and arbitration scheme
US20070101032A1 (en) Bus arbitration circuit and bus arbitration method
CN100536460C (zh) 一种调度和仲裁的装置
US7346713B2 (en) Methods and apparatus for servicing commands through a memory controller port
CN1165004C (zh) 温备用双工设备及其操作方法
KR20050075642A (ko) 효율적으로 버스를 사용하는 방법
KR20090118610A (ko) 트랜잭션들을 그룹화하는 버스 중재기, 이를 포함하는 버스장치 및 시스템
JP6582598B2 (ja) 調停回路
CN104124962A (zh) 多阶复制计数器存储装置及用来管理多播封包处理的方法
CN113946525B (zh) 用于仲裁对共享资源的访问的系统和方法
JP2010032402A (ja) 半導体試験装置
US20050149655A1 (en) Bus allocation method and apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTORS CO., LTD

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150514

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150514

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20200810