CN100535858C - 一种无需引导存储器的嵌入式系统及其启动、制造方法 - Google Patents
一种无需引导存储器的嵌入式系统及其启动、制造方法 Download PDFInfo
- Publication number
- CN100535858C CN100535858C CNB2007101227915A CN200710122791A CN100535858C CN 100535858 C CN100535858 C CN 100535858C CN B2007101227915 A CNB2007101227915 A CN B2007101227915A CN 200710122791 A CN200710122791 A CN 200710122791A CN 100535858 C CN100535858 C CN 100535858C
- Authority
- CN
- China
- Prior art keywords
- embedded system
- cpu
- described embedded
- processing unit
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本发明公开了一种无需引导存储器的嵌入式系统及其启动、制造方法，属于通信设备系统启动技术领域。本发明系统，包括中央处理单元、可编程控制器以及闪存，所述闪存中存储有系统启动程序，该默认从闪存启动，当中央处理单元的片选有效时，系统设置中央处理单元的高位地址为设定值，即选通闪存，从闪存中读取启动程序。本发明还提供了该系统的启动方法，及制造方法。本发明在设备出厂时省去BOOTROM芯片，降低了产品的硬件成本，使产品在价格上更具优势，在市场上更具竞争力。同时本发明适合于任何片选紧张的嵌入式系统，具有成本低，可移植性高等特点。
Description
技术领域
本发明属于通信设备系统启动技术领域，特别涉及一种无需引导存储器的嵌入式系统及其启动、制造方法。
背景技术
目前大部分嵌入式CPU系统，通过几个外部片选信号，从而连接至不同的外部设备，比如引导存储器BOOTROM、闪存FLASH、同步动态存储器SDRAM、可编程控制器CPLD等。嵌入式CPU启动时，必须由适合该嵌入式CPU的BSP程序(CPU的初始化程序)引导，才能正常启动，即配置CPU内部的基本参数，而BSP程序一般存储在BOOTROM中，这样就必然会在单板CPU上焊接BOOTROM芯片，从而增加了系统的硬件成本。
发明内容
本发明所要解决的技术问题是，提供一种无需引导存储器的嵌入式系统及其启动、制造方法，从而降低了CPU系统的硬件成本。
本发明提供了一种无需引导存储器的嵌入式系统启动程序写入及启动方法，包括：
将所述嵌入式系统与存储有启动程序的引导存储器相连，将所述嵌入式系统中可编程控制器的外部引脚BOOT_SEL接高电平，设置所述嵌入式系统中中央处理单元的片选信号为有效，中央处理单元的高位地址为设定值，控制该嵌入式系统从引导存储器启动后，选通引导存储器，并读取其中的启动程序；
变更所述嵌入式系统片选信号，将启动程序写入闪存内；
将所述嵌入式系统中可编程控制器的BOOT_SEL引脚设置为低电平，移除引导存储器；
当所述嵌入式系统再次上电时，可编程控制器判断出自身的外部引脚BOOT_SEL接低电平，所述嵌入式系统默认从闪存启动。
进一步地，上述方法中，所述嵌入式系统默认从闪存启动是指，所述嵌入式系统中中央处理单元的片选有效，系统设置中央处理单元的高位地址为设定值，即选通闪存；所述嵌入式系统读取闪存中的启动程序，实现启动。
进一步地，上述方法中，所述嵌入式系统中可编程控制器的外部引脚BOOT_SEL接高电平，设置所述嵌入式系统中中央处理单元的片选信号为有效，中央处理单元的高位地址为设定值时，可编程控制器内部寄存器CE_reg值为0，从所述引导存储器启动。
其中，所述嵌入式系统写可编程控制器内部寄存器CE_reg值为1，且中央处理单元的高位地址为设定值时，选通闪存。
本发明在设备出厂时省去BOOTROM芯片，降低了产品的硬件成本，使产品在价格上更具优势，在市场上更具竞争力。同时本发明适合于任何片选紧张的嵌入式系统，具有成本低，可移植性高等特点。
附图说明
图1为一般嵌入式CPU最小系统的结构示意图，
图2为本实施例的系统结构示意图，
图3为图2所示系统的启动流程图，
图4为图2所示系统的制造流程图。
具体实施方式
下面结合附图，对本发明做进一步的详细描述：
本发明的主要构思是：在产品出厂前，系统需要有BOOTROM存在，并通过跳线设置CPLD外接引脚的电平为高，系统开始启动时，CPLD内部寄存器CE_reg初始化值为0，然后通过CPU片选和高位地址线共同译码，选通BOOTROM读取其中的启动程序，系统启动；当CPU需要操作FLASH时，CPU改变CPLD内部寄存器CE_reg的值为1，再通过CPU片选和高位地址线共同译码，选通FLASH，并将启动程序写入其中。产品出厂后，系统中没有BOOTROM存在，CPLD外接引脚的电平为低，系统开始启动时，CPU片选和高位地址线共同译码，选通FLASH，直接从FLASH中读取启动程序。
图1所示为，一般嵌入式CPU最小系统的结构示意图，它包括CPU、BOOTROM、FLASH和CPLD，其中CPLD中设有内部寄存器。该系统是，本实施例一种无需BOOTROM的嵌入式系统出厂前的结构。
出厂前，该一般嵌入式系统首先在BOOTROM的引导下启动，此时CPLD的外部引脚BOOT_SEL接高电平，可编程控制器内部寄存器CE_reg初始化值为0，CPU片选CPU_CE有效，高位地址AnAn-1An-2≠111，BOOT_CE＝CPU_CE，FLASH_CE＝1，即该一般嵌入式系统上电后，自动取读取BOOTROM中的程序，实现启动；然后通过写CPLD内部寄存器CE_reg＝1，使FLASH_CE＝CPU_CE，BOOT_CE＝1，即实现了BOOTROM片选和FLASH片选的切换，并将操作系统程序、应用程序以及BSP程序写入FLASH片中。
上述系统工作时，CPLD占用高位的地址空间，FALSH和BOOTROM共同占用低位的地址空间，系统实现的真值表如下：
图2所示为本实施例，一种无BOOTROM的嵌入式系统，该系统包括CPU、FLASH和CPLD，其中CPLD中设有内部寄存器。系统正常工作时，系统默认在FLASH的引导下启动，此时CPLD的BOOT_SEL引脚接低电平，FLASH_CE＝CPU_CE，可编程控制器内部寄存器CE_reg成为无关项，即系统上电后，CPU片选有效时，CPU的地址高位AnAn-1An-2≠111时，系统自动读取FLASH中的BSP程序，实现启动；当高位地址AnAn-1An-2＝111时，系统则选中CPLD。
本实施例的无BOOTROM的嵌入式系统工作时，CPLD占用高位的地址空间，FALSH占用低位的地址空间，系统实现的真值表如下：
图3为图2所示系统通过FLASH启动的工作流程图，包括以下步骤：
步骤301：嵌入式CPU启动系统上电，CPLD判断外部引脚BOOT_SEL接低电平，系统默认从FLASH启动；
步骤302：CPU片选有效，设置CPU高位地址AnAn-1An-2≠111，即系统选通FLASH；
步骤303：系统读取FLASH中的启动程序，系统启动；
图4为图2所示系统的制造流程图，该制造方法是基于图1所示的一般嵌入式CPU系统而实现的，包括以下步骤：
步骤401：一般嵌入式CPU启动系统上电，CPLD判断外部引脚BOOT_SEL接高电平，CPLD内部寄存器CE_reg值为0，一般嵌入式CPU启动系统默认从BOOTROM启动；
步骤402：CPU片选有效，CPU高位地址AnAn-1An-2≠111时，即一般嵌入式CPU启动系统选通BOOTROM；
步骤403：一般嵌入式CPU启动系统读取BOOTROM中的启动程序；
步骤404：写CPLD内部寄存器CE_reg值为1，而CPU高位地址AnAn-1An-2≠111，则一般嵌入式CPU启动系统选通FLASH片；
步骤405：将启动程序写入FLASH中；
步骤406：设置CPLD外部引脚BOOT_SEL默认接低电平，这样无BOOTROM的嵌入式系统上电后，就能够判断出系统中无BOOTROM。
由于本实施例在设备出厂时省去BOOTROM芯片，因此适合于任何片选紧张的嵌入式系统，具有成本低，可移植性高等特点。
Claims (4)
1、一种无需引导存储器的嵌入式系统启动程序写入及启动方法，包括：
将所述嵌入式系统与存储有启动程序的引导存储器相连，将所述嵌入式系统中可编程控制器的外部引脚BOOT_SEL接高电平，设置所述嵌入式系统中中央处理单元的片选信号为有效，中央处理单元的高位地址为设定值，控制该嵌入式系统从引导存储器启动后，选通引导存储器，并读取其中的启动程序；
变更所述嵌入式系统片选信号，将启动程序写入闪存内；
将所述嵌入式系统中可编程控制器的BOOT_SEL引脚设置为低电平，移除引导存储器；
当所述嵌入式系统再次上电时，可编程控制器判断出自身的外部引脚BOOT_SEL接低电平，所述嵌入式系统默认从闪存启动。
2、如权利要求1所述的方法，其特征在于，
所述嵌入式系统默认从闪存启动是指，所述嵌入式系统中中央处理单元的片选有效，系统设置中央处理单元的高位地址为设定值，即选通闪存；所述嵌入式系统读取闪存中的启动程序，实现启动。
3、如权利要求1所述的方法，其特征在于，所述嵌入式系统中可编程控制器的外部引脚BOOT_SEL接高电平，设置所述嵌入式系统中中央处理单元的片选信号为有效，中央处理单元的高位地址为设定值时，可编程控制器内部寄存器CE_reg值为0，从所述引导存储器启动。
4、如权利要求3所述的方法，其特征在于，所述嵌入式系统写可编程控制器内部寄存器CE_reg值为1，且中央处理单元的高位地址为设定值时，选通闪存。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101227915A CN100535858C (zh) | 2007-07-09 | 2007-07-09 | 一种无需引导存储器的嵌入式系统及其启动、制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101227915A CN100535858C (zh) | 2007-07-09 | 2007-07-09 | 一种无需引导存储器的嵌入式系统及其启动、制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101082868A CN101082868A (zh) | 2007-12-05 |
| CN100535858C true CN100535858C (zh) | 2009-09-02 |
Family
ID=38912453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101227915A Expired - Fee Related CN100535858C (zh) | 2007-07-09 | 2007-07-09 | 一种无需引导存储器的嵌入式系统及其启动、制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100535858C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102088348A (zh) * | 2010-12-22 | 2011-06-08 | 东南大学 | 用于嵌入式平台的手机安全芯片和包括该芯片的防护系统 |
| CN113849227B (zh) * | 2021-08-02 | 2024-05-03 | 浙江中控技术股份有限公司 | 一种龙芯ls2k1000启动方法、系统、设备及介质 |
-
2007
- 2007-07-09 CN CNB2007101227915A patent/CN100535858C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101082868A (zh) | 2007-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106990958A (zh) | 一种扩展组件、电子设备及启动方法 | |
| JPH0476626A (ja) | マイクロコンピュータ | |
| CN101236526A (zh) | 连接于非易失性存储装置的高速缓存系统的计算机系统 | |
| US7398383B2 (en) | Method and system for using internal FIFO RAM to improve system boot times | |
| KR20040030944A (ko) | 동기형 반도체 기억장치 모듈 및 그 제어방법, 정보기기 | |
| US11099626B2 (en) | Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation | |
| CN109168088A (zh) | 一种智能电视系统的启动方法、装置及智能电视 | |
| CN101488106A (zh) | 具有至少两个bios存储器的系统 | |
| CN102169463A (zh) | 一种基于iic总线的制造信息的获取方法和设备 | |
| CN100535858C (zh) | 一种无需引导存储器的嵌入式系统及其启动、制造方法 | |
| US7404026B2 (en) | Multi media card with high storage capacity | |
| CN106774633A (zh) | 一种用于低功耗微控制器的时钟与复位模块的装置 | |
| US9275692B2 (en) | Memory, memory controllers, and methods for dynamically switching a data masking/data bus inversion input | |
| CN104461977B (zh) | 记忆卡存取装置、其控制方法与记忆卡存取系统 | |
| US20090164708A1 (en) | Memory chip with extended input/output interface | |
| US8443132B2 (en) | Method and apparatus for cascade memory | |
| CN107221349B (zh) | 一种基于flash存储器的微控制器芯片 | |
| CN101739272A (zh) | 一种电子装置、一种基本输入输出系统的启动方法和系统 | |
| CN108989117B (zh) | 通信协议的配置方法、无线通信装置和家用电器 | |
| US7865709B2 (en) | Computer motherboard | |
| CN1440157A (zh) | 通信设备微处理器代码在线并行加载方法 | |
| US7369958B1 (en) | System and method for setting motherboard testing procedures | |
| CN102034543B (zh) | 在单任务中实现同时烧写多片nandflash的方法 | |
| US20100287337A1 (en) | Nonvolatile memory device and method of operating the same | |
| US20100199022A1 (en) | Information access method with sharing mechanism and computer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090902 Termination date: 20160709 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |