CN101236526A

CN101236526A - 连接于非易失性存储装置的高速缓存系统的计算机系统

Info

Publication number: CN101236526A
Application number: CNA2007101065874A
Authority: CN
Inventors: 黄启庭
Original assignee: Ali Corp
Current assignee: Ali Corp
Priority date: 2007-01-30
Filing date: 2007-06-06
Publication date: 2008-08-06
Also published as: US20080183968A1

Abstract

本发明披露一种计算机系统，包含有：一非易失性存储器，用以储存指令；一微处理器，用以控制该计算机系统的运作；以及一高速缓存系统，耦接于该微处理器，并直接连接于该非易失性存储器。该高速缓存系统用来提供一被请求指令给该微处理器。如果在该高速缓存系统中可以撷取到该被请求指令，该高速缓存系统会传送该被请求指令至该微处理器，反之，若在该高速缓存系统中无法撷取到该被请求指令，该高速缓存系统会从该非易失性存储器中撷取该被请求指令、高速缓存该被请求指令并传送该被请求指令至该微处理器。

Description

连接于非易失性存储装置的高速缓存系统的计算机系统

技术领域

本发明涉及计算机系统的指令执行，尤其涉及一种具有直接连接于非易失性存储器的高速缓存系统的计算机系统与其相关的执行指令的方法。

背景技术

嵌入式系统为一种具有特定用途的系统，而在嵌入式系统中，计算机系统完全设置在其所控制的装置中，不像一般通用的计算机系统(例如：个人计算机)，嵌入式系统通常因应特定的需求来执行一个或多个事前定义的任务，由于嵌入式系统通常用来专门执行特定任务，所以可降低其体积以及生产成本，也因此嵌入式系统的遍及范围小从便携式电子装置(例如：MP3播放器)，大至大型固定式电子装置(例如：交通标志或工厂的控制器)。

在嵌入式系统中使用微处理器作为控制单元是很常见的作法，一般而言，微处理器所执行的程序代码储存在内部的非易失性(nonvolatile)储存装置中，例如：只读存储器(read only memory，ROM)，由于只读存储器大多只允许数据写入一次，所以在撰写只读存储器的程序代码时，程序代码的正确性便非常重要，然而，嵌入式系统在开发初期常常需要更改或修正程序代码，虽然某些特殊的只读存储器可允许数据重复读写，但是必须耗费大量的成本与时间来重新撰写只读存储器的程序代码。

发明内容

因此，本发明的目的之一在于提供一种计算机系统及相关方法，以在一外部非易失性储存装置(例如：闪速存储器)中储存一程序代码来取代在内部非易失性储存装置(例如：只读存储器)中储存该程序代码，而当程序代码储存在外部非易失性储存装置时便可以容易地被修正或更换，因此解决了上述耗费大量的成本与时间来更改或修正程序代码的问题。

本发明的一实施例披露一种计算机系统，其包含有：一非易失性存储器(nonvolatile memory)、一微处理器以及一高速缓存系统(cache system)。该非易失性存储器用以储存指令；该微处理器用以控制该计算机系统的运作；以及该高速缓存系统耦接于该微处理器，并直接连接于该非易失性存储器，用以提供一被请求指令给该微处理器，其中若在该高速缓存系统中可以撷取到该被请求指令，该高速缓存系统会传送该被请求指令至该微处理器，反之，若在该高速缓存系统中无法撷取到该被请求指令，该高速缓存系统会从该非易失性存储器中撷取该被请求指令、高速缓存该被请求指令并传送该被请求指令至该微处理器。

本发明的另一实施例则披露一种撷取指令的方法，其包含有：直接连接一非易失性存储器与一高速缓存系统，其中该非易失性存储器用以储存指令；向该高速缓存系统请求一被请求指令；以及若在该高速缓存系统中可以撷取到该被请求指令，利用该高速缓存系统输出该被请求指令以执行该被请求指令；反之，利用该高速缓存系统从该非易失性存储器中来撷取该被请求指令、高速缓存该被请求指令并输出该被请求指令以执行该被请求指令。

附图说明

图1为本发明一实施例的计算机系统的功能块图。

图2为图1所示的计算机系统执行一开机程序的操作流程图。

附图符号说明

100 计算机系统

102 微处理器

104 高速缓存系统

106 非易失性存储器

108 储存装置

110 开关功能块

112 只读存储器

114 随机存取存储器

120 单芯片

具体实施方式

在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应当理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气连接至该第二装置。

请参考图1，图1为本发明一实施例的计算机系统100的功能块图。本实施例中，计算机系统100为专门处理特定工作的一嵌入式系统，然而，这并非为本发明的限制。如图1所示，计算机系统100包含有一微处理器102(例如：8051系列的微处理器)、一高速缓存系统104以及一非易失性存储器106，但并不以此为限。非易失性存储器106用以储存指令，微处理器102用以通过执行事先定义的指令来控制计算机系统100的运作，高速缓存系统104耦接于微处理器102，并直接连接于非易失性存储器106，用以当“高速缓存命中(cache hit)”发生时，提供一被请求指令(requested instruction)给微处理器102。在本实施例中，非易失性存储器106可以用一闪速存储器来实现，然而，这仅是作为范例说明之用，并非为本发明的限制。

如果在高速缓存系统104中撷取到该被请求指令，高速缓存系统104会马上传送该被请求指令至微处理器102以便让微处理器102执行该被请求指令；然而，若高速缓存系统104无法在其中撷取到该被请求指令时(亦被称为“高速缓存失误(cache miss)”)，高速缓存系统104会从非易失性存储器106(例如：一闪速存储器)中撷取出该被请求指令、高速缓存该被请求指令并传送该被请求指令至微处理器102以供执行。高速缓存系统104可依照设计需求采取任何已知的高速缓存策略，例如：写回(write back)模式、重要字组先送(critical word first)模式、提前再启(early restart)模式以及无阻塞(nonblocking)模式。由于本领域技术人员应可了解上述已知的高速缓存策略，因此为求说明书内容简洁起见便在此省略上述已知高速缓存策略的详细说明。请注意，上述的高速缓存策略仅作为范例说明之用，并非为本发明的限制。

综合以上所述，计算机系统100利用高速缓存系统104来寄存由非易失性存储器106(例如：一闪速存储器)撷取而来的指令，用以改善闪速存储器相较传统只读存储器(ROM)下较低的数据传输速率。此外，高速缓存系统104直接连接于闪速存储器106，换言之，高速缓存系统104与闪速存储器106间便没有额外的组件，例如：个人计算机中的动态随机存取存储器(dynamic random access memory，DRAM)，因此，在高速缓存系统104的协助下，由闪速存储器106撷取指令来加以执行的效能几乎逼近由传统只读存储器(ROM)撷取指令来加以执行的效能。

请再次参考图1，如图1所示，计算机系统100还包含有一储存装置108以及一开关功能块110，此外，微处理器102、高速缓存系统104、储存装置108以及开关功能块110设置于一单芯片(single chip)120上(例如：相同的集成电路中)，而非易失性存储器106(例如：闪速存储器)为单芯片120的一外部组件。储存装置108用以储存指令，而开关功能块110耦接于储存装置108、高速缓存系统104以及微处理器102，用以选择性地允许储存装置108或高速缓存系统104传送该被请求指令至微处理器102。在本实施例中，储存装置108包含有一只读存储器(read only memory，ROM)112以及一随机存取存储器(random access memory，RAM)114，其中只读存储器112用以储存事先定义的指令，换言之，微处理器102可取得在只读存储器112中事先定义的指令并执行该指令以完成计算机系统100(例如：嵌入式系统)的特定功能，此外，随机存取存储器114用以寄存该被请求指令(例如：开机指令)，而开关功能块110用以选择开机指令的来源，举例来说，可根据单芯片120的输入/输出接脚(I/O pin)所接收的一开机选择设定来决定开机指令的来源，然而，这并非为本发明的限制。关于计算机系统100执行开机程序(booting process)的说明详述如下。

请参考图2，图2为图1所示的计算机系统100执行一开机程序的一实施例的操作流程图。当开启计算机系统100的电源(步骤210)后，计算机系统100便会自单芯片120的输入/输出接脚接收一开机选择设定(步骤212)，而该开机选择设定便决定了计算机系统100是要从只读存储器112开机或从非易失性存储器106(例如：闪速存储器)开机，换言之，该开机选择设定定义了微处理器102将要执行的开机指令的来源，而微处理器102从该开机选择设定便可得知计算机系统100是否通过执行储存在只读存储器112中的开机指令来进行开机(步骤214)。如果开机选择设定指示微处理器102应该执行储存于只读存储器112的开机指令，则计算机系统100将经由开关功能块110而从只读存储器112开机，而微处理器102从只读存储器112取得指令并执行该指令(步骤236、238)，其中若储存在只读存储器112中的开机指令中包含有事先定义的特定指令来指示微处理器102要从随机存取存储器114开机，则微处理器102将重新开机(reboot)(步骤240)，然而，在微处理器102重新开机之前，微处理器102会经由步骤238与242执行上述特定指令来将储存在只读存储器112的开机指令加载到随机存取存储器114，并设定随机存取存储器114为微处理器102重新开机后的执行指令来源，而于微处理器102重新开机之后，微处理器102将根据由只读存储器112所加载的开机指令来进行开机，换句话说，计算机系统100经由开关功能块110来从随机存取存储器114开机(步骤222)；然而，如图2所示，若储存在只读存储器112中的开机指令未包含事先定义的特定指令来指示微处理器102要从随机存取存储器114开机，则微处理器102便不会重新开机，而将会重复执行步骤238与242，直到整个开机程序完成为止。

如图2所示，如果开机选择设定指示微处理器102应该执行储存于非易失性存储器106(例如：闪速存储器)的开机指令，则开关功能块110便允许微处理器102执行由高速缓存系统104所取得的开机指令(步骤224、228、230以及234，而步骤226只有在“高速缓存失误(cache miss)”发生时才被执行)，同样地，若储存在非易失性存储器106中的开机指令包含有事先定义的特定指令来指示微处理器102要从随机存取存储器114开机，则微处理器102将重新开机(步骤232)，然而，在微处理器102重新开机之前，微处理器102会经由步骤230与232执行上述特定指令来将储存在非易失性存储器106的开机指令加载到随机存取存储器114，并设定随机存取存储器114为微处理器102重新开机后的执行指令来源，而在微处理器102重新开机后，微处理器102将根据由非易失性存储器106加载的开机指令来进行开机，换句话说，计算机系统100便经由开关功能块110来从随机存取存储器114开机(步骤222)；然而，如图2所示，若储存在非易失性存储器106中的开机指令未包含有事先定义的特定指令来指示微处理器102要从随机存取存储器114开机，则微处理器102将不会重新开机，而将会重复执行步骤224、228、230与234(步骤226只有在“高速缓存失误(cache miss)”发生时才被执行)，直到整个开机程序完成为止。由于关于高速缓存系统104的操作已于前详述，为求说明书内容简洁起见，故有关高速缓存系统104的操作的进一步说明便在此省略。

如前所述，高速缓存系统104提升了从外部非易失性存储器106执行指令的效能，因此，当不从随机存取存储器114而从只读存储器112或非易失性存储器106执行开机指令时，通过高速缓存系统104执行储存在非易失性存储器106的开机指令的整体所需时间接近于从只读存储器112开机的整体所需时间，请注意，上述操作仅是作为范例说明之用，并非为本发明的限制。

综上所述，计算机系统100(例如：嵌入式系统)可由只读存储器112或由非易失性存储器106(例如：闪速存储器)开机，而这两个开机方式均可再划分为两种开机模式：直接从被选择的储存装置开机或从随机存取存储器114开机，其中储存在随机存取存储器114的开机指令是由被选择的储存装置接收而来，因此，当储存在只读存储器112的开机指令有错误时，更正后的开机指令可储存在外部的非易失性存储器106，而计算机系统100便可根据更正后的开机指令来进行开机以使计算机系统100如预期一般地运作。在本发明的较佳实施例中，对以只读存储器为主的嵌入式系统而言，当只读存储器中程序代码错误而有更改只读存储器的指令的需求时，利用一外部闪速存储器来作为指令的另一来源是一个节省成本的良好替代方案，除此之外，其它指令也可储存在非易失性存储器106中以扩充计算机系统100的功能，这也属于本发明的范畴。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1. 一种计算机系统，包含有：

一非易失性存储器，用以储存指令；

一微处理器，用以控制该计算机系统的运作；以及

一高速缓存系统，耦接于该微处理器，并直接连接于该非易失性存储器，用以提供一被请求指令给该微处理器，其中若在该高速缓存系统中可以撷取到该被请求指令，该高速缓存系统会传送该被请求指令至该微处理器，反之，若在该高速缓存系统中无法撷取到该被请求指令，该高速缓存系统会从该非易失性存储器中撷取该被请求指令、高速缓存该被请求指令并传送该被请求指令至该微处理器。

2. 如权利要求1所述的计算机系统，其还包含有：

一储存装置，用以储存指令：以及

一开关功能区块，耦接于该储存装置、该高速缓存系统以及该微处理器，用以选择性地允许该储存装置或该高速缓存系统传送该被请求指令至该微处理器。

3. 如权利要求2所述的计算机系统，其中该储存装置包含有一只读存储器，用以储存指令。

4. 如权利要求3所述的计算机系统，其中该非易失性存储器为一闪速存储器。

5. 如权利要求4所述的计算机系统，其中该被请求指令包括一开机指令。

6. 如权利要求5所述的计算机系统，其中该储存装置还包含有：

一随机存取存储器，用以寄存由该只读存储器或由该闪速存储器所接收的该开机指令；

其中该开关功能区块选择性地允许该只读存储器、该闪速存储器或该随机存取存储器传送该开机指令至该微处理器。

7. 如权利要求2所述的计算机系统，其中该微处理器、该高速缓存系统、该储存装置以及该开关功能区块设置于一单芯片上，且该非易失性存储器为该单芯片的一外部组件。

8. 如权利要求1所述的计算机系统，其中该非易失性存储器为一闪速存储器。

9. 如权利要求1所述的计算机系统，其中该被请求指令包括一开机指令。

10. 如权利要求1所述的计算机系统，其中该微处理器以及该高速缓存系统设置于一单芯片上，且该非易失性存储器为该单芯片的一外部组件。

11. 一种撷取指令的方法，包含有：

直接连接一非易失性存储器与一高速缓存系统，其中该非易失性存储器用以储存指令；

向该高速缓存系统请求一被请求指令；以及

若在该高速缓存系统中可以撷取到该被请求指令，利用该高速缓存系统输出该被请求指令以便执行该被请求指令；反之，利用该高速缓存系统从该非易失性存储器中撷取该被请求指令、高速缓存该被请求指令并输出该被请求指令以便执行该被请求指令。

12. 如权利要求11所述的方法，还包含有：

提供一储存装置以储存指令；以及

选择性地允许该储存装置或该高速缓存系统输出该被请求指令以便执行该被请求指令。

13. 如权利要求12所述的方法，其中提供该储存装置的步骤还包含有：

在该储存装置中利用一只读存储器来储存指令。

14. 如权利要求13所述的方法，其中该非易失性存储器为一闪速存储器。

15. 如权利要求14所述的方法，其中该被请求指令包括一开机指令。

16. 如权利要求15所述的方法，其中提供该储存装置的步骤还包含有：利用一随机存取存储器来寄存由该只读存储器或由该闪速存储器所接收的该开机指令；以及选择性地允许该储存装置或该高速缓存系统输出该被请求指令以便执行该被请求指令的步骤包含有：选择性地允许该只读存储器、该闪速存储器或该随机存取存储器输出该开机指令以便执行该被请求指令。

17. 如权利要求11所述的方法，其中该非易失性存储器为一闪速存储器。

18. 如权利要求11所述的方法，其中该被请求指令包括一开机指令。