CN100533977C - 精确对称互补信号产生电路 - Google Patents

精确对称互补信号产生电路 Download PDF

Info

Publication number
CN100533977C
CN100533977C CNB2007100353338A CN200710035333A CN100533977C CN 100533977 C CN100533977 C CN 100533977C CN B2007100353338 A CNB2007100353338 A CN B2007100353338A CN 200710035333 A CN200710035333 A CN 200710035333A CN 100533977 C CN100533977 C CN 100533977C
Authority
CN
China
Prior art keywords
pmos transistor
inverter
transistor
nmos pass
complementary signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100353338A
Other languages
English (en)
Other versions
CN101087131A (zh
Inventor
杨学军
王建军
李少青
张民选
陈吉华
赵振宇
陈怒兴
马剑武
邹金安
何小威
欧阳干
王洪海
刘征
唐世民
王东林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CNB2007100353338A priority Critical patent/CN100533977C/zh
Publication of CN101087131A publication Critical patent/CN101087131A/zh
Application granted granted Critical
Publication of CN100533977C publication Critical patent/CN100533977C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种精确对称互补信号产生电路，它包括互补信号产生单元、差分调整单元和输出缓冲单元，所述互补信号产生单元包括由串联的第一反相器I1和第二反相器I2组成的第一支路以及由第三反相器I3和传输门G1组成的第二支路，所述差分调整单元包括第一PMOS晶体管M1、第二PMOS晶体管M2以及第一NMOS晶体管M3、第二NMOS晶体管M4，第二PMOS晶体管M2和第二NMOS晶体管M4的漏源相连并连结到第一PMOS晶体管M1的栅极，第一PMOS晶体管M1和第一NMOS晶体管M3的漏源相连并连结到第二PMOS晶体管M2的栅极，第一NMOS晶体管M3和第二NMOS晶体管M4的栅极作为输入端。本发明是一种结构简单、能够产生完全对称互补信号，从而提高产生电路整体性能的精确对称互补信号产生电路。

Description

精确对称互补信号产生电路
技术领域
本发明主要涉及到高速互补信号的产生电路设计领域，特指一种精确对称互补信号产生电路。
背景技术
在高速数字电路或模拟电路的设计过程中，通常需要互补的时钟信号或开关信号，如果互补信号不能够精确对称，就会出现时钟重叠和沟道电荷注入效应，导致电路性能下降甚至不能正常工作。
传统的互补信号产生电路的结构如图1所示，该电路分为两条支路，一条由两个串联的反相器构成，另一条由一个反相器和一个传输门串联组成。其工作原理为：用信号通过传输门G1的时间与反相器I3的时间之和来等效反相器I1的延迟时间与反相器I2的延迟时间之和，以提供时序上完全相同的互补信号输出。这就要求两条支路的延迟要精确一致，然而这在高频下很难做到，因而在传统的互补信号产生电路中两路信号总存在着几十个ps的延迟差。如前面所述，由于这个延迟差的存在，就会引起电路性能的下降，甚至使得电路不能正常工作。
发明内容
本发明要解决的问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、能够产生完全对称互补信号，从而提高产生电路整体性能的精确对称互补信号产生电路。
为解决上述技术问题，本发明提出的解决方案为：一种精确对称互补信号产生电路，其特征在于：它包括互补信号产生单元、差分调整单元和输出缓冲单元，所述互补信号产生单元包括由串联的第一反相器I1和第二反相器I2组成的第一支路以及由第三反相器I3和传输门G1组成的第二支路，所述差分调整单元包括第一PMOS晶体管M1、第二PMOS晶体管M2以及第一NMOS晶体管M3、第二NMOS晶体管M4，第二PMOS晶体管M2和第二NMOS晶体管M4的漏源相连并连结到第一PMOS晶体管M1的栅极，第一PMOS晶体管M1和第一NMOS晶体管M3的漏源相连并连结到第二PMOS晶体管M2的栅极，第一NMOS晶体管M3和第二NMOS晶体管M4的栅极作为输入端，与传统互补信号产生单元的输出相连。
所述输出缓冲单元包括两组两级串联的反相器。
与现有技术相比，本发明的优点就在于：1、结构简单：本发明中提出的电路结构只是在原有技术基础上增加了一级差分结构和两级反相器，可见结构并不复杂。2、性能优良：虽然本发明提出的结构很简单，但是，本发明中提出的电路却可以产生十分精确对称的输出信号，这是现有技术所不可比拟的。3、使用方便：由于本发明提出的电路结构简单，所以使用十分方便，不会给设计增加复杂度。
附图说明
图1是传统的互补信号产生电路的示意图；
图2是本发明的框架结构示意图；
图3是本发明的电路原理示意图；
图4是本发明在0.13μm工艺条件以及3GHz的输入条件下的模拟结果示意图。
具体实施方式
以下将结合附图和具体实施例对本发明做进一步详细说明。
如图2和图3所示，本发明的精确对称互补信号产生电路包括互补信号产生单元、差分调整单元和输出缓冲单元，互补信号产生单元包括由串联的第一反相器I1和第二反相器I2组成的第一支路以及由第三反相器I3和传输门G1组成的第二支路，该差分调整单元包括第一PMOS晶体管M1、第二PMOS晶体管M2以及第一NMOS晶体管M3、第二NMOS晶体管M4，第二PMOS晶体管M2和第二NMOS晶体管M4的漏源相连并连结到第一PMOS晶体管M1的栅极，第一PMOS晶体管M1和第一NMOS晶体管M3的漏源相连并连结到第二PMOS晶体管M2的栅极，第一NMOS晶体管M3和第二NMOS晶体管M4的栅极作为输入端。该电路的工作原理是用差分对输入电容对传输线信号的延迟作用来消除互补信号在通过传输门支路和反相器支路后产生的几十个ps的传输延迟差，此外差分结构中的正反馈结构也有利于保证互补信号值的相对稳定。本实施例中，输出缓冲单元包括两组两级串联的反相器(I4和I5以及I6和I7)，用来实现信号的整形和缓冲。
如图4所示，本发明在0.13μm工艺条件以及3GHz的输入条件下的模拟结果，可以看见，本发明提出的差分结构的互补信号产生电路的输出信号的共模电压稳定在1.25v，并且输出波形也已经做到完全对称，也就是说本发明提出的电路结构消除了传统结构产生的互补信号不对称的问题，能够做到使得产生的互补信号完全对称。

Claims (1)

1、一种精确对称互补信号产生电路，其特征在于：它包括互补信号产生单元、差分调整单元和输出缓冲单元，所述互补信号产生单元包括由串联的第一反相器(I1)和第二反相器(I2)组成的第一支路以及由第三反相器(I3)和传输门(G1)组成的第二支路，所述差分调整单元包括第一PMOS晶体管(M1)、第二PMOS晶体管(M2)以及第一NMOS晶体管(M3)、第二NMOS晶体管(M4)，第二PMOS晶体管(M2)和第二NMOS晶体管(M4)的漏源相连并连结到第一PMOS晶体管(M1)的栅极，第一PMOS晶体管(M1)和第一NMOS晶体管(M3)的漏源相连并连结到第二PMOS晶体管(M2)的栅极，第一NMOS晶体管(M3)和第二NMOS晶体管(M4)的栅极作为输入端；所述输出缓冲单元包括两组两级串联的反相器。
CNB2007100353338A 2007-07-10 2007-07-10 精确对称互补信号产生电路 Expired - Fee Related CN100533977C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007100353338A CN100533977C (zh) 2007-07-10 2007-07-10 精确对称互补信号产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007100353338A CN100533977C (zh) 2007-07-10 2007-07-10 精确对称互补信号产生电路

Publications (2)

Publication Number Publication Date
CN101087131A CN101087131A (zh) 2007-12-12
CN100533977C true CN100533977C (zh) 2009-08-26

Family

ID=38937938

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100353338A Expired - Fee Related CN100533977C (zh) 2007-07-10 2007-07-10 精确对称互补信号产生电路

Country Status (1)

Country Link
CN (1) CN100533977C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723937B (zh) * 2012-06-04 2016-05-11 西安电子科技大学 一种干涉仪差分信号自检的电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617477A (en) * 1985-05-21 1986-10-14 At&T Bell Laboratories Symmetrical output complementary buffer
US5140174A (en) * 1991-01-25 1992-08-18 Hewlett-Packard Co. Symmetric edge true/complement buffer/inverter and method therefor
US5726588A (en) * 1996-03-12 1998-03-10 Lsi Logic Corporation Differential-to-CMOS level converter having cross-over voltage adjustment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617477A (en) * 1985-05-21 1986-10-14 At&T Bell Laboratories Symmetrical output complementary buffer
US5140174A (en) * 1991-01-25 1992-08-18 Hewlett-Packard Co. Symmetric edge true/complement buffer/inverter and method therefor
US5726588A (en) * 1996-03-12 1998-03-10 Lsi Logic Corporation Differential-to-CMOS level converter having cross-over voltage adjustment

Also Published As

Publication number Publication date
CN101087131A (zh) 2007-12-12

Similar Documents

Publication Publication Date Title
US8610462B1 (en) Input-output circuit and method of improving input-output signals
CN102708816B (zh) 移位寄存器、栅极驱动装置和显示装置
CN103560768B (zh) 占空比调节电路
US9608845B2 (en) Transmit apparatus and method
CN101630955A (zh) 带加速管的高性能电平转换电路
US8749269B2 (en) CML to CMOS conversion circuit
CN101847134B (zh) 基于移动行业处理器接口mipi协议接口装置
CN104124943A (zh) 触发器
CN103199864B (zh) 一种逐次逼近型模数转换器
CN209072341U (zh) 基于dmos管的跨电压域的电平转移电路及芯片
CN102694538B (zh) 组合数据电平移位器和去偏移器
CN1881797B (zh) 同步电路和方法
CN100533977C (zh) 精确对称互补信号产生电路
CN104143975B (zh) 一种dll延时链及减小延时锁相环时钟占空比失真的方法
CN101777906B (zh) 推挽放大器的电平转换电路
CN102215034B (zh) 触发器
Zheng et al. A 5-50 Gb/s quarter rate transmitter with a 4-tap multiple-MUX based FFE in 65 nm CMOS
CN204375392U (zh) 一种驱动电路和显示装置
CN100533980C (zh) 可进行信号摆率修正的低电压差分驱动电路
Kim et al. A four-channel 32-Gb/s transceiver with current-recycling output driver and on-chip AC coupling in 65-nm CMOS process
KR20200117634A (ko) 데이터 직렬화 회로
CN215528990U (zh) 一种新型高速ddr发送电路
CN104617916A (zh) 一种基于FinFET器件的主从触发器
CN201590808U (zh) 推挽放大器的电平转换电路
CN101515800A (zh) 一种cmos到cml的低抖动转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090826

Termination date: 20120710