CN100531069C - 一种io信号线的测试转接装置 - Google Patents
一种io信号线的测试转接装置 Download PDFInfo
- Publication number
- CN100531069C CN100531069C CNB2005100771645A CN200510077164A CN100531069C CN 100531069 C CN100531069 C CN 100531069C CN B2005100771645 A CNB2005100771645 A CN B2005100771645A CN 200510077164 A CN200510077164 A CN 200510077164A CN 100531069 C CN100531069 C CN 100531069C
- Authority
- CN
- China
- Prior art keywords
- signal
- input
- measurand
- output
- expanding element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明提出的一种IO信号线的测试转接装置包含控制单元、输入数据单元、输出数据单元、输入信号扩展单元、输出信号扩展单元。输入数据单元和输出数据单元主要完成信号的驱动的功能，输入信号扩展单元和输出信号扩展单元一端通过数据总线分别与输入数据单元和输出数据单元连接，另一端与被测系统的IO信号连接；输入数据单元和输出数据单元的另一端均与IO卡连接。通过控制单元的使能控制，可以分别读取被测对象的输出信号或将IO卡输出的信号写入到被测对象。采用本发明所述的装置，可以大量扩展IO信号的资源，而只需少量的测试台资源，且该测试装置放置在测试设备合适的位置上，不占用测试平台的资源空间。
Description
技术领域
本发明属于通讯设备的测试领域，具体地说，是一种用于对大批量的数字IO信号线进行扩展测试的转接装置。
背景技术
随着通讯技术的发展，通讯设备越来越复杂，集成度也越来越高。对测试技术的要求也相应的有所提高。通常在IO信号测试中，一个被测对象的IO信号数量在100个以内，但目前越来越多的被测对象IO信号的数量都已超过这个数值。用传统的方法对这些IO信号进行测试时就会出现资源不足的问题。
通常对IO信号进行测试的方法是：利用各种测试平台所提供的IO卡，直接连接IO信号，对其进行读或写操作。如附图1所示，对于被测对象的输出信号，在被测对象设置好IO信号的状态后，由IO卡进行读取以判断信号是否正常；对于被测对象的输入信号，由IO卡输出指定的信号状态给被测对象，由被测对象判断信号是否正常。其中被测对象与IO卡之间有一个可选的信号转换单元，它的功能是完成被测对象的IO信号电平与IO卡之间信号电平的匹配，在实际应用中可根据电平的匹配情况进行选用。当待测试的IO信号数量大于IO卡所能提供的接口数量时，只有增加资源卡的数量，利用多块IO卡进行测试，如附图2所示，测试过程类似于附图1的系统，其区别是要对多块IO卡进行操作，但在测试平台上资源比较紧张的时候，这种方法就不可取了。虽然测试系统越来越复杂，但测试设备的体积并不能随之增加，测试平台上要求安装很多其它测试所必须的资源卡，受测试资源的限制，无法安装过多的IO卡。因此，在IO信号线数量较多时，测试资源受到限制。
发明内容
本发明的目的是针对现有测试方法存在的不足，而提出的一种IO信号线的测试转接装置。利用该装置，可以大量扩展IO信号的测试资源，而只需少量的测试平台资源。
为了实现上述发明目的，本发明提出的一种IO信号线的测试转接装置，包括：控制单元、输入数据单元、输出数据单元、输入信号扩展单元、输出信号扩展单元，输入数据单元和输出数据单元主要完成信号的驱动功能，通过控制单元的使能控制，读取被测对象的输出信号或将IO卡输出的信号写入被测对象；输入信号扩展单元和输出信号扩展单元一端通过数据总线分别与输入数据单元和输出数据单元连接，另一端与被测对象的IO信号连接，控制单元分别与输入扩展单元和输出扩展单元连接；输入数据单元和输出数据单元另一端与IO卡连接。
使用本发明提出的测试转接装置，测试系统的测试平台只需给本测试转接装置提供少量的IO信号，同本装置的控制单元和数据单元连接，控制单元通过译码产生大量的控制信号，对IO信号进行分组，分组的宽度与数据单元的宽度一样，利用控制信号就可以把数据单元的接口在各分组间进行切换。
附图说明
图1为现有针对少量数字IO信号的被测对象的测试设备结构示意图；
图2为现有针对大量数字IO信号的被测对象的测试设备结构示意图；
图3为本发明针对大量数字IO信号的被测对象的测试设备结构示意图；
图4为本发明针对大量数字IO信号的被测对象的测试设备详细结构示意图；
图5为本发明针对大量数字IO信号的被测对象的测试设备示例详细结构示意图。
具体实施方式
下面结合附图，进一步描述本发明所述的一种IO信号线的测试转接装置。
在测试设备上增加一块测试转接装置，用于对IO资源进行扩展，同时所有被测对象的IO信号都与该测试转接装置连接。该测试转接装置可以安装在测试设备合适的位置上，而不占用测试平台的资源空间。如附图4所示，整个测试转接装置分为五个部分：控制单元、输入数据单元、输出数据单元、输入信号扩展单元、输出信号扩展单元，其中可选的信号转换单元的功能是完成被测对象的IO信号电平与IO卡之间信号电平的匹配，在实际应用中可根据电平的匹配情况进行选用。
整个测试转接装置的外部接口包括控制接口和数据接口两部分，控制接口接收来自IO卡的信号作为内部控制信号；数据接口一方面与IO卡的输入、输出相连接，另一方面与被测系统的被测IO信号相连接。
在测试转接装置内部，控制单元通过控制接口接收来自IO卡的地址/控制信号，并进行译码，产生相应的控制/使能信号，这些控制使能信号一部分送到输入信号扩展单元，用于从多组被测对象输出的IO信号中选取一组送到内部数据总线；另一部分控制使能信号送给输出组。对于内部数据线的宽度，可根据实际待测试的IO信号线的数量来确定，一般8位总线宽度足以满足测试需求；由于需要的IO资源不是很多，数据总线一般分为输入、输出两个方向的单向总线，这样便于对IO卡进行控制，降低控制编程的复杂程度。按照信号流向，来自被测对象的多组(按实际定义的内部数据线宽度进行分组，以下相同)IO信号进入输入信号扩展单元，再通过控制使能信号选中其中的一组信号经内部数据总线送到输入数据单元，经输入数据单元驱动后通过外部数据接口送给IO卡进行测试；在另一个方向上，IO卡的输出信号(宽度同内部数据总线宽度)经过测试转接装置的外部数据接口进入输出数据单元，经输出数据单元驱动处理后通过内部数据总线送到输出信号扩展单元，在输出信号扩展单元由控制使能信号选择将其分配给待测试的多组IO信号中的一组，然后通过外部数据接口送给被测对象进行测试，其中的输出信号扩展单元应该具有数据锁存功能。
对于可选的信号转换单元，一般在输入信号扩展单元的输入接口电平和/或输出信号扩展单元的输出接口电平与被测对象的IO信号电平不一致时采用，其主要作用就是实现两种不同的电平信号之间的转换，一般都有专用的芯片可供选用。
下面结合附图5的示例较详细的叙述一下利用该测试转接装置扩展IO资源，实现大批量IO信号测试的具体过程。
利用本发明进行测试时，首先需要进行以下的准备工作：
1、首先要熟悉被测对象，整理出需要测试的IO信号；
2、根据被测试IO信号在被测对象上的方向，把IO信号进行分类：被测对象输出IO信号和被测对象输入IO信号，如图5中箭头所示。
3、根据实际需要确定测试转接装置的内部数据总线宽度，一般8位总线宽度再经过译码足以满足测试需求，也可根据实际需要对总线宽度进行扩展，图5中的WDA<7..0>与RDA<7..0>分别为8位的单向输入数据总线和输出数据总线，同时分别留有3条备用信号线可以对数据线宽度进行扩展，如附图5所示，一次可以写或读8位被测IO信号，所以需要对被测的输出/输入信号分别进行分组，8个为一组，这8个信号将由同一个使能信号选中而被写入或读出。
4、根据分组的数量，决定扩展单元、控制单元译码信号的大小。地址译码的实现非常灵活，可以用可编程器件来实现，也可以用各种嵌入式的CPU来实现，甚至对于比较简单的也可以用各种译码芯片直接实现。在附图5的示例方案中共用了31根IO信号线，在8根控制信号线中，IO31和IO30分别作为读使能和写使能信号，IO<6..1>作为6根地址线可以译码产生64个地址，根据内部数据总线的宽度为8位，则扩展后可以测试的实际IO信号线的数量为输入512根、输出512根。
5、根据上述几步所确定的资源需求，选取具体的实现方案，进行硬件实现、调试，建立起实际的测试环境。
在实际的测试环境建立后，就可以开始进行测试，具体的测试过程结合附图5描述如下：对于被测对象输出的IO信号，当要测试某一组IO信号时，首先由IO卡向控制单元写入该组信号对应的地址，即向IO<6..1>写入，经总线驱动后由内部地址总线ADD<5..0>进入地址译码部分，读使能信号有效，即将IO30信号状态置“1”，经总线驱动后为读使能信号REN，此时经过逻辑单元的译码以及读使能信号的共同作用，该组IO信号对应的选通信号有效，该组信号被选中进入测试转接装置的内部数据总线RDA<7..0>，再经过输入数据单元的驱动后送给IO卡IO<14..7>，由IO卡读出该组信号的状态进行判断，在读完该组信号状态后将读使能信号置为无效，即将IO30信号状态清“0”；对于被测对象的输入IO信号，当要测试某一组IO信号时，首先由IO卡向输出数据单元写入要输出给被测对象的信号状态数据向IO<26..19>写入，该数据由输出数据单元驱动后经测试转接装置的内部数据总线WDA<7..0>送到输出信号扩展单元的各个分组，然后向控制单元写入该组信号对应的地址，即向IO<6..1>写入，经总线驱动后由内部地址总线ADD<5..0>进入地址译码部分，写使能信号有效，即将IO31信号状态置“1”，经总线驱动后为写使能信号WEN，此时经过逻辑单元的译码以及写使能信号的共同作用，该组IO信号对应的选通信号有效，则输出信号扩展单元中只有该组将IO卡写入的数据输出给被测对象，在保持到数据有效写入后将写使能信号置为无效，即将IO31信号状态清“0”，最后由被测对象判断该组的各IO信号状态是否正确。
从以上可以看出，当控制单元接收到一个有效地址并且读/写使能信号有效时，控制单元会输出一个选通信号，该信号将使能输入/输出信号扩展单元的与其相连接的那一个分组。这时，如果是“读”操作，被选中的这一组信号就与输入数据单元的总线连接，被测信号就可以从输入数据单元读出。如果是“写”操作，输出数据单元的数据就会写入到被选中的这一组被测信号上。
综上所述，在应用本方法对大量数字IO信号进行测试时，主要有读总线和写总线两种操作，这两种操作可分别简要概括为以下几个步骤进行：
读操作：
1.向控制单元写入有效地址；
2.读使能信号有效；
3.读取数据单元数据以判断测试信号是否正常；
4.读使能信号无效。
写操作：
1.向输出数据单元写入相应数据；
2.向控制单元写入有效地址；
3.写使能信号有效，并保持直到数据有效写入；
4.写使能信号无效；
5.由被测对象验证写入的测试信号是否正常。
Claims (5)
1、一种IO信号线的测试转接装置，其特征在于，包括：控制单元、输入数据单元、输出数据单元、输入信号扩展单元、输出信号扩展单元，输入数据单元和输出数据单元主要完成信号的驱动功能，通过控制单元的使能控制，读取被测对象的输出信号或将IO卡输出的信号写入被测对象；输入信号扩展单元和输出信号扩展单元一端通过数据总线分别与输入数据单元和输出数据单元连接，另一端与被测对象的IO信号连接，控制单元分别与输入扩展单元和输出扩展单元连接；输入数据单元和输出数据单元的另一端均与IO卡连接。
2、根据权利要求1所述的测试转接装置，其特征在于，还可以包括信号转换单元，实现被测对象的IO信号电平与IO卡之间信号电平的匹配。
3、根据权利要求1或2所述的测试转接装置，其特征在于，输出信号扩展单元内包括锁存器，用于对输出信号扩展单元的数据进行锁存，待测试的IO信号通过数据锁存器输入到被测对象。
4、根据权利要求3所述的测试转接装置，其特征在于，所述输出数据单元包括总线驱动器，用于对IO信号的驱动。
5、根据权利要求4所述的测试转接装置，其特征在于，所述输入数据单元包括总线驱动器，用于对IO信号的驱动。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100771645A CN100531069C (zh) | 2005-06-16 | 2005-06-16 | 一种io信号线的测试转接装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100771645A CN100531069C (zh) | 2005-06-16 | 2005-06-16 | 一种io信号线的测试转接装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1881905A CN1881905A (zh) | 2006-12-20 |
| CN100531069C true CN100531069C (zh) | 2009-08-19 |
Family
ID=37519892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100771645A Expired - Fee Related CN100531069C (zh) | 2005-06-16 | 2005-06-16 | 一种io信号线的测试转接装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100531069C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103335597B (zh) * | 2013-07-02 | 2015-12-02 | 中国科学院长春光学精密机械与物理研究所 | 光栅尺光电传感器 |
| CN104539281B (zh) * | 2014-10-28 | 2018-05-11 | 北京航空航天大学 | 一种具有程控功能的双口ram读写通道切换分配模块 |
-
2005
- 2005-06-16 CN CNB2005100771645A patent/CN100531069C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1881905A (zh) | 2006-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103744009B (zh) | 一种串行传输芯片测试方法、系统及集成芯片 | |
| CN101055767B (zh) | 多端口存储装置的测试操作 | |
| KR101105489B1 (ko) | Ｎａｎｄ 플래시 메모리의 커맨드 기반 제어 | |
| CN100573537C (zh) | 一种soc芯片系统级验证系统及方法 | |
| US7900106B2 (en) | Accessing sequential data in a microcontroller | |
| CN101706552A (zh) | 支持芯片不同引脚封装的可配置式片上测试模块 | |
| US7203873B1 (en) | Asynchronous control of memory self test | |
| CN101458971A (zh) | 一种嵌入式存储器的测试系统及测试方法 | |
| CN100501877C (zh) | 精简管脚的嵌入式闪存全面测试设计方法 | |
| CN102789815B (zh) | 一种用于fpga配置的prom电路架构 | |
| US7765442B2 (en) | Memory device testable without using data and dataless test method | |
| CN101436171B (zh) | 模块化通信控制系统 | |
| CN109061446A (zh) | 一种单端口传输芯片的测试方法及系统 | |
| CN100531069C (zh) | 一种io信号线的测试转接装置 | |
| CN105573947B (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
| CN104424995A (zh) | 半导体器件及其操作方法 | |
| CN107290656B (zh) | 一种集成双向crc校验功能的可扩展jtag调试结构 | |
| CN1627516A (zh) | 一种芯片内建电可擦除存储器的测试模块及其测试方法 | |
| CN103064817B (zh) | 一种简化两线式串行数据总线传输方法 | |
| CN100590444C (zh) | Bist测试方法 | |
| CN1728105B (zh) | 纵横开关及包括该纵横开关的系统 | |
| CN214540759U (zh) | Fpga芯片及电子系统 | |
| WO2020240223A1 (en) | Improved jtag registers with concurrent inputs | |
| CN112912864B (zh) | 用于对闪存模块直接访问的方法和系统 | |
| CN114461472A (zh) | 一种基于ate的gpu核心全速功能测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: JIANGSU NINE NINE HEAVY MACHINERY GROUP CO., LTD. Free format text: FORMER OWNER: ZTE CORPORATION Effective date: 20140917 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 518057 SHENZHEN, GUANGDONG PROVINCE TO: 226600 NANTONG, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140917 Address after: 226600, No. 618, west side of waist Road, Haian Industrial Park, Haian County, Nantong, Jiangsu Patentee after: JIANGSU JIUJIU HEAVY MACHINERY GROUP CO., LTD. Address before: 518057 Nanshan District, Guangdong high tech Industrial Park, science and Technology Industrial Park, ZTE building, block A, layer 6, layer Patentee before: ZTE Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090819 Termination date: 20160616 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |