CN100530601C - 存储元件的形成方法、半导体元件及其形成方法 - Google Patents

存储元件的形成方法、半导体元件及其形成方法 Download PDF

Info

Publication number
CN100530601C
CN100530601C CNB2005100888771A CN200510088877A CN100530601C CN 100530601 C CN100530601 C CN 100530601C CN B2005100888771 A CNB2005100888771 A CN B2005100888771A CN 200510088877 A CN200510088877 A CN 200510088877A CN 100530601 C CN100530601 C CN 100530601C
Authority
CN
China
Prior art keywords
silicon
rich
dielectric layer
element according
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100888771A
Other languages
English (en)
Other versions
CN1855437A (zh
Inventor
陈礼仁
苏金达
刘光文
吕前宏
罗兴安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1855437A publication Critical patent/CN1855437A/zh
Application granted granted Critical
Publication of CN100530601C publication Critical patent/CN100530601C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明是有关于一种存储元件的形成方法、半导体元件及其形成方法，该形成存储元件的方法包括以下步骤：提供一基板、在基板上提供多个功能部件、并在功能部件上形成富含硅的介电层。可以采用旋涂式玻璃(spin-on-glass，SOG)技术在富含硅的介电层上形成层间介电(inter-layer dielectric，ILD)或金属间介电(inter-metal dielectric，IMD)层，该富含硅的介电层可阻止在旋涂式玻璃技术中所使用的溶剂的扩散。

Description

存储元件的形成方法、半导体元件及其形成方法
技术领域
本发明关于一种半导体元件的制造方法，且特别是有关于一种可改进在玻璃上的硅(silicon-on-glass，SOG)工艺的方法和采用该方法所制造的元件。
背景技术
非易失性存储元件(non-volatile memory devices)已经被广泛地用于存储不需频繁修正的讯息。这种存储元件例如包括唯读记忆体(ROM)、可编程唯读记忆体(PROM)、可擦除可编程唯读记忆体(EPROM)、电性可擦除可编程唯读记忆体(EEPROM)和快闪可擦除可编程唯读记忆体(flash EEPROM)。
非易失性存储元件通常可存储并保持代表讯息的电荷。例如，EPROM可包括许多浮置栅极存储单元(floating gate memory cell)，每个浮置栅极存储单元都包括一个电荷俘获层(charge trapping layer)，用来保持代表一个数据的电荷。图1A绘示为习知形成于半导体基板(substrate)10上的浮置栅极存储单元100的结构。存储单元100包括形成于基板10上并互相隔开一段距离的扩散区(diffusion region)102和104，这两个扩散区102和104之间定义为一个通道(channel)106。在通道106上形成第一介电层(dielectric layer)108，在第一介电层108上形成电荷俘获层110，在电荷俘获层110上形成第二介电层112，并且在第二介电层112上形成栅极(gate)114。第一介电层108可由穿隧氧化物(tunnel oxide)所构成。第二介电层112可由二氧化硅或氧化物-氮化物-氧化物等结构(oxide-nitride-oxide，ONO)所构成。电荷俘获层110可由多晶硅(polysilicon)或氮化硅所构成。
当施加偏压(bias voltage)于栅极114和扩散区102、104时，电荷就可进入电荷俘获层110而编程存储单元100，或从电荷俘获层110移出从而擦除存储单元100。
在编程存储单元100的过程中，包含电洞或电子等形式的电荷通过第一介电层108或第二介电层112，并存储于电荷俘获层110中。存储于电荷俘获层110中的电荷将可改变用以读取存储单元100的阀限电压(threshold voltage)，以指示存储于存储单元100中的位元(bit)是“0”还是“1”。
为了将存储单元100从其他元件或后续步骤中所形成的金属接点以及扩散区102、104隔离开来，则使用层间介电质(interlayer dielectric，ILD)116来填充存储单元100和其他元件之间的缝隙，其中金属接点与栅极114接触。层间介电质116可作为一低介电常数材料，其用来将金属接点与存储单元100电性隔离。最常见的层间介电质116是利用化学气相沉积(CVD)技术而由硼磷硅酸盐玻璃(boro-phospho-silicate glass，BPSG)所形成，其中高温将有助于此种硼磷硅酸盐玻璃的化学气相沉积法的进行。另一种选择方案是采用只需要较低温度的旋涂式玻璃(spin-on-glass，SOG)技术而形成层间介电质116。旋涂式玻璃技术是将溶有SiO2和掺杂物(如硼或磷)的溶液旋涂到基板上并固化此旋涂式玻璃以蒸发溶液中的溶剂。然而，在固化过程中，溶剂会扩散到邻近的层中。例如，在图1A中，当采用旋涂式玻璃技术所形成的层间介电质116已经固化时，溶液中的溶剂会扩散到电荷俘获层110中，从而损害存储单元100的效能。为了阻止溶剂扩散，如图1A所示，可以在层间介电质116和存储单元100之间提供一个衬层(liner layer)118。
类似地，在采用被金属间介电质(inter-metal dielectric，IMD)层而互相隔离的多层金属接点的存储元件中，此种IMD层可藉由SOG技术而形成，并且可使用氧化物衬层阻止溶剂扩散于邻近的层中，而此种扩散将损害存储单元的效能。例如，图1B表示在基板202上所形成的存储元件200。存储元件200包括第一金属接点204和藉由IMD层208而与第一金属接点204隔离的第二金属接点206。IMD层208可藉由SOG技术而形成。IMD层208和第一金属接点204之间的衬层210可阻止IMD层208在固化时其溶剂的扩散。
普通的衬层118或210由二氧化硅(SiO2)所构成，其可利用SiH4和N2O的混合气体或四乙基正硅酸盐(tetraethylorthosilicate，TEOS)与O2或O3的混合组合等藉由等离子增强化学气相沉积(Plasma Enhanced ChemicalVapor Deposition，PECVD)法所形成。但是，采用SiO2作为氧化物衬层118或210的问题是，由于用来形成ILD 116或IMD 208的溶解SOG的溶剂中通常含有高浓度的氢，以实现ILD 116或IMD 208的低介电常数，溶剂中的氢原子可能会扩散通过由SiO2形成的衬层118或210而进入下面的层，其例如为电荷俘获层110或基板10或202等。此种氢扩散的结果可能会使存储单元100或存储元件200失去存储于其中的电荷并表现出不良的数据保持属性。
类似于存储单元100或存储元件200的存储元件是在硅晶圆上制造的，并且其数据保持属性的测量结果与所要求的标准的比较乃是如图2所示。在图2中，存储单元的数据保持属性可经由10,000个读取周期后的存储单元的阀限电压的变化而反应出来。如图2所示，在经由10,000个读取周期后，存储单元100的阀限电压变化为1.2V，而标准要求的阀限电压变化不大于0.6V。
为了避免资讯的流失，存储单元100或存储元件200必需在存储于其中的电荷流失前进行再新(refreshed)，随着再新频率的增加，电能消耗也增加了。因此，要如何让存储单元100和存储元件200能够尽可能地长时间保存存储电荷是十分重要的。
Ghneim等人的美国专利申请号5,805,013提出一旦超过临界值的温度，氢原子便由其键结区(bonding site)被释放。Ghneim等人还提出了藉由在浮置栅极周围沉积介电层的工艺以及在所有后续工艺中将温度保持在临界温度之下，从而减少氢原子向存储单元的浮置栅极(电荷俘获层)扩散。特别是在Ghneim等人的发明中，含氢介电层和所有后续介电层/导电层都是在380℃以下形成的，并且大多数情况是在350C以下形成的。
尽管Ghneim等人揭露较低温度工艺可能会减少氢扩散于存储单元的电荷俘获层内的现象，然而，经由在此较低的处理温度下的连续工艺所形成的材料品质较差，使得所形成的存储单元的可靠性仍会受到损害。
发明内容
本发明提供一种存储元件的形成方法，包括提供一个基板、在此基板上提供多个功能部件(features)、并在这些功能部件上形成富含硅(silicon-rich)的介电层。
本发明提供一种半导体元件的形成方法，该方法包括提供一个基板并在此基板上形成一个包含多个存储单元的存储器阵列(memory array)。每个存储单元的形成方法乃是藉由在基板上提供至少一个功能部件并在此至少一个功能部件上形成一富含硅的介电层，其中该富含硅的介电层是直接形成在功能部件的顶部以及侧面。此半导体元件的形成方法更包括沉积(deposit)一层旋涂式玻璃层，以覆盖富含硅介电层的至少一部分。
本发明提供一种包括基板和存储单元的半导体元件。此存储单元包括在基板上的功能部件和在功能部件上的富含硅的介电层，其中该富含硅的介电层是直接形成在功能部件的顶部以及侧面。
本发明提供一种半导体元件，包括一基板和一存储器阵列，其中存储器阵列包括在基板上的多个存储单元。每个存储单元包括一个位于基板上的功能部件和在功能部件上的富含硅的介电层，其中该富含硅的介电层是直接形成在功能部件的顶部以及侧面。此半导体元件更包括在富含硅的介电质上的一旋涂式玻璃层。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例。藉由后附的申请专利范围中特别提出的部件及其组合，以实现并获得本发明的特征和优点。
以上的概述和下面的详细说明仅为本发明的一些实施方式，用以解释本发明，而非用以限定本发明。
合并于并作为本说明书的一部分的图式描绘了本发明的实施例，其用来与说明书共同说明本发明的技术特征、优点和原理。
附图说明
图1A所示为习知的非易失性存储单元。
图1B所示为习知的存储元件。
图2所示为图1A所示的存储单元的数据保持属性在与标准要求相比较的图形表示。
图3A所示为本发明第一实施例的一种存储元件。
图3B所示为本发明第二实施例的一种存储元件。
图4所示为采用本发明的方法所制造的存储元件的数据保持属性与其要求的标准的比较图形。
图5所示为本发明的一种存储器阵列。
10、30、40：基板             100：存储单元
102、104：扩散区             106：通道
108、112：介电层             110：俘获层
114：栅极                    116：层间介电质
118：衬层                    200：存储单元
202：基板                    204、206：金属接点
208：金属间介电质层          210：衬层
300：存储元件                302：功能部件
304：层间介电层              306、308、312：介电层
310：俘获层                  314：栅极
316、318：扩散区             320：通道
400：存储元件                402、404：金属接点
406：金属间介电层            408：介电层
500：存储器阵列              WL：字线
BL：位线
具体实施方式
以下结合附图对本发明的较佳实施例作详细说明。在所有附图中，相同的元件符号乃是代表相同或类似的元件。
本发明提供一种新式的非易失性存储元件，其包括由旋涂式玻璃(SOG)技术所形成的位于层间介电(ILD)层或金属间介电(IMD)层的富含硅的一衬层，其用来阻止SOG溶液中的氢的扩散，其中该富含硅的介电层是直接形成在功能部件的顶部以及侧面。图3A和图3B所示为本发明的非易失性存储元件。
请参阅图3A，本发明第一实施例的存储元件300形成于半导体基板30之上并包括形成于半导体基板30之上的功能部件302(图中只示出了一个)。ILD层304形成于基板30和功能部件302之上，用以提供绝缘功能并填充基板30与功能部件302和基板30上的其他元件或功能部件302之间的缝隙。ILD层304可藉由将SOG溶液旋涂并将其固化的方式而形成。介电层306形成于ILD层304和基板30和功能部件302之间，用以阻止SOG溶液中的氢的扩散。ILD层304可以形成于介电衬层306的部分(图中未示)或全部之上。
功能部件302可包括任何适合组成非易失性存储元件300的结构，例如为栅极结构或金属接点。举例而言，如图3A所示，如果存储元件300包括多个浮置栅极存储单元的阵列，那么功能部件302可以为多层栅极结构，其中每个多层栅极结构包括：例如，基板30之上的第一介电层308、第一介电层308之上的电荷俘获层310、电荷俘获层310之上的第二介电层312、第二介电层312之上的栅极314。第一介电层308和第二介电层312都可包含氧化物，例如为二氧化硅。电荷俘获层310可包括氮化硅或多晶硅。栅极314可包括金属。如图3A所示，存储元件300更可包括形成于基板30内并对应于功能部件302两侧的扩散区316和318，其中扩散区316和318相隔一段距离并在其两者之间定义出一个通道320。
本发明的介电衬层306是富含硅的，并可藉由化学气相沉积(CVD)技术而形成，以包含一富含硅的氧化物，其中在该富含硅的氧化物中，其硅原子与氧原子的个数比率乃是高于在SiO2中的个数比率。在本发明的一实施例中，该硅原子与氧原子的个数比率乃是高于1∶1。如此，介电衬层306将含有大量的悬挂硅键(dangling silicon bond)。在后续的形成ILD层304的步骤中，这些悬挂硅键将会捕获氢原子并与其结合，从而阻止氢原子进入功能部件302或基板30。由富含硅氧化物所形成的介电衬层306更可作为功能部件302和ILD层304之间的阻障层(barrier)，以防止湿气或形成ILD层304所使用的SOG溶液中的溶剂的扩散。因此，就增加了存储于存储元件300(例如俘获层310)中的保持时间。此外，采用富含硅氧化物所形成的介电衬层306，就没有必要在后续步骤(如形成ILD层304)中维持较低温度。
类似地，在采用被金属间介电(IMD)层所隔离的多层金属接点的存储元件中，此IMD层可藉由SOG技术而形成，并可使用富含硅氧化物的衬层，以防止溶剂向邻近的层扩散。例如为图3B所示的本发明第二实施例的存储元件400。存储元件400在半导体基板40上形成。存储元件400可包括形成于半导体基板40中的电路元件(图未示)，如晶体管或电容器。存储元件400更可包括多个第一金属接点402和多个第二金属接点404而为电路元件提供电性接触。IMD层406将第一金属接点402和第二金属接点404电性隔离。IMD层406还填充基板40和第一金属接点402以及基板40上的其他元件或功能部件之间的缝隙。IMD层406可以是藉由将SOG溶液旋涂并将其固化所形成。一富含硅的介电衬层408乃是在IMD层406与基板40和第一金属接点402之间形成，用以阻止SOG溶液中氢的扩散。IMD层406可在部分(图中未示)或全部的介电衬层408上形成。
在本发明的一实施例中，介电衬层408是一富含硅氧化物层，其中硅原子数量与氧原子数量的比率大于1∶1。因此，由于在富含硅的氧化物衬层408中的硅悬挂键的存在，用以形成IMD层406的SOG溶液中的溶剂中的氢原子将会被阻止进入第一金属接点402或基板40内。
相较于SiO2，富含硅氧化物具有更高折射率(refractive index)和消光系数(extinction coefficient)。例如，富含硅氧化物所形成的衬层306或408对于小于400nm的波长可以具有至少1.6的折射率或者是至少0.5的消光系数。
衬层306或408可以具有大约为200～3000埃(Angstrom)的厚度，其可藉由使用化学气相沉积(CVD)技术而形成，例如等离子增强的化学气相沉积(PECVD)或高密度的等离子化学气相沉积(HDPCVD)技术。在化学气相沉积技术中，可以使用的气体源的组合为SiH4和O2、SiH4和N2O、TEOS和O2或TEOS和O3，并可以控制气体的流量以获得想要的硅对于氧的比率。
在一实施例中，可使用混合于Ar中的SiH4与O2的气体源组合并藉由CVD技术所形成的衬层306或408的厚度大约为1000埃，其中SiH4、O2和Ar的流量分别为100sccm(每分钟的标准立方厘米)、50sccm和50sccm，并且CVD的射频(RF)功率为3000W。换句话说，SiH4与O2的流量比率为2。在上述条件下所形成的氧化物在248nm波长下的折射率大约为1.5，消光系数大约为1.7，并且硅原子的浓度大于70％。
可经由使用本发明的方法以制造出存储元件，并对其进行了测量。图4绘示为采用本发明的方法所制造的存储元件的数据保持属性，与其要求的标准的比较图形。在图4中，方柱代表存储元件在经10000次读取周期(reading cycle)后的阀限电压的变化，第一个方柱对应于本发明的方法所制造的存储元件，第二个方柱对应于标准参考目的的要求。如图4所示，采用本发明的方法所制造的存储元件，其数据保持属性要优于标准要求。
根据本发明，可排列多个具有存储单元300或400结构的存储单元而构成一存储阵列。图5绘示为本发明的一种存储器阵列500。存储器阵列500包括按多条行与多条列排列的多个存储单元300，其中这些行与这些列分别对应于字线(word line)WL与位线(bit line)BL。还有，根据本发明，晶体管、电容等元件可以在集成电路(IC)晶片上与具有存储单元300的结构的存储单元共同形成。对于熟知本发明的技艺者来说，形成此种存储器阵列或IC晶片的结构和方法是显而易见的，因此在此便不再详细讨论。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (29)

1、一种存储元件的形成方法，其特征在于其包括以下步骤：
提供一基板；
在该基板上提供多数个功能部件；以及
在该些功能部件上形成一富含硅的介电层，其中该富含硅的介电层是直接形成在该些功能部件的顶部以及侧面；
所述的富含硅的介电层对于小于400nm的波长具有至少为1.6的折射率。
2、根据权利要求1所述的存储元件的形成方法，其特征在于其更包括形成一旋涂式玻璃(SOG)层，至少部分地覆盖该富含硅的介电层。
3、根据权利要求1所述的存储元件的形成方法，其特征在于其中在该基板上提供该些功能部件的步骤包括形成该些功能部件的其中之一，以形成一含有多层栅极的结构。
4、根据权利要求1所述的存储元件的形成方法，其特征在于其中在该基板上提供该些功能部件的步骤包括形成该些功能部件的其中之一，以形成一第一金属接点。
5、根据权利要求4所述的存储元件的形成方法，其特征在于其更包括：
形成一旋涂式玻璃(SOG)层，至少部分地覆盖该富含硅的介电层；以及
在该旋涂式玻璃层上形成一第二金属接点。
6、根据权利要求1所述的存储元件的形成方法，其特征在于其中形成该富含硅的介电层的步骤包括形成一富含硅的氧化层，并且使其中的硅原子浓度与氧原子浓度的比率高于1∶1。
7、根据权利要求1所述的存储元件的形成方法，其特征在于其中所述的富含硅的介电层是利用从一气体组合群中选定至少一种气体组合并藉由化学气相沉积法所形成的，其中该气体组合群包括：包含SiH4和O2的一气体组合、包含SiH4和N2O的一气体组合、包含四乙基正硅酸盐(tetraethylorthosilicate，TEOS)和O2的一气体组合、以及包含四乙基正硅酸盐和O3的一气体组合。
8、根据权利要求1所述的存储元件的形成方法，其特征在于其中所述的富含硅的介电层对于小于400nm的波长具有至少为0.5的消光系数。
9、根据权利要求1所述的存储元件的形成方法，其特征在于其中所述的富含硅的介电层具有200～3000埃的厚度。
10、根据权利要求1所述的存储元件的形成方法，其特征在于其中所述的富含硅的介电层是利用等离子增强化学气相沉积(PEVCD)或高密度的等离子化学气相沉积(HDPCVD)技术所形成。
11、一种半导体元件的形成方法，其特征在于其包括以下步骤：
提供一基板；
形成一存储器阵列，包括在该基板上的多数个存储单元，其中形成每一该些存储单元的步骤包括：
在该基板上提供至少一个功能部件，以及
在该至少一个功能部件上形成一富含硅的介电层，其中该富含硅的介电层是直接形成在该功能部件的顶部以及侧面；以及
沉积一层旋涂式玻璃，以至少部分地覆盖该富含硅的介电层；
所述的富含硅的介电层对于小于400nm的波长具有至少为1.6的折射率。
12、根据权利要求11所述的半导体元件的形成方法，其特征在于其中提供该至少一个功能部件的步骤包括：
在该基板上提供一第一介电层；
在该第一介电层上提供一电荷俘获层，其中该电荷俘获层的材质包括多晶硅或氮化硅；
在该电荷俘获层上提供一第二介电层；以及
在该第二介电层上提供一栅极。
13、根据权利要求11所述的半导体元件的形成方法，其特征在于其中提供该至少一个功能部件的步骤包括提供一第一金属接点。
14、根据权利要求11所述的半导体元件的形成方法，其特征在于其更包括形成一旋涂式玻璃(SOG)层，至少部分地覆盖该富含硅的介电层。
15、根据权利要求11所述的半导体元件的形成方法，其特征在于其中形成该富含硅的介电层包括形成一富含硅的氧化物层，并且其硅原子浓度与氧原子的浓度的比率高于1∶1。
16、根据权利要求11所述的半导体元件的形成方法，其特征在于其中所述的富含硅的介电层是利用从一个气体组合群中选定至少一种气体组合并藉由化学气相沉积法所形成的，其中该气体组合群包括：包含SiH4和O2的一气体组合、包含SiH4和N2O的一气体组合、包含四乙基正硅酸盐(tetraethylorthosilicate，TEOS)和O2的一气体组合、以及包含四乙基正硅酸盐和O3的一气体组合。
17、根据权利要求11所述的半导体元件的形成方法，其特征在于其中所述的富含硅的介电层对于小于400nm的波长具有至少为0.5的消光系数。
18、根据权利要求11所述的半导体元件的形成方法，其特征在于其中所述的富含硅的介电层具有200～3000埃的厚度。
19、根据权利要求11所述的半导体元件的形成方法，其特征在于其中所述的富含硅的介电层是利用等离子增强化学气相沉积(PEVCD)或高密度的等离子化学气相沉积(HDPCVD)技术所形成。
20、一种半导体元件，其特征在于其包括：
一基板；以及
一存储单元，包括：
在该基板上的一功能部件；以及
在该功能部件上的一富含硅的介电层，其中该富含硅的介电层是直接形成在该功能部件的顶部以及侧面；
所述的富含硅的介电层对于小于400nm的波长具有至少为1.6的折射率。
21、根据权利要求20所述的半导体元件，其特征在于其中所述的功能部件包括一栅极结构或一金属接点。
22、根据权利要求21所述的半导体元件，其特征在于其更包括一旋涂式玻璃(SOG)层，至少部分地覆盖该富含硅的介电层。
23、根据权利要求20所述的半导体元件，其特征在于其中所述的富含硅的介电层包括富含硅氧化物，其硅原子浓度与氧原浓度的比率高于1∶1。
24、根据权利要求20所述的半导体元件，其特征在于其中所述的富含硅的介电层对于小于400nm的波长具有至少0.5的消光系数。
25、根据权利要求20所述的半导体元件，其特征在于其中所述的富含硅的介电层具有200～3000埃的厚度。
26、一种半导体元件，其特征在于其包括：
一基板；
一存储器阵列，包括在该基板上的多数个存储单元，其中每一该些存储单元包括：
在该基板上的一功能部件，以及
在该功能部件上的一富含硅的介电层，其中该富含硅的介电层是直接形成在该功能部件的顶部以及侧面；以及
在该富含硅的介电质上的一旋涂式玻璃层；
所述的富含硅的介电层对于小于400nm的波长具有至少为1.6的折射率。
27、根据权利要求26所述的半导体元件，其特征在于其中所述的富含硅的介电层包括一富含硅的氧化物，并且其中硅原子浓度与氧原子浓度的比率高于1∶1。
28、根据权利要求26所述的半导体元件，其特征在于其中所述的富含硅的介电层对于小于400nm的波长具有至少0.5的消光系数。
29、根据权利要求26所述的半导体元件，其特征在于其中所述的富含硅的介电层具有200～3000埃的厚度。
CNB2005100888771A 2005-04-21 2005-07-29 存储元件的形成方法、半导体元件及其形成方法 Expired - Fee Related CN100530601C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/110,862 US20060237802A1 (en) 2005-04-21 2005-04-21 Method for improving SOG process
US11/110,862 2005-04-21

Publications (2)

Publication Number Publication Date
CN1855437A CN1855437A (zh) 2006-11-01
CN100530601C true CN100530601C (zh) 2009-08-19

Family

ID=37185980

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100888771A Expired - Fee Related CN100530601C (zh) 2005-04-21 2005-07-29 存储元件的形成方法、半导体元件及其形成方法

Country Status (2)

Country Link
US (1) US20060237802A1 (zh)
CN (1) CN100530601C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7632760B2 (en) * 2005-04-07 2009-12-15 Semiconductor Components Industries, Llc Semiconductor device having field stabilization film and method
US20060292774A1 (en) * 2005-06-27 2006-12-28 Macronix International Co., Ltd. Method for preventing metal line bridging in a semiconductor device
US9431237B2 (en) * 2009-04-20 2016-08-30 Applied Materials, Inc. Post treatment methods for oxide layers on semiconductor devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252515A (en) * 1991-08-12 1993-10-12 Taiwan Semiconductor Manufacturing Company Method for field inversion free multiple layer metallurgy VLSI processing
US5428244A (en) * 1992-06-29 1995-06-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a silicon rich dielectric layer
US5403780A (en) * 1993-06-04 1995-04-04 Jain; Vivek Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device
US5399533A (en) * 1993-12-01 1995-03-21 Vlsi Technology, Inc. Method improving integrated circuit planarization during etchback
US5801076A (en) * 1995-02-21 1998-09-01 Advanced Micro Devices, Inc. Method of making non-volatile memory device having a floating gate with enhanced charge retention
JPH1092810A (ja) * 1996-09-10 1998-04-10 Mitsubishi Electric Corp 半導体装置
EP0851463A1 (en) * 1996-12-24 1998-07-01 STMicroelectronics S.r.l. Process for realizing an intermediate dielectric layer for enhancing the planarity in semiconductor electronic devices
US6274429B1 (en) * 1997-10-29 2001-08-14 Texas Instruments Incorporated Use of Si-rich oxide film as a chemical potential barrier for controlled oxidation
US6277730B1 (en) * 1998-02-17 2001-08-21 Matsushita Electronics Corporation Method of fabricating interconnects utilizing fluorine doped insulators and barrier layers
US6329686B1 (en) * 1999-11-12 2001-12-11 Micron Technology, Inc. Method of fabricating conductive straps to interconnect contacts to corresponding digit lines by employing an angled sidewall implant and semiconductor devices fabricated thereby
TW434792B (en) * 1999-12-31 2001-05-16 United Microelectronics Corp Semiconductor device structure with composite silicon oxide layer and method for making the same
US6534818B2 (en) * 2001-08-07 2003-03-18 Vanguard International Semiconductor Corporation Stacked-gate flash memory device
US6916736B2 (en) * 2002-03-20 2005-07-12 Macronix International Co., Ltd. Method of forming an intermetal dielectric layer
US6759347B1 (en) * 2003-03-27 2004-07-06 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming in-situ SRO HDP-CVD barrier film
US6953608B2 (en) * 2003-04-23 2005-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Solution for FSG induced metal corrosion & metal peeling defects with extra bias liner and smooth RF bias ramp up
JP2005197602A (ja) * 2004-01-09 2005-07-21 Renesas Technology Corp 半導体装置およびその製造方法
US20060292774A1 (en) * 2005-06-27 2006-12-28 Macronix International Co., Ltd. Method for preventing metal line bridging in a semiconductor device

Also Published As

Publication number Publication date
CN1855437A (zh) 2006-11-01
US20060237802A1 (en) 2006-10-26

Similar Documents

Publication Publication Date Title
US10727248B2 (en) Three-dimensional memory device containing through-memory-level contact via structures
US7018896B2 (en) UV-blocking layer for reducing UV-induced charging of SONOS dual-bit flash memory devices in BEOL processing
US20120129356A1 (en) Method of fabricating semiconductor device
CN100409427C (zh) 铁电半导体存储器的制法
US20020142569A1 (en) Method for fabricating a nitride read-only -memory (nrom)
US8569757B2 (en) Semiconductor device with amorphous silicon MAS memory cell structure and manufacturing method thereof
US7602067B2 (en) Hetero-structure variable silicon rich nitride for multiple level memory flash memory device
US20090011576A1 (en) Ultra-Violet Protected Tamper Resistant Embedded EEPROM
US6319849B1 (en) Semiconductor device and a process for forming a protective insulating layer thereof
US6818936B2 (en) Scaled EEPROM cell by metal-insulator-metal (MIM) coupling
KR20170006978A (ko) 반도체 장치의 제조방법
JPH10270655A (ja) 半導体デバイスを形成する方法
JPH07505504A (ja) Ｅｅｐｒｏｍ／ｅｐｒｏｍの電荷損失及びｓｒａｍ負荷抵抗器の不安定性を抑制する方法及び構造
KR20100079960A (ko) 플래시 메모리 소자의 제조방법
US20070166921A1 (en) Flash memory device and method of manufacturing the same
CN100530601C (zh) 存储元件的形成方法、半导体元件及其形成方法
TW406332B (en) Insulating layer of semiconductor device
US7091088B1 (en) UV-blocking etch stop layer for reducing UV-induced charging of charge storage layer in memory devices in BEOL processing
US6713388B2 (en) Method of fabricating a non-volatile memory device to eliminate charge loss
US9379194B2 (en) Floating gate NVM with low-moisture-content oxide cap layer
JPH0563208A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2000353757A (ja) 不揮発性半導体記憶装置およびその製造方法
US6989563B1 (en) Flash memory cell with UV protective layer
TWI264800B (en) Method for forming a memory device, semiconductor device and forming method thereof
US20020111014A1 (en) Planarization method of inter-layer dielectrics and inter-metal dielectrics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20190729