CN100524449C - 数据恢复装置与方法 - Google Patents

Abstract

一种数据恢复装置与方法，用以接收传送端所提供的至少一原始时钟与至少一原始数据串，以输出至少一恢复数据。其中，于原始时钟的周期T中，原始数据串与恢复数据各自包含N个步距，N为大于0的整数。该数据恢复装置包括取样单元以及处理单元。取样单元包括锁相回路以及数据取样器，用于依据原始时钟取样原始数据串，其中于每一步距中以T/(4N)时间周期取样原始数据串的对应数据至少三次。处理单元包括同步器、相位检测器、投票器、数字低通滤波器以及相位选择器，用于接收并比较取样单元所输出的取样结果，并依据前述比较结果而将取样结果恢复为恢复数据。

Description

数据恢复装置与方法

技术领域

本发明有关于一种数据恢复装置与方法，且特别是有关于一种三倍四分之一步距取样(three quarter steps oversampling)的数据恢复装置与方法。

背景技术

电子电路一直朝着高速化与小型化的方向而蓬勃发展。在高速的数据传送速度下，如何正确地传送数据成为一个值得研究的课题。以平面显示器为例，随着平面显示器尺寸不断地增加，显示器所提供的色彩浓度与分辨率也不断地提升。分辨率SVGA(800×600像素)和XGA(1024×768像素)已是平面显示器最基本的要求。分辨率不断地提升，同时也意味着数据传输量与数据传送速度的提升。尤其以位于平面显示系统里，直接连接显示卡到液晶显示时钟控制器之间的数据传送遇到的瓶颈最为明显。

图1说明典型平面显示器中时序控制器与显示卡之间的数据传输接口。请参照图1，传送端(在此为显示卡110)通过低压差动信号(low-voltagedifferential signaling，以下简称LVDS)接口传送28位宽的图像信号给接收端(在此为平面显示器中的时序控制器140)。LVDS接口包含LVDS传送单元120与LVDS接收单元130。LVDS传送单元120利用4个多工器MUX将显示卡110所输出的28位宽的图像信号转换成4位宽7位深的LVDS数据，并以差动信号的形式传送给LVDS接收单元130。在LVDS接口标准中，传送端120还通过锁相回路PLL额外地传送一组时钟信号对给接收端。因此，接收端130的数据恢复电路DRC便可使用该时钟而恢复其他数据，并且将这些数据从4位宽转换成28位宽。图2A～图2C是说明三倍取样(three timesoversampling)的操作时序。传统时钟与数据恢复电路(clock and datarecoVery circuit)大多使用三倍取样结构来恢复输入信号，以防止因时钟与数据之间偏移(skew)所造成的错误，进而正确地恢复所输入的数据。

图3说明图1的接收端130中，时钟与数据恢复电路的传统结构。请同时参照图3与图2A，该时钟与数据恢复电路包含输入缓冲器205和210、数据取样器215、锁相回路220、同步器225、相位检测器230、投票器235、数字低通滤波器240与相位选择器245。首先，输入缓冲器205、210分别将LVDS类型的输入数据串Din+、Din-与输入时钟CLKin+、CLKin-转换为全幅信号(full swing signal)以传送给数据取样器215与锁相回路220。锁相回路220锁住该全幅类型的输入时钟，并提供21个不同相位的取样时钟给数据取样器215。由于使用了这21个不同相位的取样时钟，数据取样器215即会在位数据d0-d6中的每一个步距取样三次而形成21位宽的数据串。然后，同步器225将数据取样器215所输出的取样数据同步化。

通过比较每一个步距(例如图2A中的d0)的三次取样数据，相位检测器230可以检测出该输入数据串是否领先或落后输入时钟。依照对位数据d0-d6的检测结果，相位检测器230对应地输出7组信号对(每一信号对包含“上”位与“下”位)。例如，当取样时钟相位落后输入数据串(data stream)时，如图2B所示，相位检测器230检测出输入数据串每一个步距(例如d0)中第三取样结果不同于第一与第二取样结果，则相位检测器230于对应的信号对中输出“上”信号给投票器235。反之，当取样时钟相位领先输入数据串时，如图2C所示，相位检测器230检测出输入数据串的每一个步距(例如d0)中第一取样结果不同于第二与第三取样结果，则相位检测器230于对应的信号对中输出“下”信号给投票器235。

投票器235相位检测器230依据所输出7组信号对的“上”信号与“下”信号的数量而输出真实“上”、“下”信号给相位选择器245。例如，在一个时钟周期中，若投票器235接收的7组信号对中有一个“上”信号与三个“下”信号，则投票器235输出真实“下”信号给相位选择器245。

为了防止剧跳(jitter)效应影响检测结果，因此利用数字低通滤波器240过滤噪声。相位选择器245通过数字低通滤波器240接收投票器235所输出的真实“上”、“下”信号。若相位选择器245接收到投票器235所输出的真实“上”信号，则相当于相位选择器245接受到“输入数据串Din领先输入时钟CLKin”的检测结果(如图2B所示)，因此相位选择器245将在下一个时钟周期将21个取样相位向上(即图中向左)移位一个相位(如图2A所示)。反之，若相位选择器245接收到投票器235所输出的真实“下”信号，则相当于相位选择器245接受到“输入数据串Din落后输入时钟CLKin”的检测结果(如图2C所示)，因此相位选择器245将在下一个时钟周期将21个取样相位向下(即图中向右)移位一个相位(如图2A所示)。最后，同步器225则依据相位选择器245的选择结果而将所接收的取样数据恢复为7位宽的恢复数据Dout。

在公知技术中，当输入数据的偏移量接近二分之一步距时，三倍取样结构将无法分辨出偏移量是领先还是落后取样时钟，因此可能造成恢复数据的出错。另外，传统的相位选择结构搭配三倍取样结构，在平面显示系统低电压差动信号接收器的应用中，需要使用21个不同相位的取样时钟，如此一来将增加电路布局的复杂度，连带造成布局面积的膨胀。

发明内容

本发明的目的是提供一种数据恢复装置与方法，以三倍四分之一步距取样，以提升对眼图的容忍度。

本发明的再一目的就是提供一种数据恢复装置与方法，以大幅减低布局的复杂度，同时缩小整个布局面积达到降低成本的目的。另外，由于使用延迟选择结构取代相位选择结构，因此整个电路大幅减少所需要使用到的取样时钟的相位数量。

基于上述目的，本发明提出一种数据恢复装置，用以接收传送端所提供的至少一原始时钟与至少一原始数据串，以输出至少一恢复数据。其中，于原始时钟的周期T中，原始数据串包含N个步距，N为大于0的整数。该数据恢复装置包括取样单元以及处理单元。取样单元依据原始时钟取样原始数据串，其中于每一步距中以T/(4N)时间周期取样原始数据串的对应数据至少三次。处理单元接收并比较取样单元所输出的取样结果，并依据前述比较结果而将取样结果恢复为恢复数据。其中，取样单元包括：一锁相回路，用以依据原始时钟至少产生4N个不同相位的取样时钟；以及一数据取样器，电连接到锁相回路，用以依据前述4N个不同相位的取样时钟而取样原始数据串，并将多个取样结果输出至处理单元。处理单元包括：一同步器，电连接到取样单元，用以使取样单元所输出的多个取样结果同步化；一相位检测器，电连接到同步器，用以通过比较同步器的输出而检知原始数据串的周期T中每一步距落后或领先原始时钟的时序，并输出于周期T中每一步距相对应的相位检测结果；一投票器，电连接到相位检测器，用以依据于目前周期T中每一步距相对应的相位检测结果而决定并输出周期相位检测结果；一数字低通滤波器，电连接到投票器，用以过滤噪声；以及，一相位选择器，电连接到数字低通滤波器，用以经由数字低通滤波器接收周期相位检测结果，并据以选择锁相回路所产生多个取样时钟其中之一作为一内部时钟。其中同步器还依据相位选择器的选择结果而从取样单元所输出的多个取样结果中选择N个数据，并依据内部时钟的时序而将所选择N个数据输出作为恢复数据。

基于上述目的，本发明还提出一种数据恢复装置，用以接收一传送端所提供的至少一原始时钟与至少一原始数据串，以输出至少一恢复数据，其中于原始时钟的周期T中原始数据串包含N个步距，N为大于0的整数，则数据恢复装置包括：一取样单元，用以依据原始时钟取样原始数据串，其中于每一步距中以T/(4N)时间周期取样原始数据串的对应数据至少三次；以及，一处理单元，电连接到取样单元，用以接收并比较取样单元所输出的多个取样结果，并依据前述比较结果而将多个取样结果恢复为恢复数据。其中，取样单元包括：一锁相回路，用以依据原始时钟至少产生一内部时钟与N个不同相位的取样时钟；一延迟选择器，用以接收原始数据串用以依据一移位控制信号决定原始数据串的延迟时间，并输出择定延迟数据串；一检测窗单元，电连接到延迟选择器，用以接收并延迟延迟选择器所输出的数据串，以输出至少三个不同相位的数据串；以及，一数据取样器，电连接到锁相回路与检测窗单元，用以依据锁相回路输出的每一取样时钟而取样检测窗单元输出的多个数据串，并将多个取样结果输出至处理单元。处理单元包括：一同步器，电连接到取样单元，用以使取样单元所输出的多个取样结果同步化；一相位检测器，电连接到同步器，用以通过比较同步器的输出而检知原始数据串的周期T中每一步距落后或领先原始时钟的时序，并输出于周期T中每一步距相对应的相位检测结果；一投票器，电连接到相位检测器，用以依据于目前周期T中每一步距相对应的相位检测结果而决定并输出周期相位检测结果；以及，一移位选择器，电连接到投票器，用以接收周期相位检测结果，并依据周期相位检测结果产生移位控制信号，以控制延迟选择器决定原始数据串的延迟时间。其中同步器还依据移位选择器的选择结果而从取样单元所输出的多个取样结果中选择N个数据，并依据内部时钟的时序而将所选择N个数据输出作为恢复数据。

从另一观点来看，本发明提出一种数据恢复方法，用以将传送端所提供的至少一原始时钟与至少一原始数据串恢复为至少一恢复数据。其中，于原始时钟的周期T中原始数据串包含N个步距，N为大于0的整数。数据恢复方法包括：a.于每一步距中，以T/(4N)时间周期取样原始数据串的对应数据至少三次；以及b.于每一步距中，比较前述取样结果，而将取样结果恢复为恢复数据。其中，步骤a包括：延迟原始时钟以产生至少4N个不同相位的取样时钟；以及依据前述4N个不同相位的取样时钟而取样原始数据串；其中，步骤b包括：使步骤a的多个取样结果同步化；通过比较已同步化的多个取样结果而检知原始数据串的周期T中每一步距落后或领先原始时钟的时序；依据上述于目前周期T中每一步距相对应的相位检测结果而决定周期相位检测结果；依据上述周期相位检测结果选择多个取样时钟其中之一作为一内部时钟；依据上述选择结果而从多个取样结果中选择N个数据；以及依据内部时钟的时序而将上述所选择N个数据输出作为恢复数据。

根据上述目的，本发明提出一种数据恢复方法，用以将一传送端所提供的至少一原始时钟与至少一原始数据串恢复为至少一恢复数据，其中于原始时钟的周期T中原始数据串与恢复数据各自包含N个步距，N为大于0的整数，则数据恢复方法包括：a.依据一移位控制信号改变原始数据串的相位，以获得至少三个不同相位的数据串，且所述三个不同相位的数据串之间的相位差为T/(4N)时间；b.依据原始时钟至少产生N个不同相位的取样时钟；c.依据步骤b中N个取样时钟的时序，取样步骤a中所获得不同相位的三个数据串；以及d.比较步骤c中取样结果，而将多个取样结果恢复为恢复数据，其中步骤d包括：依据原始时钟产生一内部时钟；使步骤c的多个取样结果同步化；通过比较已同步化的多个取样结果，而检知原始数据串的周期T中，每一步距落后或领先原始时钟的时序；依据上述于目前周期T中每一步距相对应的相位检测结果而决定周期相位检测结果；依据周期相位检测结果产生移位控制信号，以决定原始数据串的延迟时间；依据上述选择结果而从多个取样结果中选择N个数据；以及依据内部时钟的时序而将上述所选择N个数据输出作为恢复数据。

本发明因为使用延迟选择(delay selecting)结构取代公知相位选择结构(phase selecting)，因此整个电路中只需要使用到少数个不同相位的取样时钟，大幅减低布局的复杂度，同时缩小整个布局面积达到降低成本的目的。另外，由于以三倍四分之一步距取样(Three quarter stepsoversampling)输入数据，因此更可以提升接收器对输入信号眼图(eyediagram)的忍受度。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1说明典型平面显示器中时序控制器与显示卡之间的数据传输接口。

图2A～图2C是说明三倍取样(three times oversampling)的操作时序。

图3说明图1的接收端中，时钟与数据恢复电路的传统结构。

图4说明图3中锁相回路的电路图。

图5是依照本发明实施例说明采用三倍四分之一步距取样的一种数据恢复电路。

图6A-6C是依照本发明实施例说明采用三倍四分之一步距取样的时序图。

图6D是依照本发明实施例说明三倍取样与三倍四分之一步距取样二者对输入信号眼图(eye diagram)的忍受度。

图7是依照本发明实施例说明图5锁相回路的电路图。

图8是依照本发明另一实施例说明采用三倍四分之一步距取样的一种时钟与数据恢复电路。

图9是依照本发明实施例说明采用三倍四分之一步距取样的时序图。

图10A～10C是依照本发明实施例说明数据取样器取样检测窗单元所输出不同相位数据串的时序图。

图11是依照本发明实施例说明图8相关信号的操作过程。

主要元件符号说明

110：显示卡

120：传送单元/传送端

130：接收单元/接收端

140：时序控制器

205、210、505、510、805、810：输入缓冲器

215、515、815：数据取样器

220、520、820：锁相回路

225、525、825：同步器

230、530、830：相位检测器

235、535、835：投票器

240、540：数字低通滤波器

245、545：相位选择器

410、710：相频检测器

420、720：电荷泵

430、730：偏压发生器

440、740：压控振荡器

840：移位选择器

850：延迟选择器

851：第一延迟器

852：第二延迟器

853：第三延迟器

854：多工器

860：检测窗单元

861：第四延迟器

862：第五延迟器

863：第六延迟器

具体实施方式

电子电路在高速的数据传送速度下，如何正确地传送数据成为一个值得研究的课题。以平面显示器为例，随着平面显示器尺寸不断地增加，显示器所提供的色彩浓度与分辨率也不断地提升。分辨率SVGA(800×600像素)和XGA(1024×768像素)已是平面显示器最基本的要求。分辨率不断地提升，同时也意味着数据传输量与数据传送速度的提升。尤其以位于平面显示系统里，直接连接显示卡到液晶显示时钟控制器之间的数据传送(例如图1所示)遇到的瓶颈最为明显。当分辨率达到SXGA(1280×1024像素)和UXGA(1600×1200像素)，数据传送量以高达784Mbps与1155Mbps。在如此高速的数据传送速度下，如何正确地传送数据成为一个重要的课题。

为方便与前述公知技术比较，在此依然以低压差动信号(low-voltagedifferential signaling，以下简称LVDS)接口作为本发明的实施例，然而本发明不应以此为限。图4说明图3中锁相回路220的电路图。一般的锁相回路220包括相频检测器(phase frequency detector，PFD)410、电荷泵(charge pump)420、偏压发生器430与压控振荡器440。在此是以一般常见的锁相回路结构来实施锁相回路220，因此其中操作不在此赘述。在锁相回路220中，压控振荡器440是由21个压控振荡单元相互串接而组成，以便在一个时钟周期中由这些压控振荡单元提供21个不同相位的取样时钟给数据取样器215。然而，大量的压控振荡单元将会占用大量的电路面积。

本实施例将采用三倍四分之一步距取样(three quarter stepsoversampling)结构，因此对于LVDS接口标准而言，需要28个不同相位的取样时钟给数据取样器。图5是依照本发明实施例说明采用三倍四分之一步距取样的一种时钟与数据恢复电路(clock and data recovery circuit)。图6A-6C是依照本发明实施例说明采用三倍四分之一步距取样的时序图。请同时参照图5与图6A，该数据恢复电路接收传送端(未绘示)所提供的至少一原始时钟CLKin(包括CLKin+与CLKin-)与至少一原始数据串Din(包括Din+与Din-)，以输出至少一恢复数据Dout。其中，于原始时钟CLKin的周期T中，原始数据串Din包含N个步距(N为大于0的整数，于本实施例中N＝7)。该数据恢复装置包括取样单元以及处理单元。取样单元包括输入缓冲器505和510、数据取样器515、锁相回路520等，用以依据原始时钟CLKin取样原始数据串Din，其中于每一步距中以T/(4N)时间周期取样原始数据串Din的对应数据(例如图6A中的d0)至少三次。于本实施例中，上述处理单元包括同步器525、相位检测器530、投票器535、数字低通滤波器540与相位选择器545，用以接收并比较前述取样单元所输出的取样结果，并依据前述比较的结果而将取样结果恢复为恢复数据Dout。

除了数据取样器515、锁相回路520、同步器525，本实施例中图5所示的时钟与数据恢复电路可以相似于图3，故相同部分将不再赘述。锁相回路520锁住输入时钟CLKin，并在一个时钟周期中提供28个不同相位的取样时钟给数据取样器515。由于使用了这28个不同相位的取样时钟，数据取样器515即会在位数据d0-d6中的每一个步距取样四次而形成28位宽的数据串并输出给同步器525。然后，同步器525将数据取样器515所输出的取样数据同步化。同步器525从每一个步距(例如位数据d0)所取样的四批数据中选择其中三批输出给相位检测器530。

图6D是依照本发明实施例说明三倍取样(three times oversampling)与三倍四分之一步距取样二者对输入信号眼图(eye diagram)的忍受度。由于本实施例以三倍四分之一步距取样输入数据，因此更可以提升接收器对输入信号眼图的忍受度，进而正确地恢复所输入的数据。

通过比较每一个步距(例如图6A中的d0)的三批取样数据，相位检测器530可以检测出该输入数据串Din是否领先或落后输入时钟CLKin。于周期T中，相位检测器530输出相对于每一步距(即位数据d0-d6)的相位检测结果(在此为7组信号对，每一信号对包含“上”位与“下”位)。例如，当取样时钟相位落后输入数据串Din时，如图6B所示，相位检测器530检测出输入数据串Din每一个步距(例如d0)中第三取样结果不同于第一与第二取样结果，则相位检测器530于对应的信号对中输出“上”信号给投票器535。反之，当取样时钟相位领先输入数据串Din时，如图6C所示，相位检测器530检测出输入数据串Din的每一个步距(例如d0)中第一取样结果不同于第二与第三取样结果，则相位检测器530于对应的信号对中输出“下”信号给投票器535。

投票器535依据于目前周期T中每一步距相对应的相位检测结果而决定并输出周期相位检测结果。数字低通滤波器540过滤噪声。相位选择器545经由数字低通滤波器540接收投票器535所输出的周期相位检测结果，并据以选择锁相回路520所产生取样时钟其中之一作为内部时钟CLK。其中同步器525还依据相位选择器545的选择结果，而从取样单元所输出的取样结果中选择7个数据，并依据内部时钟CLK的时序而将所选择7个数据平行输出作为7位宽的恢复数据Dout。

图7是依照本发明实施例说明图5锁相回路520的电路图。请同时参照图5与图7，锁相回路520包括相频检测器710、电荷泵720、偏压发生器730与压控振荡器740。在此是以一般常见的锁相回路结构来实施锁相回路520，因此其中操作不在此赘述。在锁相回路520中，压控振荡器740只由14个压控振荡单元相互串接而组成。由于每个压控振荡单元均具有差动信号接口，因此这14个压控振荡单元可以在一个时钟周期中提供28个不同相位的取样时钟给数据取样器515。

与图4的公知锁相回路220相比较，锁相回路220必须以21个压控振荡单元组成压控振荡器440；本实施例中压控振荡器740只需要14个压控振荡单元。因此，本实施例可以减少锁相回路所占的电路面积。再者，由于本实施例中以三倍四分之一步距取样输入数据，因此更可以提升接收器对输入信号眼图的忍受度。

为方便与前述公知技术比较，以下依然以LVDS接口作为本发明的实施例。图8是依照本发明另一实施例说明采用三倍四分之一步距取样的一种时钟与数据恢复电路。图9是依照本发明实施例说明采用三倍四分之一步距取样的时序图。请同时参照图8与图9，该数据恢复电路接收传送端(未绘示)所提供的至少一原始时钟CLKin(包含CLKin+与CLKin-)与至少一原始数据串Din(包含Din+与Din-)，以输出至少一恢复数据Dout。其中，于原始时钟CLKin的周期T中，原始数据串Din包含N个步距(N为大于0的整数，在此N＝7)。该数据恢复装置包括取样单元以及处理单元。取样单元包括输入缓冲器805和810、延迟选择器850、检测窗单元860、数据取样器815、锁相回路820等，用以依据原始时钟CLKin取样原始数据串Din，其中于每一步距中以T/(4N)时间周期取样原始数据串Din的对应数据至少三次。处理单元包括同步器825、相位检测器830、投票器835与移位选择器840，用以接收并比较前述取样单元所输出的取样结果，并依据前述比较的结果而将取样结果恢复为恢复数据Dout。

输入缓冲器805、810分别将LVDS类型的输入数据串Din+、Din-与输入时钟CLKin+、CLKin-转换为全幅信号(full swing signal)以传送给延迟选择器850与锁相回路820。锁相回路820锁住该全幅类型的输入时钟，并提供7个不同相位的取样时钟clk0-clk6给数据取样器815。另外，锁相回路820还产生内部时钟CLK以触发同步器825、投票器835与移位选择器840。

延迟选择器850接收原始数据串Din，用以依据移位选择器840所输出的移位控制信号S0、S1、S2而决定原始数据串Din的延迟时间，并输出择定延迟数据串DS。于本实施例中，延迟选择器840包括第一延迟器851、第二延迟器852、第三延迟器853以及多工器854。第一延迟器851经由输入缓冲器805接收原始数据串Din，并将原始数据串Din延迟后输出第一延迟数据串DS1。第二延迟器852接收第一延迟器851输出的第一延迟数据串DS1，并将第一延迟数据串DS1延迟后(在此设定延迟时间为t_delay)输出第二延迟数据串DS2。第三延迟器853接收第二延迟器852输出的第二延迟数据串DS2，并将该第二延迟数据串DS2延迟后输出第三延迟数据串DS3。多工器854依据移位控制信号S0、S1、S2选择第一延迟数据串DS1、第二延迟数据串DS2与第三延迟数据串DS3其中之一，并输出作为择定延迟数据串DS。例如，当移位控制信号S0＝1时，多工器854选择将第一延迟器851的第一延迟数据串DS1输出作为择定延迟数据串DS；若移位控制信号S2＝1，则多工器854选择将第三延迟器853的第三延迟数据串DS3输出作为择定延迟数据串DS。

图10A～10C是依照本发明实施例说明数据取样器815取样检测窗单元860所输出不同相位数据串的时序图。请同时参照图8与图10A，检测窗单元860电连接到延迟选择器850。检测窗单元860接收并延迟延迟选择器850所输出的数据串，而输出至少三个不同相位的数据串(例如图8中数据串DW1、DW2与DW3)。于本实施例中，检测窗单元860包括第四延迟器861、第五延迟器862以及第六延迟器863。第四延迟器861电连接到延迟选择器850。第四延迟器861接收延迟选择器850所输出的择定延迟数据串DS，并将择定延迟数据串DS延迟后输出第四延迟数据串DW1。第五延迟器862接收第四延迟器861输出的第四延迟数据串DW1，并将第四延迟数据串DW1延迟后输出第五延迟数据串DW2。第六延迟器863接收第五延迟器862输出的第五延迟数据串DW2，并将第五延迟数据串DW2延迟后输出第六延迟数据串DW3。在此，延迟数据串DW1、DW2与DW3之间的延迟时间设定为T/(4N)，对于LVDS接口而言，延迟时间即为T/28。数据取样器815依据锁相回路820输出的取样时钟clk0-clk6而取样第四延迟数据串DW1、第五延迟数据串DW2与第六延迟数据串DW3，并将取样结果输出至处理单元。

于处理单元中，同步器825将使取样单元的数据取样器815所输出的21个取样结果同步化。相位检测器830通过比较同步器825的输出而检知原始数据串Din的周期T中每一步距落后或领先原始时钟CLKin的时序，并输出于周期T中每一步距相对应的相位检测结果。通过比较择定延迟数据串DS中每一个步距(例如图10A中的d0)的三批取样数据，相位检测器830可以检测出输入数据串Din是否领先或落后输入时钟CLKin。于周期T中，相位检测器830输出相对于每一步距(即位数据d0-d6)的相位检测结果(在此为7组信号对，每一信号对包含“上”位与“下”位)。投票器835依据于目前周期T中每一步距相对应的相位检测结果，而决定并输出周期相位检测结果。移位选择器840接收投票器835输出的周期相位检测结果，并依据周期相位检测结果产生移位控制信号S0、S1与S2，以控制延迟选择器850决定原始数据串Din的延迟时间。

例如，当取样时钟(例如clk0)相位落后输入数据串Din(例如位数据d0)时，如图10B所示，相位检测器830检测出输入数据串Din每一个步距(例如d0)中第三取样结果(即延迟数据串DW1的取样结果)不同于第一与第二取样结果(即延迟数据串DW3与DW2的取样结果)，则相位检测器830于对应的信号对中输出“上”信号给投票器835。反之，当取样时钟(例如clk0)相位领先输入数据串Din(例如位数据d0)时，如图6C所示，相位检测器830检测出输入数据串Din的每一个步距(例如d0)中第一取样结果(即延迟数据串DW3的取样结果)不同于第二与第三取样结果(即延迟数据串DW2与DW1的取样结果)，则相位检测器530于对应的信号对中输出“”下」信号给投票器535。上述相关信号的操作过程可以参照图11。

其中，同步器825还依据移位选择器840的选择结果，而从取样单元的数据取样器815所输出的取样结果中选择7个数据，并依据内部时钟CLK的时序而将所选择7个数据平行输出，以作为7位宽的恢复数据Dout。

综上所述，本发明因为使用延迟选择(delay selecting)结构取代公知相位选择结构(phase selecting)，因此整个电路中只需要使用到少数个不同相位的取样时钟，大幅减低布局的复杂度，同时缩小整个布局面积，达到降低成本的目的。另外，由于以三倍四分之一步距取样(Three quarter stepsoversampling)输入数据，因此更可以提升接收器对输入信号眼图(eyediagram)的忍受度。

本发明虽以优选实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行更动与修改，因此本发明的保护范围以所提出的权利要求所限定的范围为准。

Claims (8)

1.一种数据恢复装置，用以接收一传送端所提供的至少一原始时钟与至少一原始数据串，以输出至少一恢复数据，其中于该原始时钟的周期T中该原始数据串包含N个步距，N为大于0的整数，则该数据恢复装置包括：

一取样单元，用以依据该原始时钟取样该原始数据串，其中于每一步距中以T/(4N)时间周期取样该原始数据串的对应数据至少三次；以及

一处理单元，电连接到该取样单元，用以接收并比较该取样单元所输出的该多个取样结果，并依据前述比较结果而将该多个取样结果恢复为该恢复数据；其中，

该取样单元包括：

一锁相回路，用以依据该原始时钟至少产生4N个不同相位的取样时钟；以及

一数据取样器，电连接到该锁相回路，用以依据前述4N个不同相位的取样时钟而取样该原始数据串，并将该多个取样结果输出至该处理单元；

该处理单元包括：

一同步器，电连接到该取样单元，用以使该取样单元所输出的该多个取样结果同步化；

一相位检测器，电连接到该同步器，用以通过比较该同步器的输出而检知该原始数据串的周期T中每一步距落后或领先该原始时钟的时序，并输出于周期T中每一步距相对应的相位检测结果；

一投票器，电连接到该相位检测器，用以依据于目前周期T中每一步距相对应的相位检测结果而决定并输出周期相位检测结果；

一数字低通滤波器，电连接到该投票器，用以过滤噪声；以及

一相位选择器，电连接到该数字低通滤波器，用以经由该数字低通滤波器接收该周期相位检测结果，并据以选择该锁相回路所产生该多个取样时钟其中之一作为一内部时钟；

其中该同步器还依据该相位选择器的选择结果而从该取样单元所输出的该多个取样结果中选择N个数据，并依据该内部时钟的时序而将所选择N个数据输出作为该恢复数据。

2.一种数据恢复装置，用以接收一传送端所提供的至少一原始时钟与至少一原始数据串，以输出至少一恢复数据，其中于该原始时钟的周期T中该原始数据串包含N个步距，N为大于0的整数，则该数据恢复装置包括：

一取样单元，用以依据该原始时钟取样该原始数据串，其中于每一步距中以T/(4N)时间周期取样该原始数据串的对应数据至少三次；以及

一处理单元，电连接到该取样单元，用以接收并比较该取样单元所输出的该多个取样结果，并依据前述比较结果而将该多个取样结果恢复为该恢复数据；

其中，该取样单元包括：

一锁相回路，用以依据该原始时钟至少产生一内部时钟与N个不同相位的取样时钟；

一延迟选择器，用以接收该原始数据串用以依据一移位控制信号决定该原始数据串的延迟时间，并输出择定延迟数据串；

一检测窗单元，电连接到该延迟选择器，用以接收并延迟该延迟选择器所输出的数据串，以输出至少三个不同相位的数据串；以及

一数据取样器，电连接到该锁相回路与该检测窗单元，用以依据该锁相回路输出的每一取样时钟而取样该检测窗单元输出的该多个数据串，并将该多个取样结果输出至该处理单元；

其中该处理单元包括：

一同步器，电连接到该取样单元，用以使该取样单元所输出的该多个取样结果同步化；

一相位检测器，电连接到该同步器，用以通过比较该同步器的输出而检知该原始数据串的周期T中每一步距落后或领先该原始时钟的时序，并输出于周期T中每一步距相对应的相位检测结果；

一投票器，电连接到该相位检测器，用以依据于目前周期T中每一步距相对应的相位检测结果而决定并输出周期相位检测结果；以及

一移位选择器，电连接到该投票器，用以接收该周期相位检测结果，并依据该周期相位检测结果产生该移位控制信号，以控制该延迟选择器决定该原始数据串的延迟时间；

其中该同步器还依据该移位选择器的选择结果而从该取样单元所输出的该多个取样结果中选择N个数据，并依据该内部时钟的时序而将所选择N个数据输出作为该恢复数据。

3.如权利要求2所述的数据恢复装置，其中该延迟选择器包括：

一第一延迟器，用以接收该原始数据串，并将该原始数据串延迟后输出第一延迟数据串；

一第二延迟器，电连接到该第一延迟器，用以接收该第一延迟数据串，并将该第一延迟数据串延迟后输出第二延迟数据串；

一第三延迟器，电连接到该第二延迟器，用以接收该第二延迟数据串，并将该第二延迟数据串延迟后输出第三延迟数据串；以及

一多工器，电连接到该第一延迟器、该第二延迟器与该第三延迟器，用以依据该移位控制信号选择该第一延迟数据串、该第二延迟数据串与该第三延迟数据串其中之一，并输出作为该择定延迟数据串。

4.如权利要求2所述的数据恢复装置，其中该检测窗单元包括：

一第四延迟器，电连接到该延迟选择器，用以接收该延迟选择器所输出的择定延迟数据串，并将该择定延迟数据串延迟后输出第四延迟数据串；

一第五延迟器，电连接到该第四延迟器，用以接收该第四延迟数据串，并将该第四延迟数据串延迟后输出第五延迟数据串；以及

一第六延迟器，电连接到该第五延迟器，用以接收该第五延迟数据串，并将该第五延迟数据串延迟后输出第六延迟数据串；

其中该数据取样器依据该锁相回路输出的每一取样时钟而取样该第四延迟数据串、该第五延迟数据串与该第六延迟数据串，并将该多个取样结果输出至该处理单元。

5.一种数据恢复方法，用以将一传送端所提供的至少一原始时钟与至少一原始数据串恢复为至少一恢复数据，其中于该原始时钟的周期T中该原始数据串包含N个步距，N为大于0的整数，则该数据恢复方法包括：

a.于每一步距中，以T/(4N)时间周期取样该原始数据串的对应数据至少三次；以及

b.于每一步距中，比较前述取样结果，而将该多个取样结果恢复为该恢复数据；

其中，步骤a包括：

延迟该原始时钟以产生至少4N个不同相位的取样时钟；以及

依据前述4N个不同相位的取样时钟而取样该原始数据串；

其中，步骤b包括：

使步骤a的该多个取样结果同步化；

通过比较已同步化的该多个取样结果而检知该原始数据串的周期T中每一步距落后或领先该原始时钟的时序；

依据上述于目前周期T中每一步距相对应的相位检测结果而决定周期相位检测结果；

依据上述周期相位检测结果选择该多个取样时钟其中之一作为一内部时钟；

依据上述选择结果而从该多个取样结果中选择N个数据；以及

依据该内部时钟的时序而将上述所选择N个数据输出作为该恢复数据。

6.一种数据恢复方法，用以将一传送端所提供的至少一原始时钟与至少一原始数据串恢复为至少一恢复数据，其中于该原始时钟的周期T中该原始数据串与该恢复数据各自包含N个步距，N为大于0的整数，则该数据恢复方法包括：

a.依据一移位控制信号改变该原始数据串的相位，以获得至少三个不同相位的数据串，且所述三个不同相位的数据串之间的相位差为T/(4N)时间；

b.依据该原始时钟至少产生N个不同相位的取样时钟；

c.依据步骤b中N个取样时钟的时序，取样步骤a中所获得不同相位的三个数据串；以及

d.比较步骤c中取样结果，而将该多个取样结果恢复为该恢复数据，其中该步骤d包括：

依据该原始时钟产生一内部时钟；

使步骤c的该多个取样结果同步化；

通过比较已同步化的该多个取样结果，而检知该原始数据串的周期T中，每一步距落后或领先该原始时钟的时序；

依据上述于目前周期T中每一步距相对应的相位检测结果而决定周期相位检测结果；

依据该周期相位检测结果产生该移位控制信号，以决定该原始数据串的延迟时间；

依据上述选择结果而从该多个取样结果中选择N个数据；以及

依据该内部时钟的时序而将上述所选择N个数据输出作为该恢复数据。

7.如权利要求6所述的数据恢复方法，其中步骤b中不同相位的N个取样时钟之间的相位差为T/N时间。

8.如权利要求6所述的数据恢复方法，其中步骤a包括：

依据该移位控制信号决定该原始数据串的延迟时间，并获得择定延迟数据串；以及

延迟该择定延迟数据串，以获得上述至少三个不同相位的数据串。

Images