CN1005234B - 多功能多值逻辑集成电路 - Google Patents
多功能多值逻辑集成电路 Download PDFInfo
- Publication number
- CN1005234B CN1005234B CN86108370.9A CN86108370A CN1005234B CN 1005234 B CN1005234 B CN 1005234B CN 86108370 A CN86108370 A CN 86108370A CN 1005234 B CN1005234 B CN 1005234B
- Authority
- CN
- China
- Prior art keywords
- dyl
- input
- output
- drain electrode
- door
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明是多功能多值逻辑集成电路。属集成电路设计与应用。本发明是一种同时具有数字和模拟信号处理功能的全定制多功能多值阵列IC和半定制多值逻辑阵列IC。具有线路简单元件少、易集成、通用性强、功能完备、速度高、使用方便等优点。将广泛应用于实时控制系统、模糊控制系统、仪器仪表、家用电器等产品上,并将能构成一个多值模拟、数字、智能化的硬件系统。申请号86108370Int.Cl.4 H03K19/177审定公告日1989.09.20日。
Description
本发明属集成电路。
随着大规模集成电路的发展,除追求高集成度和高速度外,还研制多功能、多品种集成电路。如美国的Motoula公司的HVIC、数字音响专用IC、机电一体化IC等。这些集成电路具有结构简单、成本低、使用方便等特点,逐渐受到用户的欢迎。但是,目前国际上数字集成电路和线性集成电路的生产大多是分开的。而计算机都采用以二值逻辑为基础的二进制数字系统,如专利号为:JP-A-130154/82的1982年日本专利所提出的“多功能逻辑电路”,只能用于二进制;专利号为:JP-A-50630/81的1981年日本专利所提出的“半导体集成电路”仅是以或非门作为基本单元,虽然可根据用户需要作内部连接,但也只能用于二进制的情况。而计算机面临着处理大量多值的、连续值的、或模糊的数字信号和模拟信号。我们认为,随着微电子技术的发展,把二值逻辑、多值逻辑和连续值逻辑结合起来,把数字技术和模拟技术结合起来,研制一种既可处理多值数字信号,又能处理模拟信号的硬件系统,对于简化处理器结构。人工智能的实现和新一代计算机系统的开发将是很有利的。本发明的目的就是研制这样一种硬件系统-多功能多值逻辑集成电路。
多元逻辑电路(DYL)出现以后,表明DYL电路中的线性与或门是一种很有前途的多值逻辑器件,虽然DYL电路的速度可达到0.1as,但DYL只能实现“与”、“或”运算,无法构成完备的多值逻辑系统,而且其功耗较大,因此提出采用MOS电路与DYL电路兼容的方式,並且用此兼容的方法可以制作出无需隔离岛的低功耗、高速度的多值逻辑器件。本发明首次创造性地提出多功能多值逻辑集成电路。其中包括全定制多功能多值逻辑阵列集成电路,简称MMAIC(Multiple-function Maltiple-Valued Array Integrated Circuit)和半定制多值逻辑阵列集成电路,简称SCMAIC(Somi-custon Multiple-Valued Array Integrated Circuit)。其中MMAIC是以全定制为基础,用户只需在不同引脚上接上简单的外电路,即可产生各种各样的功能。而SCMAIC是半定制的,厂家根据用户的不同要求,只需在固定的版图中选取阵列中适用的基本逻辑单元,产生所需功能的互连模板、包括内部连线和引出脚,便可向用户提供相应的产品。
MMAIC电路原理图如图1和图2所示。其由三部分组成,包括两个三值阈值运算电路Ⅰ、Ⅱ,两个三值JK计数器Ⅲ、Ⅳ,9个三输入端DYL与门。其中一个三值阈值运算电路Ⅰ的三个输出端A0、A1、A2分别作为DYL1、DYL2、DYL3、DYL4、DYL5、DYL6,以及DYL7、DYL8、DYL9的行选通输入端,另一个三值阈值运算电路Ⅱ的三个输出端B0、B1、B2分别作为DYL1、DYL4、DYL7;DYL2、DYL5、DYL8;以及DYL3、DYL6、DYL9的列选通输入端。9个三输入端DYL与门各留下一个输入端供用户使用,而9个三输入端DYL与门的输出端是相互并联并通过R6接地。
三值阈值运算电路Ⅰ、Ⅱ分别是由五个电阻R1~R5,一个二输入端DYL与门DYL19、三个“1”电平开启的NMOS管T1、T2、T4和一个“2”电平开启的NMOS管T3串並联而成。其连接状态为:输入端A与T1、T3的栅极连接,T1、T3的漏极分别与T2、T4的栅极相连,T1、T2、T3、T4的漏极分别通过电阻R1、R2、R3、R4接电源Vcc,它们的源极均接地,T2、T3的漏极分别连接到DYL19的两个输入端,DYL19的输出通过R5接地并作好输出A1,输出端A0、A2分别取自T1、T4的漏极。
三值JK计数器Ⅲ、Ⅳ分别是由两个三输入端DYL与门DYL22、DYL27,两个“2”电平开启的NMOS管T9、T10,两个“1”电平开启的NMOS管T11、T12、三个电阻R11、R12、R13串并联连接成三值反相器和二个一输入端DYL与门DYL28、DYL29,一个“2”电平开启的NMOS管T13、二个电阻R14、R15串接成的级连电路,以及由二个“2”电平开启的NMOS管T5、T6、二个“1”电平开启的NMOS管T7、T8、4个电阻R7~R10。一个电容C1、三个二输入端DYL与门DYL20、DYL24、DYL26、二个一输入端DYL与门DYL21、DYL25、一个一输入端二输出端DYL与门DYL23串并连组成的辅助电路共同级连而成。其连接状态为:CP1接DYL23、DYL24的输入端,DYL23一输出端与DYL21输出相连作为DYL22一输入并通过R9接地,DYL23另一输出端与DYL25、DYL26的输出相连作为DYL27的一个输入端并通过R10接地,DYL28、DYL29的输出相连作为CP'1输出端并通过R15接地,DYL22输出与DYL20一个输入端、T10、T12的栅极相连作为Q1输出端并通过R13接地,DYL24、DYL20的输入端相连,DYL27输出与DYL24的另一输入端、T9、T11、T13的栅极相连接并通过R14接地,DYL20输出端与T6、T7的栅极、T5漏极相连并通过C1接地,T6漏极与T8栅极、DYL21输入相连,T8漏极作为DYL25输入,DYL24输出与T5栅极相连并通过R7接地,DYL26一输入端与T7漏极相连,其另一输入端通过R8接地,T12漏极通过R12与T10漏极、DYL27一输入端相连,DYL27另一输入端作为输入K,T11的漏极通过R11与T9漏极、DYL22一输入端相连,DYL22的另一输入端作为输入J,T13漏极作为DYL28的输入,T5~T12的源极均接地。
整片MMAIC有24个引出脚,其中1和6脚分别为三值JK计数器Ⅲ和Ⅳ的CP脉冲输入端,2、3脚和7、8脚分别为三值JK计数器Ⅲ和Ⅳ的量数端,4和9脚分别为三值JK计数器Ⅲ和Ⅳ的输出端,5和10脚分别为三值JK计数器Ⅲ和Ⅳ的级连端,11和23脚分别为三值阈值运算电路Ⅰ和Ⅱ的输入端,12脚为地,13~14脚分别为9个DYL与门DYL1~DYL9的输入端,22脚为DYL阵列输出端,24脚为+5V电源。
从理论上分析,MMAIC能实现多于39(=19683)种组合功能,目前已开发的有如下六种:
(1)从一元和二元函数运算的实现到n元函数运算的实现。如模2加、模2乘、模3加、模3乘等功能,凡是可用真值表列出的二值和三值逻辑函数功能都能用MMAIC实现。各种运算的实现只要根据不同真值表,在DYL电路输入端(13~21脚)置不同的值即可。其中一、二元运算只需一片MMAIC,三元运算需要四片MMAIC等。
(2)作多路开关使用,组成多路开关网络,可同时传输模拟和数字信号。
将两个三值JK计算器Ⅲ、Ⅳ级连,将其输出端Q1和Q2分别接三值阈值运算电路Ⅰ、Ⅱ的A、B端,当时钟脉冲CP到来时,由JK计数器的输出Q1和Q2可选通DYL1~DYL9中任一个。DYL阵列既可输出数字量,又可输出模拟量,因此此电路可称为数字/模拟多路选择器。
(3)实现二值或三值数的存贮与计数。
两个JK计数器Ⅲ、Ⅳ都有置数端,故可作为二值或三值存贮器。每个三值JK计数器可分别计数,亦可通过级连产生3分频和9分频的时钟脉输出。
(4)实现两位二值或三值的逐位比较。
对两位三值数a和b的比较,令a<b、输出为0,a=b输出为1,a>b输出为0,则只需13、17、21脚接“1”电平,16、19、20脚接“2”电平,14、15、18脚接“0”电平。若进行二值数a和b的比较,令a=b,输出为1、a≠b输出为0则13、21脚接“1”电平,14、15、16、17、18、19、20脚接“0”电平。
(5)实现二值或三值T门逻辑功能。
T即“Tree”(树),是一种功能很强的通用逻辑结构,在三值T门中,T门运算逻辑表达式为:
T(X、y、Z;C)=C0X+C1y+C2Z。
其中
当C为“0”电平时,输出X;当C为“1”电平时,输出为y;当C为“2”电平时,输出Z。
将两个三值JK计数器Ⅲ、Ⅳ的CP端连在一起进行同步计数,其输出端Q1、Q2分别连到两个阈值运算电路Ⅲ、Ⅳ的输入端A、B。对门阵列中三个DYL与门进行扫描,分别选通X、y、Z。以实现T门逻辑功能。
(6)作为任意波形发生器或多值编程器或数/模转换器使用。
此功能作为MMAIC应用实施例说明如下:
将两个三值JK计数器Ⅲ和Ⅳ级连起来,将CP1接到CP2,Q1、Q2分别接三值门值运算电路Ⅰ、Ⅱ的A和B端。CP脉冲计数时,可实现9个DYL与门轮流选通,只要在9个DYL与门输入端接入逻辑摆幅内的任意电平,扫描结果则为任意波形。同理,它也是一个多值编程器或数/模转换器。其连接方法为:1脚接入CP脉冲,4脚接23脚,5脚接6脚,9脚接11脚,12脚接地,24脚接电源,13~21脚由用户根据需要接入从“0”电平到“2”电平之间的任意电平,则可在22脚输出端得到任意波形。图3所示为锯齿波发生器电路图。图中R16~R24为分压电阻,可根据用户需要设置。其值范围为1KΩ~47KΩ。
SCMAIC逻辑电路原理图如图4所示。它由两个三值阈值运算电路Ⅴ、Ⅵ、9个三输入端DYL与门DYL10~DYL18和三个负载电阻RA、RB、RC组成。其中阈值运算电路Ⅴ、Ⅵ分别由五个电阻R25~R29,一个二输入端DYL,与门DYL30,三个“1”电平开启的NMOS管T14、T15、T17和一个“2”电平开启的NMOS管T16组成。其连接状态为:输入端A与T14、T16的栅极相连,T14、T16的漏极分别与T15、T17的栅极相连,T14、T15、T16、T17的漏极分别通过电阻R25、R26、R27、R28接电源Vcc,它们的源极均接地,T15、T16的漏极分别与DYL30的两个输入端相连,DYL30的输出通过R29接地并作为输出A1,输出A0、A2分别取自T14、T17的漏极。输出端分别包括A0、B0、A0、B0、A1、B1、A2、B2、A2、B2,厂家可根据用户的要求将这些输出端连接到9个三输入端的DYL10~DYL18与门的输入端。
单片SCMAIC可同时实现一个二值或三值译码器;求连续值的最大值和最小值;一元二值或三值通用逻辑运算,在片外加简单电路,还可实现任意值比较。同时前述MMAIC的(1)(2)(4)功能均可用SCMAIC来实现,其连接方法也相同。
另外用一片或多片SCMAIC还可实现下列功能如:
(1)用一片或多片SCMAIC,可实现不同精度的数/模转换。
(2)SCMAIC可用作T门运算电路。
单片SMAIC有两个可独立使用的三值T门电路。对任意组合逻辑电路,均可用若干个T门构成通用树型结构来实现。对n变量的逻辑函数,所需T门的数量为(3n-1)/2。
(3)一片SCMAIC可实现单稳延时。
用二进制器件,如TTL与门实现单稳态电路,往往暂稳态时间较短,若要达到几十分钟的延时,需要数值很大的电阻和电容。而用SCMAIC连接成的微分型和积分型单稳态电路,只需不大的电容,便可实现长时间的延时功能,如R=10MΩ、C=10μF、可延时23分钟,如R=1M、C=1000μF可延时>1小时30分钟。
(4)用两片SCMAIC可实现三位二进制的2/3转换或二位三进制的3/2转换功能。
(5)用SCMAIC可构成无竞争冒险的三值T门运算电路。
此功能作为SCMAIC应用实施例说明如下:
用T门实现任意时序电路,所使用的T门必须是无竞争冒险的,其逻辑表达式为:
其中X、y、Z为输入信号,C为控制端。无竞争冒险三值T门电路如图5所示。其连接方法如下:A0和X连到DYL10的输入端,X同时连到DYL11的输入端。A2和Z连到DYL16的输入端,Z同时连到DYL17的输入端。A0连到DYL14的输入端,A2连到DYL13的输入端,将DYL11的输出端与DYL14的输出端连起来接到DYL15的一个输入端,将DYL13的输出端与DYL17的输出端连起来接DYL15的另一输入端,DYL15的第三个输入端接y。将DYL10、DYL16、DYL15的输出端连在一起构成无竞争冒险三值T门运算电路的输出端T。
另外,我们还可将MMAIC和SCMAIC应用于各种用途的实时控制系统、模糊控制器、家用电器等产品上。
例如,实时控制系统其由一片MMAIC和一片SCMAIC再加若干外电路(如传感与分频电路)组成。其原理为:在某一时刻t,由CP脉冲控制读出9个参量的模拟或数字输入量,通过SCMAIC构成的任意值比较器与从传感器送来的被控量进行比较,比较结果分为超值、等值和欠值三种,各输出量则去控制反馈网络,达到对被控量进行自动控制的制导。
例如,采用一片MMAIC与若干简单的外电路可制成39=19683种编码的电子锁,其编码可随时更改。输入编码由用户设定,当用户按键盘时,则产生一个CP脉冲,使JK计数器计数,计数结果选通9个DYL与门的编码,此编码与所按的键值进行比较,若不符合,则无法开锁。若完全符合,则可使继电器吸合,控制开锁电路进行开锁。
本发明提出的多功能多值逻辑集成电路MMAIC和SCMAIC是一种可同时具有数字逻辑功能和模拟信号处理功能的IC设计与现有技术相比,具有线路简单、元器件少、易集成、通用性强、功能完备(理论上有大于39(=19683)种组合功能),使用方便,将可广泛应用于实时控制系统、仪器仪表、家用电器等产品上。且每一个阵列只接近二级NMOS时延,速度较高,可采用常规IC工艺实现,制作容易等优点。随着集成度的进一步提高,将能构成一种多值模拟·数字·智能化的硬件系统。
对全部附图说明如下:
图1和图2是MMAIC电路原理图。图1中的电路Ⅰ、Ⅱ为三值阈值运算电路。图2中的电路Ⅲ、Ⅳ为三值JK计数器。图1与图2的电路是集成在一块硅片上的完整电路。图1和图2中的“1”表示所用的NMOS管的开启电压为“1”电平,即2.5V。“2”表示所用的NMOS管的开启电压为“2”电平,即3.5V。(本发明全部附图中的“1”、“2”均为此意,即后同)。1~24为MMAIC的管脚编号。
图3是MMAIC作为锯齿波发生器的电路图。图中Vcc是+5V电源,S为锯齿波输出,CP为时钟脉冲。
图4为SCMAIC逻辑电路原理图。
图5为用SCMAIC构成无竞争冒险三值T门的电路图。图中RA、RB、RC为负载电阻。
Claims (5)
1、一种全定制多功能多值逻辑阵列集成电路MMAIC,其特征在于由两个三值阈值运算电路Ⅰ、Ⅱ和两个三值JK计数器Ⅲ、Ⅳ及9个DYL与门DYI1~DYL9组成,其连接状态为:三值阈值运算电路I的三个输出端A0、A1、A2分别作为DYL1、DYL2、DYL3和DYL4、DYL5、DYL6及DYL7、DYL8、DYL9的行选通输入端,三值阈值运算电路Ⅱ的三个输出端B0、B1、B2分别作为DYL1、DYL4、DYL7和DYL2、DYL5、DYL8及DYL3、DYL6、DYL9的列选通输入端,DYL与门DYL1~DYL9各空出一个输入端,而它们的输出端相互并联并通过电阻R6接地。
2、一种半定制多值逻辑阵列集成电路SCMAIC,其特征在于由两个三值阈值运算电路Ⅴ、Ⅵ和9个三输入端DYL与门DYL10~DYL18及三个负载电阻RA、RB、RC组成,根据不同功能要求将三值阈值运算电路的输出端A0、B0、A0、B0、A1、B1、A2、B2、A2、B2分别连接到DYL与门DYL10~DYL18的输入端。
3、权利要求1所述的三值门值运算电路Ⅰ、Ⅱ,其特征在于分别由五个电阻R1~R5、DYL与门DYL19、三个“1”电平开启的NMOS管T1、T2、T4和一个“2”电平开启的NMOS管T3串并联而成,其连接状态为:输入端A与T1、T3的栅极相连,T1、T3的漏极分别与T2、T4的栅极相连,T1、T2、T3、T4的漏极分别通过电阻R1、R2、R3、R4接电源Vcc,它们的源极均接地,T2、T3的漏极分别接DYL19的两个输入,DYL19输出通过R5接地并作为输出A1,输出A0、A2分别与T1、T4的漏极相连。
4、权利要求1所述三值JK计数器Ⅲ、Ⅳ,其特征在于分别由两个三输入端DYL与门DYL22、DYL27、两个“2”电平开启的NMOS管T9、T10、两个“1”电平开启的NMOS管T11、T12、三个电阻R11~R13串并联接成三值反相器和两个-输入端DYL与门DYL28、DYL29、一个“2”电平开启的NMOS管T13、两个电阻R14、R15串接成的级连电路,以及两个“2”电平开启的NMOS管T5、T6、两个“1”电平开启的NMOS管T7、T8、三个电阻R7~R10、电容C1、三个两输入端DYL与门DYL20、DYL24、DYL26、两个一输入端DYL与门DYL21、DYL25、一输入端两输出端DYL与门DYL23串并联组成的辅助电路共同级连而成,其连状态为:CP1接DYL23、DYL24的输入,DYL23一输出端与DYL21输出相连作为DYL22一输入并通过R9接地,DYL23另一输出端与DYL25、DYL26的输出相连作为DYL27的一个输入端并通过R10接地,DYL28、DYL29的输出相连作为CP′1输出端并通过R15接地,DYL22输出与DYL20一个输入端、T10、T12的栅极相连作为Q1输出端并通过R13接地,DYL24、DYL20的输入端相连,DYL27输出与DYL24的另一输入端、T9、T11、T13的栅极相连并通过R14接地,DYL20输出端与T6、T7的栅极、T5漏极相连并通过C1接地,T6漏极与T8栅极、DYL21输入相连,T8漏极作为DYL25输入,DYL24输出与T5栅极相连并通过R7接地,DYL26一输入端与T7漏极相连、其另一输入端通过R8接地,T12漏极通过R12与T10漏极、DYL27一输入端相连,DYL27另一输入端作为输入K,T11的漏极通过R11与T9漏极、DYL22一输入端相连,DYL22的另一输入端作为输入J,T13漏极作为DYL28的输入,T5~T12的源极均接地。
5、权利要求2所述三值阈值运算电路Ⅴ、Ⅵ,其特征在于分别由五个电阻R25~R29、DYL与门DYL30、三个“1”电平开启的NMOS管T14、T15、T17和一个“2”电平开启的NMOS管T16组成。其连接状态为:输入端A与T14、T16的栅极相连,T14、T16的漏极分别与T15、T17的栅极相连,T14、T15、T16、T17的漏极分别通过电阻R25、R26、R27、R28接电源Vcc,它们的源极均接地,T15、T16的漏极分别与DYL30的两个输入端相连,DYL30的输出通过R29接地并作为输出A1,输出A0、A2分别与T14、T17的漏极相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN86108370.9A CN1005234B (zh) | 1986-12-08 | 1986-12-08 | 多功能多值逻辑集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN86108370.9A CN1005234B (zh) | 1986-12-08 | 1986-12-08 | 多功能多值逻辑集成电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN86108370A CN86108370A (zh) | 1988-06-22 |
CN1005234B true CN1005234B (zh) | 1989-09-20 |
Family
ID=4803901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN86108370.9A Expired CN1005234B (zh) | 1986-12-08 | 1986-12-08 | 多功能多值逻辑集成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1005234B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH064351A (ja) * | 1992-06-24 | 1994-01-14 | Toshiba Corp | ビジュアル・シミュレーション装置 |
CN104320128A (zh) * | 2014-11-14 | 2015-01-28 | 浙江工商大学 | 一种基于cmos的qbc23电路 |
CN104320127A (zh) * | 2014-11-14 | 2015-01-28 | 浙江工商大学 | 一种qc转换为bc13的cmos电路单元 |
CN104320126A (zh) * | 2014-11-14 | 2015-01-28 | 浙江工商大学 | Qc变换bc21的电路单元 |
CN104333370A (zh) * | 2014-11-14 | 2015-02-04 | 浙江工商大学 | 基于四二值时钟的qbc20电路 |
CN104579310A (zh) * | 2014-11-14 | 2015-04-29 | 浙江工商大学 | 基于cmos的qb32模块电路单元 |
CN112311378B (zh) * | 2019-10-12 | 2022-06-03 | 成都华微电子科技股份有限公司 | 单端口模式选择电路及多工作模式集成电路 |
-
1986
- 1986-12-08 CN CN86108370.9A patent/CN1005234B/zh not_active Expired
Also Published As
Publication number | Publication date |
---|---|
CN86108370A (zh) | 1988-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hwang et al. | Ultrafast compact 32-bit CMOS adders in multiple-output domino logic | |
Boahen | A burst-mode word-serial address-event link-I: Transmitter design | |
Wu et al. | C. m. o. s. ternary logic circuits | |
EP0220459A2 (en) | Differential cascode voltage switch logic circuit | |
Hayes | Pseudo-Boolean logic circuits | |
CN207399180U (zh) | 参考电压自适应电路结构及相应装置 | |
CN1005234B (zh) | 多功能多值逻辑集成电路 | |
Kameyama et al. | Design and implementation of quaternary NMOS integrated circuits for pipelined image processing | |
Ivanov et al. | Harmonic superspaces of extended supersymmetry. I. The calculus of harmonic variables | |
US3075089A (en) | Pulse generator employing and-invert type logical blocks | |
Rafati et al. | A 16-Bit Barrel-Shifter Implemented in Data-Driven Dynamic Logic ($ D^ 3 L $) | |
US4970677A (en) | Full adder circuit with improved carry and sum logic gates | |
CN102624378A (zh) | 一种低功耗多米诺三值文字运算电路 | |
CN106330169B (zh) | 一种适用于异步sar adc的时序转换及数据锁存电路 | |
Hadwin | Completely positive maps and approximate equivalence | |
CN1006012B (zh) | 键控电路 | |
CN103095288A (zh) | 基于多米诺电路的超低功耗三值计数单元及多位计数器 | |
CN102360275A (zh) | 一种基于混值的六值绝热异步加减法计数器单元及计数器 | |
Montoye et al. | An 18 ns 56-bit multiply-adder circuit | |
CN102832926A (zh) | 一种多位三值低功耗多米诺加法器 | |
Chong et al. | Low-voltage asynchronous adders for low power and high speed applications | |
CN104333372B (zh) | 一种级联式三值低功耗多米诺可逆计数器 | |
CN102832928A (zh) | 一种三值绝热多米诺加法单元 | |
CN102891668A (zh) | 一种三值低功耗多米诺比较单元 | |
KR960004571B1 (ko) | 스캔데이터 변환회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |