CN100516911C - 一种块标记的系统芯片测试数据压缩方法 - Google Patents

一种块标记的系统芯片测试数据压缩方法 Download PDF

Info

Publication number
CN100516911C
CN100516911C CNB2006101560307A CN200610156030A CN100516911C CN 100516911 C CN100516911 C CN 100516911C CN B2006101560307 A CNB2006101560307 A CN B2006101560307A CN 200610156030 A CN200610156030 A CN 200610156030A CN 100516911 C CN100516911 C CN 100516911C
Authority
CN
China
Prior art keywords
piece
data
encoded
compatible
reference data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101560307A
Other languages
English (en)
Other versions
CN101000367A (zh
Inventor
梁华国
张磊
詹文法
易茂祥
欧阳一鸣
刘军
黄正锋
李扬
毛剑波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CNB2006101560307A priority Critical patent/CN100516911C/zh
Publication of CN101000367A publication Critical patent/CN101000367A/zh
Application granted granted Critical
Publication of CN100516911C publication Critical patent/CN100516911C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种块标记的系统芯片测试数据压缩方法,其特征是用0标记与参考数据块相容的整块待编码数据块,用10标记与参考数据块反相相容的整块待编码数据块,同时动态更新参考数据块来增加参考数据块与待编码数据块相容或反相相容的概率。本发明方法是一种非侵入式的测试数据压缩方法,无需改变被测试的电路结构,尤其是电路中扫描链的结构,用1位或2位数据标记整块数据,降低了所需测试数据的存储容量,缩短了测试应用时间。

Description

一种块标记的系统芯片测试数据压缩方法
技术领域
本发明涉及集成电路测试技术,特别是对系统芯片(System-on-a-Chip,SoC)的外建自测试(Built-Out Self-Test,BOST)方法中测试数据压缩方法。
技术背景
集成电路技术的发展使得可在一个芯片中集成数以亿计的器件,并且可以集成预先设计和经过验证的IP核,如存储器,微处理器,DSP等。这种多元化的集成芯片已经成为能处理各种信息的集成系统,被称为片上系统或系统芯片System-on-a-Chip,SoC。SoC大大降低了系统成本,缩短了设计周期,加快了产品上市时间,但是SoC产品的测试面临越来越多的挑战,如:
1、芯片测试点少,可直接控制或观测的测试点有限,通常只能通过芯片有限的输入/输出引脚进行测试,而芯片内部节点很难通过宏观机械装置直接控制或观测。
2、自动测试设备ATE价格昂贵,芯片的设计和制造技术发展速度比ATE的设计和制造技术发展快,芯片的时钟频率已超过了目前最先进的ATE的频率,无法进行全速测试。
3、测试数据量大,SoC中集成的IP越多,所需测试数据量就越大。预计到2014年存储测试向量所需存储器的容量是1999年的150倍,将会超过ATE的存储深度。
芯片的测试已成为制约集成电路发展的一个“瓶颈”。已有大量的文献对集成电路的测试方法展开研究,主要有内建自测试(Built-In Self-Test,BIST)和外建自测试两种方法。
内建自测试方法,依靠芯片自身的资源完成对芯片的测试。此方法将测试模式生成器TPG、测试过程控制和测试响应评价功能模块嵌入在被测电路CUT上,摆脱了对ATE的依赖,减少了测试费用。但由于BIST生成的多是伪随机测试向量,测试时通常存在着抗随机故障(Random Resistant Fault,RRF),故BIST存在故障覆盖率不高、测试序列较长的弊端。虽然可以通过加权或采用混合模式的BIST等方法来进一步提高测试效率,但随着电路规模的扩大,RRF的增多,要付出的硬件开销将显著增加。
外建自测试方法又称为测试源划分技术,此方法将所需的测试向量经过压缩存储在ATE中,测试期间,通过片上的解压电路将其还原施加到被测电路上。它同样是将一些测试资源从ATE移入到芯片中,以达到减少测试数据量、缩短测试时间的目的,可以保证在测试质量不变的情况下降低对ATE的要求。该方法不需要了解被测设计(Design Under Test,DUT)的具体内部结构,可以很好的保护知识产权,因而得到了广泛的应用。
由于SoC测试数据的特殊性,一个好的测试源划分技术,需要在压缩率、解码硬件开销和控制协议三个方面做出权衡。经典的方法有基于游程的编码方法,基于统计的编码方法和基于字典的编码方法。基于游程的编码方法有:Golomb码、FDR码、EFDR码、交替码、交替连续码等编码方法,但这类方法都存在着控制协议复杂等问题;基于统计的编码方法有:选择哈夫曼编码、变长哈夫曼编码,但这类方法存在解压硬件开销大,解码过程复杂等问题;基于字典的编码方法有:LZ77、LZ78、LZW等,但这类方法需要存储字典开销大,同时大量的变长索引使解码非常复杂。
发明内容
本发明是为避免上述现有技术所存在的不足之处,提供一种块标记的系统芯片测试数据压缩方法,是一种非侵入式的测试数据压缩方法,无需改变被测试的电路结构,尤其是电路中扫描链的结构,首先对相容块或反相相容块进行标记来减少数据量,同时使用异或运算来增加块相容或反相相容的概率,以降低所需测试数据的存储容量,缩短测试应用时间。
本发明解决技术问题所采用的技术方案是:
本发明块标记的系统芯片测试数据压缩方法的特点是:
用0标记与参考数据块相容的整块待编码数据块,用10标记与参考数据块反相相容的整块待编码数据块,同时动态更新参考数据块来增加参考数据块与待编码数据块相容或反相相容的概率,具体步骤为:
a、采用自动测试模式生成(ATPG)工具,生成确定的完全测试集T;
b、按指定的数据块长度k将测试集T分块,如果测试向量的最后一块不足k位,用无关位(don’t-care bits)填充到k位,每块按顺序记为B1,B2,B3,B4,B5,......Bm,初始化参考数据块R和待编码数据块Bn(n为整数,2≤n≤m),即令R=B1,Bn=B2
c、编码过程,判断参考数据块R与待编码数据块Bn是否相容或反相相容,若R与Bn相容,则将Bn编码为0,同时按位将R与Bn相交(R∩Bn)来动态更新参考数据块R,若R与Bn反相相容,则将Bn编码为10,同时将R反相后(R)按位将R与Bn相交(R∩Bn)来动态更新参考数据块R,若R与Bn既不相容,也不反相相容,则将Bn编码为11Bn,同时进行按位异或操作来动态更新参考数据块R并且增加R中的无关位,从而增加R与后续块相容或反相相容的概率;
d、回溯过程,若R与Bn相容,则用Bn=R∩Bn来动态更新待编码数据块Bn,若R与Bn反相相容,则用B=R∩Bn来动态更新待编码数据块Bn,逐渐减少n,重复步骤d一直到Bn=B1
e、重复步骤c和步骤d一直到所有数据块全部编码,若此时编码中仍然存在无关位,则随机填充这些无关位。
本发明方法的特点也在于:
所述测试集T中的测试向量中包含有无关位“X”,且无关位需占测试集总位数的35%~95%。
所述步骤c中与参考数据块相容的待编码数据块用1位来标记编码;与参考数据块反向相容的待编码数据块用2位来标记编码。
所述步骤c中动态更新参考数据块的方法是,先通过异或操作增加参考数据块中数据的无关位,再根据后续标记编码结果回溯来反标参考数据块和以前编码数据块中的无关位。
本发明方法是通过动态更新参考数据块,来增加待编码数据块与参考数据块相容或反相相容的概率,再通过标记的方法对相容块或反相相容块进行压缩。
与已有技术相比,本发明有益效果体现在:
本发明通过在编码过程中用0来标记与参考数据块相容的整块待编码数据块,用10来标记与参考数据块反相相容的整块待编码数据块,即用1位来代替与参考数据块相容的待编码数据块,用2位来代替与参考数据块反相相容的待编码数据块,完成了整块数据到1位或2位置换,从而实现了数据压缩,同时通过动态更新参考数据块来提高参考数据块与待编码数据块相容或反相相容的概率,不仅大量减少了测试时间,还降低了所需测试数据的存储容量。
附图说明
图1为本发明的编码和回溯流程图。
图2为本发明的编码和回溯实例示意图,其中,图2(a)为分块后的原始完全测试集示意图;图2(b)为编码与回溯过程示意图。
图3为本发明的最终解压结构示意图。
以下通过实施例,并结合附图对本发明作进一步描述
具体实施方式
实施本发明按如下步骤进行:
1、采用自动测试模式生成(ATPG)工具,生成确定的完全测试集T;
2、将所述完全测试集T进行分块标记。首先将所述完全测试集T中每个测试向量按k位一块,分割成连续的k位块,如果测试向量的最后一块不足k位,用无关位填充到k位,以保证最终的块的位数都为k,每块按顺序分别记为B1,B2,B3,B4,B5,......Bm,初始化参考数据块R和待编码数据块Bn(n为整数,2≤n≤m),即令R=B1,Bn=B2
3、编码过程,判断参考数据块R与待编码数据块Bn是否相容或反相相容,若R与Bn相容,则将Bn编码为0,同时按位将R与Bn相交(R∩Bn)来动态更新参考数据块R,若R与Bn反相相容,则将Bn编码为10,同时将R反相后(R)按位将R与Bn相交(R∩Bn)来动态更新参考数据块R,若R与Bn既不相容,也不反相相容,则将Bn编码为11Bn,同时进行按位异或操作来动态更新参考数据块R并且增加R中的无关位,从而增加R与后续块相容或反相相容的概率;
在编码过程中用1位数据来标记与参考数据块相容的整块待编码数据块,用2位数据来标记与参考数据块反相相容的整块待编码数据块,其结果是k位整块数据被1位或2位来标记,大大减少了数据位数。
4、回溯过程,若R与Bn相容,则用Bn=R∩Bn来动态更新待编码数据块Bn,若R与Bn反相相容,则用Bn=R∩Bn来动态更新待编码数据块Bn,逐渐减少n,重复步骤d一直到Bn=B1
回溯过程与编码过程正好相反。在编码过程,为了增加R与待编码数据块相容或反相相容的概率,通过异或运算增加R中无关位,因此需要使用回溯过程来反标以前编码块中无关位的值。
5、重复步骤c和步骤d一直到所有数据块全部编码,若此时编码中仍然存在无关位,则随机填充这些无关位。
完全确定测试集的生成:
采用ATPG工具生成确定的完全测试集T,完全测试集T中所含的测试向量能够测试到所有的故障。对ATPG工具的选择,要使其生成的测试向量含有无关位。接下来的步骤就是对生成的确定的完全测试集T进行压缩。
相容块或反相相容块标记
相容块或反相相容块标记是对分块后的测试集进行相容或反相相容标记,用1位数据来标记与参考数据块相容的k位整块待编码数据块,用2位数据来标记与参考数据块反相相容的k位整块待编码数据块,其结果是k位整块数据可以用1位或2位数据来代替,从而达到数据压缩的目的。测试集中存在大量的无关,使块标记成为可能,其块标记过程如图1所示,若参考数据块R与待编码数据块Bn相容,用0相标记,若参考数据块R与待编码数据Bn反相相容,用10来标记。
参考数据块动态更新
参考数据块动态更新可以增加参考数据块与后续k位待编码数据块相容或反相相容的概率。其方法是先通过异或操作来增加参考数据块的无关位,在向后编码的过程中,如果参考数据块与后续k位待编码数据块相容或反相相容时,再通过回溯过程来反标以前的k位块和参考数据块的无关位,其回溯过程如图1所示,若R与Bn相容,则用Bl=R∩Bl来修改B1,若R与Bn反相相容,则用Bl=R∩Bl来修改B1,此过程一直持续到1=1或R与Bn既不相容,又不反相相容。
图2(a)和图2(b)给出了一个编码和回溯实例。图2(a)所示,完全测试集T被分成5块,每块长度为8。开始时,参考数据块R的内容为0XXXX1X1,待编码数据块B2的内容为XXX1XXX1,参考数据块与待编码数据块相容,因此将待编码数据块用0来标记,动态更新(R∩B2)参考数据块的内容为0XX1X1X1,再通过回溯过程(R∩B2)来动态更新待编码数据B1,使其内容为:0XX1X1X1,此过程一直持续到所有待编码数据全部被编码。
可以通过异或运算来增加参考数据块的无关位,因此参考数据块与后续k位待编码数据块相容或反相相容的可能性增大,如图2所示,对B4进行编码时,待编码数据块B4的内容为1XX11X0X,参考数据块R的内容1X00X0X0,待编码数据块B4与参考数据块R既不相容又不反相相容,使用异或操作,将待编码数据块B4与参考数据块R相异或来动态更新参考数据块R,使参考数据块R的内容变为0XX1XXXX,参考数据块R中无关位增加了,提高了参考数据块R与后续k位待编码数据块相容或反相相容的概率,如待编码数据块B5与参考数据块R相容。
从图2(b)可以看到,原始数据40位,压缩后只有22位,编码后的数据为:0X1111X10 10 111XX1100X 0,因此,测试数据可以得到大压缩,测试应用时间可以明显缩短。
解压过程
解压过程如图3所示。首先,在循环移位寄存器(CSR)中预设首个参考数据块,Ack为选通信号,当从data_in读入的码字为“0”时,data_out信号输出连续的k位“0”,差分后输出,CSR中的数据保持不变;当码字为“10”时,data_out信号输出连续的k位“1”,差分后输出,CSR中的数据被逐位求反;当码字为“11”时,data_out信号输出数据流中随后的连续k位,在Sel信号控制下,多路选择器(MUX)直接输出这k位的同时,CSR中的数据与其逐位异或来更新CSR中的数据。此过程不断循环一直到data_in不再输入数据,即解压结束。

Claims (4)

1、一种块标记的系统芯片测试数据压缩方法,其特征是用0标记与参考数据块相容的整块待编码数据块,用10标记与参考数据块反相相容的整块待编码数据块,同时动态更新参考数据块来增加参考数据块与待编码数据块相容或反相相容的概率,具体步骤为:
a、采用自动测试模式生成(ATPG)工具,生成确定的完全测试集T;
b、按指定的数据块长度k将完全测试集T分块,如果测试向量的最后一块不足k位,用无关位填充到k位,每块按顺序记为B1,B2,B3,B4,B5,......Bm,初始化参考数据块R和待编码数据块Bn(n为整数,2≤n≤m),即令R=B1,Bn=B2
c、编码过程,判断参考数据块R与待编码数据块Bn是否相容或反相相容,若R与Bn相容,则将Bn编码为0,同时按位将R与Bn相交(R∩Bn)来动态更新参考数据块R,若R与Bn反相相容,则将Bn编码为10,同时将R反相后(R)按位将R与Bn相交(R∩Bn)来动态更新参考数据块R,若R与Bn既不相容,也不反相相容,则将Bn编码为11Bn,同时进行按位异或(
Figure C2006101560300002C1
)操作来动态更新参考数据块R并且增加参考数据块R中的无关位,从而增加R与后续待编码数据块相容或反相相容的概率;
d、回溯过程,若R与Bn相容,则用Bn=R∩Bn来动态更新待编码数据块Bn,若R与Bn反相相容,则用B=R∩Bn来动态更新待编码数据块Bn,逐渐减少n,重复步骤d一直到Bn=B1
e、重复步骤c和步骤d一直到所有数据块全部编码,若此时编码中仍然存在无关位,则随机填充这些无关位。
2、根据权利要求1所述的块标记的系统芯片测试数据压缩方法,其特征是所述测试集T中的测试向量中包含有无关位“X”,且无关位需占测试集总位数的35%~95%。
3、根据权利要求1所述的块标记的系统芯片测试数据压缩方法,其特征是所述步骤c中与参考数据块相容的待编码数据块用1位来标记编码;与参考数据块反向相容的待编码数据块用2位来标记编码。
4、根据权利要求1所述的块标记的系统芯片测试数据压缩方法,其特征是所述步骤c中动态更新参考数据块的方法是,先通过异或操作增加参考数据块中数据的无关位,再根据后续标记编码结果回溯来反标参考数据块和以前编码数据块中的无关位。
CNB2006101560307A 2006-12-31 2006-12-31 一种块标记的系统芯片测试数据压缩方法 Expired - Fee Related CN100516911C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101560307A CN100516911C (zh) 2006-12-31 2006-12-31 一种块标记的系统芯片测试数据压缩方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101560307A CN100516911C (zh) 2006-12-31 2006-12-31 一种块标记的系统芯片测试数据压缩方法

Publications (2)

Publication Number Publication Date
CN101000367A CN101000367A (zh) 2007-07-18
CN100516911C true CN100516911C (zh) 2009-07-22

Family

ID=38692417

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101560307A Expired - Fee Related CN100516911C (zh) 2006-12-31 2006-12-31 一种块标记的系统芯片测试数据压缩方法

Country Status (1)

Country Link
CN (1) CN100516911C (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236068B (zh) * 2010-04-30 2015-11-25 无锡中星微电子有限公司 一种芯片测试的方法和装置
CN102262208B (zh) * 2010-05-31 2015-11-25 无锡中星微电子有限公司 一种芯片测试的方法和系统
CN102394718B (zh) * 2011-08-26 2014-04-02 韩建华 一种传感网络数据压缩编码/解码方法
CN102708929B (zh) * 2012-05-28 2014-12-31 中国科学院声学研究所 一种扫描切片测试数据编码方法及装置
CN103926527A (zh) * 2014-04-28 2014-07-16 国网宁夏电力公司宁东供电公司 基于特征压缩技术的数字电路板自诊断系统及方法
CN103973310A (zh) * 2014-05-19 2014-08-06 安庆师范学院 一种基于异或逻辑运算折半划分的测试数据压缩方法
CN105137320B (zh) * 2015-08-12 2017-12-12 安庆师范学院 基于测试模式重排序的分组测试向量之间的兼容性压缩方法
CN105137321B (zh) * 2015-08-12 2018-03-23 安庆师范学院 一种基于分组测试向量之间的近似兼容性压缩方法
CN105606991A (zh) * 2015-12-21 2016-05-25 安庆师范学院 基于向量切分的线性压缩方法
CN105954666B (zh) * 2016-04-19 2019-01-04 上海华虹宏力半导体制造有限公司 动态数据的快速写入方法
TWI728161B (zh) * 2016-08-03 2021-05-21 美商塞雷特有限責任公司 在多階段溫度測試期間用於連續測試器操作之方法
CN106599498A (zh) * 2016-12-20 2017-04-26 盛科网络(苏州)有限公司 基于树回溯算法提高芯片验证覆盖率的方法
CN109116211B (zh) * 2018-07-03 2020-11-03 福州大学 一种测试激励分段及编码方法
CN111105839B (zh) 2018-10-26 2022-04-15 长鑫存储技术有限公司 芯片测试方法、装置、电子设备及计算机可读介质
CN109474279B (zh) * 2018-11-05 2022-09-23 安庆师范大学 一种数据压缩方法及装置
CN109412605B (zh) * 2018-11-05 2022-06-21 安庆师范大学 基于fdr的最大相容块的向量压缩方法、装置及系统

Also Published As

Publication number Publication date
CN101000367A (zh) 2007-07-18

Similar Documents

Publication Publication Date Title
CN100516911C (zh) 一种块标记的系统芯片测试数据压缩方法
Chandra et al. Low-power scan testing and test data compression for system-on-a-chip
JP3845016B2 (ja) テスト中回路技術分野へのテストパターンの連続的な適用およびデコンプレッション
Wang et al. Test data compression for IP embedded cores using selective encoding of scan slices
CN101807926B (zh) 低功耗soc测试数据压缩编码方法
CN101968528B (zh) 集成电路测试中的测试数据压缩方法
CN101604974A (zh) 一种具有相同游程长度的测试数据压缩编码、解码方法及专用解码单元
CN102522120B (zh) 一种字典编码压缩方法
Sismanoglou et al. Input test data compression based on the reuse of parts of dictionary entries: Static and dynamic approaches
CN101493499B (zh) 一种幂次数切分的lfsr重播种vlsi测试数据压缩方法
Kavousianos et al. Multilevel Huffman coding: An efficient test-data compression method for IP cores
CN101762782B (zh) 系统芯片外建自测试数据的压缩方法及专用解码单元
US7302626B2 (en) Test pattern compression with pattern-independent design-independent seed compression
CN104467869A (zh) 一种二分对称折叠技术的测试数据压缩方法
US20080092005A1 (en) Scan Testing Interface
CN102323540A (zh) 一种基于编码的soc的测试方法
Tenentes et al. High-quality statistical test compression with narrow ATE interface
CN107026651A (zh) 二分区间的数据压缩方法及集成电路的测试数据存储方法
CN102932000A (zh) 快速查找无理数的测试数据压缩方法
Mehta et al. Hamming distance based 2-D reordering with power efficient don't care bit filling: optimizing the test data compression method
Tenentes et al. Low power test-compression for high test-quality and low test-data volume
US20050229061A1 (en) Method of efficiently compressing and decompressing test data using input reduction
CN105137322A (zh) 一种基于最大近似相容的分组测试向量的编码压缩方法
Iyengar et al. Huffman encoding of test sets for sequential circuits
Tenentes et al. Test-data volume and scan-power reduction with low ATE interface for multi-core SoCs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20111231