CN100514542C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100514542C
CN100514542C CNB2005100648458A CN200510064845A CN100514542C CN 100514542 C CN100514542 C CN 100514542C CN B2005100648458 A CNB2005100648458 A CN B2005100648458A CN 200510064845 A CN200510064845 A CN 200510064845A CN 100514542 C CN100514542 C CN 100514542C
Authority
CN
China
Prior art keywords
gate electrode
film
resist
conducting film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100648458A
Other languages
English (en)
Other versions
CN1684226A (zh
Inventor
冈本悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1684226A publication Critical patent/CN1684226A/zh
Application granted granted Critical
Publication of CN100514542C publication Critical patent/CN100514542C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

相应于各种电路的TFTs的制造使其结构复杂，其涉及大量的制造步骤。这种在制造步骤数量上的增加导致更高的制造成本和更低的产率。在本发明中，使用用于斜面形状栅电极制造的斜面形状抗蚀剂以及斜面形状的栅电极作为掩模，掺杂高浓度的杂质，然后使用抗蚀剂作为掩模在垂直方向上刻蚀斜面形状的栅电极。用低浓度的杂质掺杂如此去除了斜面部分的栅电极下方的半导体层。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种在具有绝缘表面的衬底上方形成包含薄膜晶体管的电路的半导体器件及其制造方法。
背景技术
通过设置有源元件(active elements)来构筑像素部分的显示装置被称作有源矩阵(active matrix)显示装置。其中，已经发展了液晶显示器和电致发光(下文中也称作EL)显示装置等。作为有源元件，典型地使用栅极绝缘晶体管，并且优选使用薄膜晶体管(下文中也称作TFT)。通过气相生长等方法在例如玻璃的衬底上方形成半导体薄膜，然后使用半导体薄膜形成沟道区、源极、漏区等来获得TFT。半导体薄膜优选由硅或例如含有硅作为其主要组分的硅锗材料形成。半导体薄膜可以分成非晶半导体薄膜和结晶相半导体薄膜。
在有源层由非晶半导体薄膜形成的TFT中，因为非晶结构的电子性质，已经几乎不可能获得10cm2/V·sec或更大的场效应迁移率。因此，即便TFT可以用作开关元件(下文中也称作像素TFT)，在有源矩阵液晶显示器的像素部分中驱动液晶，但不可能使用这种TFT来构筑用于图像显示的驱动电路。因此，使用TAB(带式自动键合)或COG(玻璃上芯片)键合的驱动ICs的安装技术被用于驱动电路。
另一方面，对于有源层由结晶相半导体薄膜形成的TFT，可以获得高的场效应效率，因此可以用于构造待驱动的各种功能电路。因此，在与像素TFTs相同的玻璃衬底上方可以形成包含移位寄存器电路、电平转移电路、缓冲电路、采样电路等驱动电路。驱动电路基本上由含有N-沟道的TFT和P-沟道的CMOS电路构成。基于这种驱动电路的安装技术，认为有源层由结晶相半导体薄膜形成，并能够在相同衬底上整体形成像素部分和驱动电路的TFT被适当地用来提高液晶显示装置或EL显示装置的重量减小和减轻。
如上所述，为了在相同的衬底上形成形成像素部分和驱动电路，需要形成相应于每个不同电路的功能的TFTs。这是因为像素TFTs的操作条件不必与驱动电路中TFTs的条件相同，并且因此需要各个TFTs具有不同的性质。由N-沟道TFTs构成的TFTs作为向液晶施加电压的开关元件。因此，液晶由DC电压驱动，通常采用称作帧倒相驱动(frame inversion drive)的方法。为了储存在一帧期间内液晶层中积累的电荷，需要像素TFT具有足够小的截止电流。另一方面，驱动电路中的缓冲电路等被施加高的驱动电压，因此需要增加耐压，使得元件不会被施加的高压破坏。另外，为了获得高的导通电流驱动能力，需要保证足够大的导通电流。
作为降低截止电流的TFT结构，有一种是具有低浓度漏区(下文也称作LDD区)的结构。这种结构在沟道区和每个用高浓度杂质元素掺杂的源和漏区之间具有用低浓度杂质元素掺杂的区。另外，有一种所谓的GOLD(栅-漏重叠LDD)结构，其中LDD区被形成与栅电极重叠，在两者之间栅电极具有插入栅绝缘膜，作为阻止导通电流由于热载流子而降低的装置。根据这种结构，减轻了漏区附近中的高电场，因而可以阻止导通电流由于热载流子而降低。注意与栅电极部分不重叠并在两者之间插入栅绝缘膜的LDD区被称作Loff区，而与栅电极重叠并在两者之间插入栅绝缘膜的LDD区被称作Lov区。
此处，Loff区有效地抑制截止电流，而不会通过减轻漏极附近的电场有效地阻止导通电流由于热载流子而降低。另一方面，通过减轻漏极附近中的高电场，Lov区有效地阻止导通电流降低，但不会有效地抑制截止电流。因此，对于每个不同的电路，需要形成具有适当TFT特性的TFTs。
但是，相当于每个不同电路功能的TFTs的制造使其结构复杂，其涉及大量的制造步骤。这种制造步骤数量的增加导致更高的制造成本和更低的制造产率。
发明内容
为了解决上述问题，本发明提供了一种半导体器件，其特征在于使用TFTs制造的有源矩阵显示装置，其中设置在每个电路中的TFTs具有适当的电路功能结构，从而提高半导体器件的操作特性和可靠性，并且减少制造步骤数量，目的是降低制造成本和提高产率。
根据本发明，在岛状半导体层上方形成待形成栅电极的导电膜，在两者之间插入栅绝缘膜，并且在所述导电膜上方形成斜面形状的抗蚀剂。通过同时刻蚀导电膜和抗蚀剂，形成具有斜面形状的栅电极。此时，抗蚀剂也被刻蚀减少。然后，使用斜面形状的栅电极作为掩模掺杂高浓度的杂质，从而形成源区和漏区。此后，使用为形成斜面形状的栅电极而提供的抗蚀剂作为掩模，在垂直方向上刻蚀斜面形状的栅电极。按照这种方法，可以形成斜面部分能通过刻蚀除去的栅电极。然后，使用栅电极作为掩模向半导体层掺入低浓度的杂质，从而形成LDD区。
另外，通过经如下步骤形成LDD区可以获得具有Lov区或Loff区，或者Lov区和Loff区的良好TFT：干法刻蚀栅电极多次；沉积氧化硅膜或氮化硅膜作为侧壁；通过干法刻蚀氧化硅膜或者深刻蚀(etch back)氮化硅膜形成侧壁，以及向半导体层多次掺入杂质。
本发明的第一种结构是一种半导体器件的制造方法，其包括：在岛状半导体层上方形成栅绝缘膜的第一个步骤；在栅绝缘膜上方形成待形成第一栅电极的第一导电膜的第二个步骤；在第一导电膜上方形成待形成第二栅电极的第二导电膜的第三个步骤；在第二导电膜上方形成斜面形状的抗蚀剂的第四个步骤；通过刻蚀抗蚀剂和第二导电膜，形成具有斜面形状的第二栅电极的第五个步骤；向半导体层中掺入一种导电类型的杂质元素的第六个步骤；使用抗蚀剂作为掩模，垂直地刻蚀第二栅电极的第七个步骤；向半导体层中掺入一种导电类型的杂质元素的第八个步骤；去除抗蚀剂的第九个步骤；在第二栅电极上方形成硅化合物膜的第十个步骤；通过刻蚀硅化合物膜，在第二栅电极的相对侧上形成侧壁的第十一个步骤；以及通过使用第二栅电极和侧壁作为掩模刻蚀第一导电膜，形成第一栅电极的第十二个步骤，其中在第八个步骤中掺入的一种导电类型的杂质元素比第六个步骤中掺入的一种导电类型的杂质元素具有更低的浓度。
当使用这种制造方法制造半导体器件时，与薄膜晶体管的栅电极重叠的Lov区以及与薄膜晶体管的栅电极不重叠的Loff区都在半导体层的低浓度杂质区(轻掺杂的漏区：下文中也称作LDD区)中形成。Lov区具有所谓的GOLD结构。
本发明的第二种结构是一种半导体器件的制造方法，其包括：在岛状半导体层上方形成栅绝缘膜的第一个步骤；在栅绝缘膜上方形成待形成第一栅电极的第一导电膜的第二个步骤；在第一导电膜上方形成待形成第二栅电极的第二导电膜的第三个步骤；在第二导电膜上方形成斜面形状的抗蚀剂的第四个步骤；通过刻蚀抗蚀剂和第二导电膜，形成具有斜面形状的第二栅电极的第五个步骤；向半导体层中掺入一种导电类型的杂质元素的第六个步骤；使用抗蚀剂作为掩模，垂直地刻蚀第二栅电极的第七个步骤；去除抗蚀剂的第八个步骤；向半导体层中掺入一种导电类型的杂质元素的第九个步骤；在第二栅电极上方形成硅化合物膜的第十个步骤；通过刻蚀硅化合物膜，在第二栅电极的相对侧上形成侧壁的第十一个步骤；以及通过使用第二栅电极和侧壁作为掩模刻蚀第一导电膜，形成第一栅电极的第十二个步骤，其中在第九个步骤中掺入的一种导电类型的杂质元素比第六个步骤中掺入的一种导电类型的杂质元素具有更低的浓度。
上述结构在通过刻蚀去除斜面形状抗蚀剂的步骤顺序上与第一种结构不同。如同在第一种结构中一样，与薄膜晶体管的栅电极重叠的Lov区以及与薄膜晶体管的栅电极不重叠的Loff区都在半导体层的LDD区中形成。Lov区具有所谓的GOLD结构。
本发明的第三种结构是一种半导体器件的制造方法，其包括：在岛状半导体层上方形成栅绝缘膜的第一个步骤；在栅绝缘膜上方形成待形成第一栅电极的第一导电膜的第二个步骤；在第一导电膜上方形成待形成第二栅电极的第二导电膜的第三个步骤；在第二导电膜上方形成斜面形状的抗蚀剂的第四个步骤；通过刻蚀抗蚀剂、第一导电膜和第二导电膜，形成具有斜面形状的第一和第二栅电极的第五个步骤；向半导体层中掺入一种导电类型的杂质元素的第六个步骤；使用抗蚀剂作为掩模，垂直地刻蚀第二栅电极的第七个步骤；向半导体层中掺入一种导电类型的杂质元素的第八个步骤；去除抗蚀剂的第九个步骤；在第二栅电极上方形成硅化合物膜的第十个步骤；通过刻蚀硅化合物膜，在第二栅电极的相对侧上形成侧壁的第十一个步骤；以及通过使用第二栅电极和侧壁作为掩模刻蚀第一导电膜，形成第一栅电极的第十二个步骤，其中在第八个步骤中掺入的一种导电类型的杂质元素比第六个步骤中掺入的一种导电类型的杂质元素具有更低的浓度。
当使用这种制造方法制造半导体器件时，与薄膜晶体管的栅电极重叠的Lov区以及与薄膜晶体管的栅电极不重叠的Loff区都在半导体层的LDD区中形成。Lov区具有所谓的GOLD结构。
本发明的第四种结构是一种半导体器件的制造方法，其包括：在岛状半导体层上方形成栅绝缘膜的第一个步骤；在栅绝缘膜上方形成待形成第一栅电极的第一导电膜的第二个步骤；在第一导电膜上方形成待形成第二栅电极的第二导电膜的第三个步骤；在第二导电膜上方形成斜面形状的抗蚀剂的第四个步骤；通过刻蚀抗蚀剂、第一导电膜和第二导电膜，形成具有斜面形状的第一和第二栅电极的第五个步骤；向半导体层中掺入一种导电类型的杂质元素的第六个步骤；使用抗蚀剂作为掩模，垂直地刻蚀第二栅电极的第七个步骤；去除抗蚀剂的第八个步骤；向半导体层中掺入一种导电类型的杂质元素的第九个步骤；在第二栅电极上方形成硅化合物膜的第十个步骤；通过刻蚀硅化合物膜，在第二栅电极的相对侧上形成侧壁的第十一个步骤；以及通过使用第二栅电极和侧壁作为掩模刻蚀第一导电膜，形成第一栅电极的第十二个步骤，其中在第八个步骤中掺入的一种导电类型的杂质元素比第六个步骤中掺入的一种导电类型的杂质元素具有更低的浓度。
上述结构在通过刻蚀去除斜面形状抗蚀剂的步骤顺序上与第三种结构不同。如同在第一种结构中一样，与薄膜晶体管的栅电极重叠的Lov区以及与薄膜晶体管的栅电极不重叠的Loff区都在半导体层的LDD区中形成。Lov区具有所谓的GOLD结构。
本发明的第五种结构是根据上述结构的半导体器件的制造方法，其中所述侧壁沿沟道长度方向的宽度比在第七个步骤中垂直地刻蚀的所述第二栅电极的斜面部分沿沟道长度方向的宽度小。
本发明的第六种结构是根据上述结构的半导体器件的制造方法，其中所述硅化合物膜包括选自由氧化硅、氮化硅和氮氧化硅构成的组的材料。
本发明的第七种结构是一种半导体器件的制造方法，其包括：在岛状半导体层上方形成栅绝缘膜的第一个步骤；在栅绝缘膜上方形成待形成第一栅电极的第一导电膜的第二个步骤；在第一导电膜上方形成待形成第二栅电极的第二导电膜的第三个步骤；在第二导电膜上方形成斜面形状的抗蚀剂的第四个步骤；通过刻蚀抗蚀剂、第一导电膜和第二导电膜，形成具有斜面形状的第一和第二栅电极的第五个步骤；向半导体层中掺入一种导电类型的杂质元素的第六个步骤；使用抗蚀剂作为掩模，垂直地刻蚀第二栅电极的第七个步骤；以及向半导体层中掺入一种导电类型的杂质元素的第八个步骤，其中在第八个步骤中掺入的一种导电类型的杂质元素比第六个步骤中掺入的一种导电类型的杂质元素具有更低的浓度。
当使用这种制造方法制造半导体器件时，在半导体层的LDD区中形成与薄膜晶体管的栅电极不重叠的Loff区。
本发明的第八种结构是一种半导体器件的制造方法，其包括：在岛状半导体层上方形成栅绝缘膜的第一个步骤；在栅绝缘膜上方形成待形成栅电极的导电膜的第二个步骤；在导电膜上方形成斜面形状的抗蚀剂的第三个步骤；通过刻蚀抗蚀剂和导电膜，形成具有斜面形状的栅电极的第四个步骤；向半导体层中掺入一种导电类型的杂质元素的第五个步骤；使用抗蚀剂作为掩模，垂直地刻蚀栅电极的第六个步骤；以及向半导体层中掺入一种导电类型的杂质元素的第七个步骤，其中在第七个步骤中掺入的一种导电类型的杂质元素比第五个步骤中掺入的一种导电类型的杂质元素具有更低的浓度。
当使用这种制造方法制造半导体器件时，在半导体层的LDD区中形成与薄膜晶体管的栅电极重叠的Lov区，并且Lov区具有所谓的GOLD结构。此外，栅电极具有至少包括两个导电层的叠层结构。
本发明的半导体器件包括：在具有绝缘表面的衬底上方形成的源区、漏区和沟道区；包括杂质区的岛状半导体层，所述杂质区的杂质浓度低于所述源区和漏区的杂质浓度，并且在沟道区和源区及漏区之一之间形成；在岛状半导体层上方形成的栅绝缘膜；在栅绝缘膜上方形成的第一栅电极；其沟道长度方向小于第一栅电极的沟道长度的第二栅电极；以及沿沟道长度方向位于第二栅电极的相对侧、由硅化合物形成的侧壁，其中所述第一栅电极部分地与低浓度杂质区重叠，在二者之间插入栅绝缘膜，并且第一栅电极与低浓度区重叠的长度等于侧壁的长度。
注意本文的半导体器件包括液晶显示器，在显示器中电致发光元件与TFT(下文中也称作EL显示器)等连接。
根据本发明，可以提供在同一衬底上方形成多个功能电路的半导体器件，其中相应于每个电路的功能形成TFTs。另外，当制造具有Lov区或Loff区的薄膜晶体管时，不需要附加的抗蚀剂掩模，因此可以减少制造步骤的数量，这会导致产率的提高和制造成本的降低。
此外，根据本发明，使用用来制造斜面形状的栅电极的抗蚀剂掩模，在垂直方向上进行刻蚀，因此，可以在位于通过刻蚀去除的栅电极斜面部分下方的半导体层中精确地形成LDD区。
附图说明
图1A至1D说明根据实施方式1和实施方案1的半导体器件的制造方法。
图2A至2C说明根据实施方式1和实施方案1的半导体器件的制造方法。
图3A至3D说明根据实施方式2的半导体器件的制造方法。
图4A和4B说明根据实施方式3的半导体器件的制造方法。
图5A和5B说明根据实施方式4的半导体器件的制造方法。
图6A至6C说明根据实施方案1的半导体器件的制造方法。
图7A至7C说明根据实施方式6的显示器的制造方法。
图8A至8C说明根据实施方式6的显示器的制造方法。
图9A至9C说明根据实施方式6的显示器的制造方法。
图10A至10C说明根据实施方式6的显示器的制造方法。
图11是说明可以通过实施方式6中所示的显示器制造方法制造的显示器的示意图。
图12A至12H是实施方式7中所示的电子设备图。
图13A至13D说明实施方式5中所示的ID芯片的制造方法。
图14A至14D说明实施方式5中所示的ID芯片的制造方法。
图15A和15B说明实施方式5中所示的ID芯片的制造方法。
图16A和16B说明实施方式5中所示的ID芯片的制造方法。
具体实施方式
尽管参照附图，通过实施方式和实施方案将完全说明本发明，但是应当理解各种变化和修改对于本领域技术人员是明显的。因此，除非这种变化和修改背离了本发明的范围，它们应当被包括在本发明内。
实施方式1
下面参照图1A至1D和2A至2C做出说明。注意在本实施方式制造的半导体器件中使用的薄膜晶体管具有与栅电极重叠的Lov区，以及不与栅电极重叠的Loff区，每个区都是在半导体层的LDD区中形成。
首先，在具有100至300纳米厚度的衬底101上方形成基础绝缘膜102。衬底可以是例如玻璃衬底、石英衬底、塑料衬底和陶瓷衬底的绝缘衬底，金属衬底、半导体衬底等。
基础绝缘膜可以通过CVD或溅射形成。举例来说，它可以由使用例如SiH4、N2O和NH3的材料通过CVD形成的氧化硅膜、氮化硅膜、氮氧化硅膜等形成。可选地，它们以叠层使用。注意为了防止杂质从衬底中向半导体层中扩散，提供基础绝缘膜，并且当衬底由玻璃衬底或者石英衬底形成时，则不需要基础绝缘膜。
接着，形成厚度为10至100纳米的半导体层。半导体层的材料可靠根据TFT所需的特性来选择，并且硅膜、锗膜和硅锗膜任何一种都可以用作半导体层。但是，优选使用通过CVD或溅射形成的非晶半导体，然后使用热加热器通过热退火或者使用准分子激光器通过激光退火来晶化。可选地，可以使用卤素灯快速热退火(RTA)。此外，还可以使用由CVD形成的称作微晶半导体(μc-Si:H)的半导体。图案化所述半导体层，形成岛状半导体层103。
此外，当基础绝缘膜102和半导体膜103都由等离子体CVD形成时，它们可以在真空中连续形成。在基础绝缘膜形成后，其表面没有被暴露于大气中，因此会保护不受污染，这会减小待形成TFTs的特性变化。
随后，覆盖岛状半导体层103，形成10至200纳米厚度的栅绝缘膜104。栅绝缘膜104可以由通过CVD或溅射形成的氧化硅膜、氮化硅膜、氮氧化硅膜等形成。通过形成栅绝缘膜，可以获得薄的能够高速操作的TFT，但是当其形成得非常薄时，漏电流增加，从而导致较差的TFT特性。栅绝缘膜优选具有50至150纳米的厚度。
随后，在栅绝缘膜104上方形成待形成栅电极的第一导电膜105和第二导电膜106。首先，形成厚度为5至50纳米的第一导电膜105。第一导电膜105可以由铝(Al)膜、铜(Cu)膜、铝或铜作为其主要组分的薄膜、铬(Cr)膜、钽(Ta)膜、氮化钽(TaN)膜、钛(Ti)膜、钨(W)膜、钼膜等。在第一导电膜105上方，形成厚度为150至500纳米的第二导电膜106。第二导电膜106优选使用便于在后续步骤中刻蚀成斜面形状的材料来形成。举例来说，其由铬(Cr)膜、钽(Ta)膜、钛(Ti)膜、钨(W)膜、铝(Al)膜、铝或铜作为其主要组分的薄膜等形成。注意第一导电膜105和第二导电膜106的组合必须根据每种可以在一定选择比例下被刻蚀的条件选择。作为可以在一定选择比例下被刻蚀的第一导电膜和第二导电膜的一种组合，举例来说，可以使用Al和Ta的组合、Al和Ti的组合、或者TaN和W的组合。另外，在本实施方式中，形成两层结构的栅电极，并且在随后的步骤中通过经由栅绝缘膜104和第一导电膜105掺入杂质元素，进行掺杂，因此优选第一导电膜105被形成得足够薄，使杂质元素容易传送。
随后，使用光掩模通过光刻在第二导电膜上方形成斜面形状的抗蚀剂107作为掩模(参见图1)。斜面形状的抗蚀剂107可以由公知的方法形成。
随后，实施第一干刻蚀(参见图1B)。在第一干刻蚀中，在低选择比下刻蚀斜面形状的抗蚀剂107和第二导电膜106，从而刻蚀斜面形状的抗蚀剂107和第二导电膜106，形成第二栅电极108。此时，相对于第一导电膜105，优选在高选择比下实施刻蚀，从而使其难于被刻蚀。注意抗蚀剂107也被刻蚀形成抗蚀剂109。
本实施方式中的干刻蚀可以使用ICP(感应耦合等离子体)刻蚀来实施。
随后，在第一导电膜105和栅绝缘膜104传送杂质元素、从而在半导体层103中形成源区和漏区110的条件下，实施第一掺杂(参见图1C)。可以使用离子掺杂或离子注入来实施掺杂。至于杂质元素，当形成P型半导体时使用硼(B)、镓(Ga)等，而当形成N型半导体时使用磷(P)、砷(As)等。在第一掺杂中，杂质元素以1×1020至1×1021原子/立方厘米的浓度被掺入半导体层103中。
随后，实施第二干刻蚀，根据抗蚀剂109的宽度，垂直地刻蚀第二栅电极108，从而形成第二栅电极112(参见图1D)。此时，在相对于第一导电膜105为高选择比情况下，仅刻蚀第二栅电极的斜面部分111。因此，已经用斜面部分111覆盖的半导体层的斜面宽度L1通过栅绝缘膜104而暴露。也就是说，不管是否实施第一掺杂，暴露出用少量已经渗入第二栅电极的斜面部分的杂质(1×1016原子/立方厘米或更小)掺杂的区域。本文中“被暴露”意指去除将是掩模的部分，并且不一定意指半导体层暴露。
随后，在去除抗蚀剂109后，在第二栅电极112上方形成第二掺杂(参见图2A)。在通过栅绝缘膜104和第一导电膜105向半导体层103中掺入杂质的条件下，使用与第一掺杂中所用的掺杂剂相同导电类型的杂质进行第二掺杂。根据第二掺杂，在通过第二刻蚀暴露出来的区域中形成低浓度杂质区(轻掺杂的漏区：下文中也称作LDD区)201，其中没有实施第一掺杂。此时，LDD区201中杂质元素的浓度为1×1016至1×1020原子/立方厘米(优选1×1016至5×1018原子/立方厘米)。注意源区和漏区也通过第二掺杂而掺杂，但是它具有更少的作用，因为第二掺杂的剂量与第一掺杂相比是少量的。注意在第二掺杂后抗蚀剂109可以被去除。
随后，形成例如氧化硅膜、氮化硅膜和氮氧化硅膜的硅化合物膜，覆盖第一导电膜105和第二栅电极112，并且通过深刻蚀实施第三干刻蚀(参见图2B)。因此，在第二栅电极108的相对侧上形成了由氧化硅膜、氮化硅膜或氮氧化硅膜组成的侧壁202。侧壁202的宽度L2依据氧化硅膜、氮化硅膜或氮氧化硅膜的厚度而不同。
随后，使用侧壁202和第二栅电极112作为掩模，实施第四干刻蚀，从而形成第一栅电极203(参见图2C)。此时，在LDD区中形成与位于第二栅电极112外面的第一栅电极203重叠的宽度为L2的Lov区204，以及与第一栅电极203不重叠的宽度为L3的Loff区205。当通过第三干刻蚀同时实施侧壁202的形成和第一导电膜105的刻蚀时，可以省略第四干刻蚀。
也就是说，Lov区204在沟道长度方向中的宽度L2(Lov长度)以及Loff区205在沟道长度方向中的宽度L3(Loff长度)由第一干刻蚀和第二干刻蚀确定的沟道长度方向中的低浓度杂质区的宽度L1，以及由第三干刻蚀确定的沟道长度方向中的侧壁的宽度L2来确定。在这种过程中，需要满足L1>L2。
通过形成具有GOLD(重叠LDD的栅)结构的Lov区204，可以获得高度可靠的TFT。此外，通过形成Loff区205，可以降低截止电流，这会导致更高的性能。
举例来说，在刻蚀抗蚀剂和栅电极以用作横向方向上的掺杂掩模，从而形成LDD区的情况中，难于评价在横向方向上的刻蚀速率。因此，不能建立稳定的过程。但是，如同在本实施方式中所述，通过使用斜面形状的抗蚀剂形成斜面形状的栅电极，并且使用所述抗蚀剂代替使用附加的抗蚀剂垂直地刻蚀栅电极的斜面部分，可以高度可控性地形成LDD区，从而建立稳定的过程。特别地，本实施方式适于制造包括精细TFTs(在光刻步骤中使用步进电机形成的TFTs)的半导体器件。
以这种方式可以制造包括含有本发明薄膜晶体管的电路的半导体器件。
实施方式2
在本实施方式中，参照图3A至3D，说明包括含有本发明薄膜晶体管的电路的半导体器件的制造方法，所述晶体管具有与第一栅电极重叠的Lov区，其在LDD区中形成。
使用与实施方式1中相似的方法，在衬底301上方顺序形成基础绝缘膜302、半导体层303、栅绝缘膜304、第一导电膜和第二导电膜，并且在其上面进一步形成斜面形状的抗蚀剂。
随后，实施第一干刻蚀。在实施方式2的第一干刻蚀中，第二导电膜被刻蚀成斜面的形状，并且在形成第二栅电极306的同时刻蚀第一导电膜，从而形成斜面形状的第一栅电极305。此时，也刻蚀所述抗蚀剂，形成抗蚀剂307。
本实施方式中的干刻蚀可以使用ICP(感应耦合等离子体)刻蚀来实施。
随后，实施第一掺杂，其中杂质被掺入半导体层中，形成源和漏区308(参见图3B)。实施第一掺杂，使杂质元素以1×1020至1×1021原子/立方厘米的浓度被掺入。在实施方式1中，通过第一导电膜105实施第一掺杂，但是在本实施方式中，在不同第一栅电极305的情况下实施掺杂。因此，在源和漏区的形成中可以容易地掺入高浓度的杂质。
随后，使用抗蚀剂307作为掩模实施第二干刻蚀。以高的选择比，在垂直方向上刻蚀第二栅电极306，使得第一栅电极305不被刻蚀。根据第二刻蚀，蚀刻第二栅电极306的斜面部分(参见图3C)。
随后，按照实施方式1实施第二掺杂(参见图3D)。通过第一栅电极和栅绝缘膜实施掺杂，从而在半导体层与第一栅电极重叠的区域中形成LDD区309。杂质元素被以1×1016至1×1020原子/立方厘米(优选1×1016至5×1018原子/立方厘米)的浓度掺入LDD区309中。注意在LDD区中，相对于在第一栅电极305斜面部分下方的区域，源和漏区附近杂质元素的浓度较高。还应注意或者在第二掺杂前或者之后，可以去除抗蚀剂307。
在本实施方式中，获得GOLD结构，其中在LDD区中形成与第一栅电极重叠的Lov区。具有GOLD结构的TFT可以提供高的可靠性。
举例来说，在刻蚀抗蚀剂和栅电极以用作横向方向上的掺杂掩模，从而形成LDD区的情况中，难于评价在横向方向上的刻蚀速率。因此，不能建立稳定的过程。但是，如同在本实施方式中所述，通过使用斜面形状的抗蚀剂形成斜面形状的栅电极，并且使用所述抗蚀剂代替使用附加的抗蚀剂，垂直地刻蚀栅电极的斜面部分，可以高度可控性地形成LDD区，从而建立稳定的过程。特别地，本实施方式适于制造包括精细TFTs(在光刻步骤中使用步进电机形成的TFTs)的半导体器件。
实施方式3
在本实施方式中，参照图3A至3D和图4A及4B，说明包括含有本发明薄膜晶体管的电路的半导体器件的制造方法，所述晶体管具有与第一栅电极重叠的Lov区，以及与第一栅电极不重叠的Loff区，每个区均在LDD区中形成。注意与图3A至3D中共同的部分用共同的参考数字表示。
使用与实施方式2中相似的方法，获得图3D中的状态。直到此时，使用与实施方式1中相似的方法实施这些步骤，但是在本实施方式中，在LDD区中形成与第一栅电极305不重叠的Loff区。
随后，如实施方式1所述，形成例如氧化硅膜、氮化硅膜和氮氧化硅膜的硅化合物膜，覆盖第一栅电极305和第二栅电极306，并且通过深刻蚀实施第三干刻蚀(参见图4A)。因此，在第二栅电极306的相对侧上形成由氧化硅膜、氮化硅膜或氮氧化硅膜组成的侧壁401。侧壁401在沟道长度方向中的宽度L4比LDD区309的宽度要窄。
本实施方式中的干刻蚀可以使用ICP(感应耦合等离子体)刻蚀来实施。
随后，使用侧壁401和第二栅电极306作为掩模，对栅电极305实施第四干刻蚀，从而形成第一栅电极402(参见图4B)。此时，在LDD区309中形成与第一栅电极402重叠的Lov区403，以及与第一栅电极402不重叠的Loff区404。通过形成具有GOLD(重叠LDD的栅)结构的Lov区403，可以获得高度可靠的TFT。此外，通过形成Loff区404，可以降低截止电流，这会导致更高的性能。当通过第三干刻蚀同时实施侧壁401的形成和第一栅电极305的刻蚀时，可以省略第四干刻蚀。
举例来说，在刻蚀抗蚀剂和栅电极以用作横向方向上的掺杂掩模，从而形成LDD区的情况中，难于评价在横向方向上的刻蚀速率。因此，不能建立稳定的过程。但是，如同在本实施方式中所述，通过使用斜面形状的抗蚀剂形成斜面形状的栅电极，并且使用所述抗蚀剂代替使用附加的抗蚀剂，垂直地刻蚀栅电极的斜面部分，可以高度可控性地形成LDD区，从而建立稳定的过程。特别地，本实施方式适于制造包括精细TFTs(在光刻步骤中使用步进电机形成的TFTs)的半导体器件。
实施方式4
在本实施方式中，参照图3A和3B以及图5A和5B，说明包括含有薄膜晶体管的电路的半导体器件的制造方法，所述晶体管具有与第一栅电极不重叠的Loff区，其在LDD区中形成。注意与图3A至3B中共同的部分用共同的参考数字表示。
使用实施方式2中所述直至图3B的步骤，获得图5A中的状态。
随后，使用抗蚀剂307作为掩模，实施第二干刻蚀(参见图5B)。在垂直方向上刻蚀第一栅电极305和第二栅电极306。根据第二刻蚀，去除第一栅电极305和第二栅电极306的斜面部分。因此，获得斜面部分去除了的第一栅电极305和第二栅电极306。
本实施方式中的干刻蚀可以使用ICP(感应耦合等离子体)刻蚀来实施。
在本实施方式中，栅电极具有两层结构，但是本发明并不局限于此，并且可以形成单层的栅电极。
随后，按照实施方式1实施第二掺杂。通过栅绝缘膜304实施掺杂，并且在半导体层303与第一栅电极501不重叠的区域中形成LDD区503。LDD区中杂质元素的浓度被设置为1×1016至1×1020原子/立方厘米(优选1×1016至5×1018原子/立方厘米)。
在本实施方式中，在LDD区中形成了与第一栅电极不重叠的Loff区，从而可以提供具有小截止电流的TFT特性的半导体器件。
举例来说，在刻蚀抗蚀剂和栅电极以用作横向方向上的掺杂掩模，从而形成LDD区的情况中，难于评价在横向方向上的刻蚀速率。因此，不能建立稳定的过程。但是，如同在本实施方式中所述，通过使用斜面形状的抗蚀剂形成斜面形状的栅电极，并且使用所述抗蚀剂代替使用附加的抗蚀剂，垂直地刻蚀栅电极的斜面部分，可以高度可控性地形成LDD区，从而建立稳定的过程。特别地，本实施方式适于制造包括精细TFTs(在光刻步骤中使用步进电机形成的TFTs)的半导体器件。
实施方式5
在本实施方式中，参照图13A至15B，说明包括具有Lov区或Loff区的TFT或者具有Lov区和Loff区的TFT的ID芯片的制造方法。注意此处ID芯片意指除了通过无线等读出数据的半导体集成电路或者薄膜集成电路外还具有天线的半导体器件。ID芯片具有存储待读出的数据的功能，这被称作电子标签的功能。
首先，在玻璃衬底1301上方形成剥离层1302。剥离层可以是含有硅作为其主要组分的层，例如非晶硅和多晶硅。然后，在其上面形成基础薄膜1303。基础薄膜1303可以由氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)形成。在基础薄膜1303上，形成岛状半导体层1304a至1304c。岛状半导体层1304a至1304c通过CVD或溅射沉积半导体层然后图案化来获得。此后，用激光照射，使之结晶。随后，形成栅绝缘膜1305，覆盖岛状半导体层1304a至1304c。然后，形成待形成第一栅电极的第一导电膜1306，以及待形成第二栅电极的第二导电膜1307。第一导电膜和第二导电膜的组合根据每种膜可以在特定选择比下被刻蚀的条件来确定。作为第一导电膜和第二导电膜的一种示例性组合，第一导电膜由TaN形成而第二导电膜由W形成。然后，在岛状半导体层1304a至1304c的上方，以及第二导电膜1307上方形成斜面形状的抗蚀剂1308a至1308d(参见图13A)。
随后，实施第一干刻蚀(参见图13B)。在第一干刻蚀中，在低选择比下，刻蚀斜面形状的抗蚀剂1308a至1308d和第二导电膜1307，从而刻蚀斜面形状的抗蚀剂1308a至1308d、第二导电膜1307和第一导电膜1306，形成第一栅电极1310a至1310d和第二栅电极1309a至1309d。此时，还刻蚀抗蚀剂1308a至1308d，形成抗蚀剂1311a至1311d。
本实施方式中的干刻蚀可以使用ICP(感应耦合等离子体)刻蚀来实施。
随后，实施第一掺杂(参见图13B)。掺杂N型杂质元素(在该实施方式中是磷)，从而形成含有高浓度磷的杂质区1312a至1312g。此处，使用磷化氢(PH3)实施离子掺杂，并且控制磷在该区中的浓度为1×1020至1×1021原子/立方厘米的浓度(典型地，2×1020至5×1020原子/立方厘米)。
随后，实施第二干刻蚀，使用抗蚀剂1311a至1311d作为掩模，在与第二栅电极1310a至1310d垂直的方向上实施刻蚀。因此，形成第二栅电极1313a至1313d(参见图13C)。
随后，向岛状半导体层1304a至1304c中实施第二掺杂。使用与第一掺杂中所用的掺杂剂相同导电类型的杂质，在前面第二干刻蚀中去除并没有接受第一掺杂的第二栅电极1310a至1310d的斜面部分下方，向半导体中实施第二掺杂(参见图13C)。也就是说，第二栅电极1310a至1310d的斜面部分下方的半导体层变成LDD区1314a至1314d。此时，LDD区1314a至1314d中杂质元素的浓度被设置为1×1016至1×1020原子/立方厘米(优选1×1016至5×1018原子/立方厘米)。注意源区和漏区也在第二掺杂中被掺杂，但是它具有更少的作用，因为第二掺杂的剂量与第一掺杂相比是少量的。注意在第二掺杂后也可以去除抗蚀剂1311a至1311d。然后，其中没有实施第一掺杂和第二掺杂的半导体层区域，即位于抗蚀剂1311a至1311d下方的半导体层变成沟道形成区。
随后，如图14A所示，形成抗蚀剂1401。然后，使用第二栅电极1313a和1313b和抗蚀剂1401作为掩模，向第一栅电极1309a至1309d实施第三干刻蚀。然后，将第一栅电极形成1402a至1402b的形状。
随后，去除抗蚀剂1401，并且由CVD形成氧化硅膜，覆盖第二栅电极1313a至1313d。然后，通过第四干刻蚀深刻蚀氧化硅膜，并在第二栅电极1313a至1313d的相对侧上形成侧壁1404a至1404d。侧壁在LDD区1314a至1314d上方形成。在LDD区1314a和1314b上方形成侧壁1404a和1404b，并且在分别两者之间插入栅绝缘膜1305。在LDD区1314c和1314d上方形成侧壁1404c和1404d，并且在两者之间插入栅绝缘膜1305，以及第一栅电极1309c和1309d。
然后，形成抗蚀剂1403，使用抗蚀剂1403、第二栅电极1313d和侧壁1404d作为掩模，实施第五干刻蚀。刻蚀第一栅电极1309d，形成第一栅电极1405(参见图14B)。
然后，如图14C所示，形成钝化膜1406，并且在其上方形成第一层间绝缘膜1407。钝化膜1406可以由氮化硅膜、氮氧化硅膜等形成。第一层间绝缘膜1407可以由有机树脂膜、无机绝缘膜，以及由硅氧烷树脂形成的绝缘膜来形成。硅氧烷树脂是具有Si-O-Si键的树脂。硅氧烷由通过硅(Si)和氧(O)键形成的骨架组成，其中包括至少含有氢的有机基团(例如烷基或芳香烃)作为取代基。可选地，可以使用氟代基团作为取代基。进一步可选地，可以使用氟代基团和至少含有氢的有机基团作为取代基。
随后，在第一层间绝缘膜1407，钝化膜1406和栅绝缘膜1305中形成接触孔，并且形成源和漏极1408a至1408f，与杂质区1312a和1312c至1312g接触，用作源和漏区(参见图14D)。
然后，在第一层间绝缘膜1407以及源和漏极1408a至1408f上方形成第二层间绝缘膜1501。形成第二层间绝缘膜1501，其在源和漏极部分被暴露出的位置上具有开口。然后，在第二层间绝缘膜上方形成天线1502a至1502e。天线1502e一部分在所述开口处与源和漏极接触。此后，在天线1502a至1502e和第二层间绝缘膜1501上方形成保护层1503(图15A)。
随后，如图15B所示，形成沟槽1504，分隔相邻的ID芯片。沟槽1504需要足以暴露出剥离层1302的深度。沟槽1504可以通过切割、划线等方法形成。注意当不需要分隔在衬底1301上方形成的ID芯片时，不需要提供沟槽1504。
然后，如图16A所示，由刻蚀去除剥离层1302。以这种方式，剥离衬底1301。在本实施方式中，氟卤化物气体被用作刻蚀气体，其通过沟槽1504注入。但是，举例来说可以使用其它的气体，例如ClF3，以及ClF3与氮气的混合气体。
随后，如图16B所示，使用粘合剂1605将TFTs1602至1604和天线1502a至1502e粘接到座基1606上。粘合剂1605由能够彼此粘合座基1606和基础薄膜1303的材料形成。粘合剂1605可以是各种可固化的粘合剂，例如反应固化粘合剂、热固化粘合剂、例如紫外光固化粘合剂的光固化粘合剂，以及厌氧粘合剂。座基1606可以由例如纸和柔性塑料的有机材料形成。
然后，在如图16B所示去除保护膜1503后，在第二层间绝缘膜1501上方施用粘合剂1607，使得覆盖天线1502a至1502e，从而向上面粘合覆盖材料1608。覆盖材料1608可以由与座基1606相似柔性的有机材料形成，例如纸和塑料。粘合剂607由能够彼此粘合覆盖材料1608和第二层间绝缘膜1501的材料形成。粘合剂1607可以是各种可固化的粘合剂，例如反应固化粘合剂、热固化粘合剂、例如紫外光固化粘合剂的光固化粘合剂，以及厌氧粘合剂。
通过上述步骤，完成ID芯片。注意本实施方式并不局限于所述制造方法。还可以制造包含只有Lov区或Loff区的TFT，或者都有Lov区和Loff区的TFT的ID芯片。这种ID芯片可以通过适当地组合本实施方式与实施方式1至4来制造。
ID芯片中使用的TFTs需要精加工，因此它们优选使用步进电机通过光刻步骤来形成。但是，当使用步进电机时，LDD区使用抗蚀剂掩模形成，这就涉及对整个步骤需要较大量的掩模。因此，导致更高的制造成本。另外，当使用精细图案时，图案边缘变小。举例来说，在使用掩模在2微米的栅电极一边上形成0.5微米的Lov区时，需要0.1微米或更小的对准精度。当对栅电极实施各向同性刻蚀时，难于实现刻蚀时间的最优化。具体地说，不可能检查掩模边缘横向方向上的刻蚀的量。也就是说，不能检查刻蚀的终点，因此难于评价横向方向上的刻蚀速率。横向方向上不稳定的刻蚀速率妨碍了稳定过程的建立。
因此，本发明适于包含如下TFTs的半导体器件的制造，所述TFTs需要精加工，具体地说例如ID芯片、CPU、闪存和集成有音频信号处理电路的显示器。在这种半导体器件的制造中，可以获得具有所需结构的TFTs，同时实现制造成本的降低和产率的提高。
实施方式6
在本实施方式中，参照图7A至10C说明显示器的制造方法。根据本实施方式中所述的显示器的制造方法，同时形成像素部分的TFTs及其外围驱动电路。注意为了简化起见，采用CMOS电路作为驱动电路的基本电路的一个实例。
首先，如图7A所示，提供在表面上方形成有基础薄膜702的衬底701。所述衬底可以是实施方式1中所述的一种衬底。在本实施方式中，在玻璃衬底上方形成基础薄膜，该基础薄是100纳米厚度的氮氧化硅膜和200纳米厚度的氧化硅膜的叠层。此时，与衬底接触的膜中的氮深度优选被设置为10至25wt％。不用说，各组件可以直接在衬底上形成而不用提供基础薄膜。
然后，通过公知的沉积方法在基础薄膜702上方形成45纳米厚度的非晶硅膜。注意本发明并不局限于非晶硅膜，并且可以形成具有非晶结构的半导体膜(包括微晶半导体膜)。此外，还可以使用具有非晶结构的化合物半导体膜，例如非晶硅锗膜。
然后，通过激光结晶来结晶非晶硅膜。不用说，不仅激光结晶，而且可以组合RTA或者使用退火炉的热结晶，以及使用促进结晶的金属元件的热结晶。
根据上述激光结晶，在非晶半导体膜中形成部分结晶区。
然后，部分提高结晶度的结晶半导体膜被图案化成所需的形状，从而形成岛状半导体膜703至706。注意如果需要控制TFTs的阈值电压，可以向半导体膜703至706中实施沟道掺杂。
然后，形成栅绝缘膜707，覆盖岛状半导体膜703至706。使用含硅的绝缘膜，通过CVD或溅射形成厚度为40至150纳米的栅绝缘膜707。在本实施方式中，通过等离子体CVD形成厚度为110纳米的氮氧化硅膜(组成比：Si＝32％，O＝59％，N＝7％且H＝2％)。不用说，栅绝缘膜不局限于氮氧化硅膜，并且可以堆叠单层或者多层含硅的其它绝缘膜。
在使用氧化硅膜的情况中，可以通过混合TEOS(正硅酸四乙酯)和O2，在40Pa的反应压力、300至400℃的衬底温度、RF(13.56MHz)功率，以及0.5至0.8/cm2的能量密度条件下，通过等离子体CVD来形成。通过随后在400至500℃下实施热退火，以这种方式形成的氧化硅膜作为栅绝缘膜可以提供有利的特性。
随后，在栅绝缘膜707上方形成待形成栅电极的第一导电膜708和第二导电膜709。首先，形成5至50纳米厚度的第一导电膜708，并且形成150至500纳米厚度的第二导电膜。第一导电膜708和第二导电膜709可以使用与实施方式1中所述相同的材料来形成，并且在本实施方式中，第一导电膜由钽膜(Ta)形成，而第二导电膜由钨膜(W)形成。
如图7B所示，形成斜面形状的抗蚀剂710a至710e。斜面形状的抗蚀剂710a至710e可以通过公知的方法形成。
随后，实施第一干刻蚀(参见图7C)。在第一干刻蚀中，刻蚀斜面形状的抗蚀剂710a至710e、第一导电膜708和第二导电膜709，从而形成斜面形状的第一栅电极711a至711e和第二栅电极712a至712e。注意还刻蚀抗蚀剂710a至710e，形成具有改变形状的抗蚀剂713a至713e。
本实施方式中的干刻蚀可以使用ICP(感应耦合等离子体)刻蚀来实施。
随后，如图8A所示实施第一掺杂。掺杂N型杂质元素(在该实施方式中为磷)，从而形成含有高浓度磷的杂质区801a至801i。此处，使用磷化氢(PH3)实施离子掺杂，并且控制磷在该区中的浓度为1×1020至1×1021原子/立方厘米(典型地，2×1020至5×1020原子/立方厘米)。
随后，实施第二干刻蚀，使用抗蚀剂713a至713e作为掩模，在与第二栅电极712b至712e垂直的方向上实施刻蚀。因此，形成第二栅电极802a至802e(参见图8B)。
随后，实施第二掺杂(参见图8B)。在第二掺杂中，使用抗蚀剂713a至713e和第二栅电极802b至802e作为掩模，以自对准的方式和比第一掺杂中更低的浓度掺杂N型杂质元素(在本实施方式为磷)。以此方式形成的杂质区803a至803e优选掺杂有1×1016至5×1018原子/立方厘米(典型地，3×1017至3×1018原子/立方厘米)浓度的磷。
随后，如图8C所示，去除抗蚀剂713a至713e，从而形成抗蚀剂804。然后，实施第三干刻蚀。然后，将刻蚀第一栅电极711a、711c和710d部分，从而获得第五栅电极805a、805c和805d。
注意当在形成抗蚀剂804后实施第三干刻蚀而不去除抗蚀剂713a至713e时，可以使用Cl2和CF4混合气体作为刻蚀气体，在30/30sccm的流速、通过真空系统达到1.5Pa的室内压力、ICP刻蚀设备的盘电极施加有500W RF(13.56MHz)功率，并且衬底施加有20WRF(13.56MHz)功率的条件下，实施刻蚀。
随后，形成抗蚀剂901，并且实施第三掺杂(参见图9A)。在第三掺杂中，通过离子掺杂，使用二硼烷(B2H6)向已经在第三掺杂中成为N型杂质区的杂质区801a、801b和803a中掺入3×1020至3×1021原子/立方厘米(典型地，5×1020至1×1020原子/立方厘米)浓度的P型杂质元素(在本实施方式中为硼)，从而形成包含高浓度硼的杂质区902和903。在这种情况下，杂质区902和903起着P沟道TFT的源区和漏区的作用。
随后，如图9B所示，去除抗蚀剂901。此后，在第二栅电极802a至802e的相对侧上形成侧壁904a至904e。在如实施方式1所示形成硅化合物膜后，通过第四干刻蚀来形成侧壁904a至904e。
然后，形成抗蚀剂掩模905，并且实施第五干刻蚀。然后，如图9C所示，刻蚀第一栅电极711e的一部分，获得第一栅电极906e。
此后，激活每种均在上述浓度下掺杂的N型或P型杂质元素。通过激光退火来激活。当使用激光退火时，可以再次使用结晶中使用的激光。
随后，形成50至500纳米厚度(典型地，200至300纳米)的钝化膜1001。钝化膜可以用氧化硅膜、氮化硅膜、氮氧化硅膜或者这些膜的叠层来替代。
然后，在钝化膜1001上方形成1.6微米厚度的有机树脂膜1002。所述有机树脂膜可以由聚酰亚胺、丙烯酸、BCB(苯并环丁烯)等形成。其中，优选使用具有优越平面性的丙烯酸薄膜，因为需要平坦源于TFTs的台阶。此外，可以在有机树脂膜上方形成另一层钝化膜。
然后，如图10B所示，在钝化膜1001和有机树脂膜1002中形成接触孔，从而形成源和漏极布线1003a至1003g。注意在本实施方式中，这些电极的每个都具有通过溅射连续堆叠Ti膜(100纳米)、含Ti的铝膜(300纳米)和Ti膜(150纳米)所获得的三层结构。不用说，可以形成其它的导电膜。
随后，形成与漏极布线1003f接触的像素电极1004。通过图案化透光导电膜来形成像素电极1004。像素电极1004起着光发射元件阳极的作用。透光导电膜可以由氧化铟和氧化锡、氧化铟和氧化锌的化合物、氧化锌、氧化锡或者氧化铟形成。
在像素电极形成后，使用树脂材料形成井口区(bank)1005。井口区1005通过图案化1至2微米厚度的丙烯酸膜或者聚酰亚胺膜来形成，使得暴露出像素电极1004的一部分。注意如果需要，在井口区1005下方提供黑膜，用作黑色矩阵(未显示)。
然后，通过真空蒸气沉积连续形成EL层1006和阴极(MgAg电极)1007而不暴露到大气中。注意可以形成80至200纳米(典型地，100至200纳米)厚度的EL层1006，而形成180至300纳米(典型地，200至250纳米)厚度的阴极1007。
在这个步骤中，在相应于红色、绿色和蓝色的每个像素上形成EL层和阴极。但是，因为具有低的耐溶液性，对于每种颜色EL层需要被单独形成而不使用光刻。因此，优选为了需要的部分选择性地形成EL层，用金属掩模覆盖预定像素以外的像素。
也就是说，设置覆盖相应于红色像素以外的像素的掩模，并且选择性形成用于红色发射的EL层和阴极。然后，设置覆盖相应于绿色像素以外的像素的掩模，并且选择性形成用于绿色发射的EL层和阴极。随后，设置覆盖相应于蓝色像素以外的像素的掩模，并且选择性形成用于蓝色发射的EL层和阴极。注意在本说明书中对于每种颜色使用不同的掩模，但可以使用相同的掩模。另外，优选维持真空，直至在全部像素中形成EL层和阴极。
注意EL层1006可以由已知的材料形成。作为已知的材料，优选考虑到驱动电压来使用有机材料。举例来说，可以形成具有空穴注入层、空穴传输层、光发射层和电子注入层的四层结构的EL层。另外，本实施方式中表示了使用MgAg电极作为EL元件阴极的实例，但是可以使用其它已知的材料。
在直至阴极1007的形成时，完成了光发射元件1008。此后，形成保护膜1009，覆盖整个光发射元件1008。保护膜1009可以由碳膜、氮化硅膜或者包括氮氧化硅膜的绝缘膜形成。这种绝缘膜可以以单层或者叠层堆叠。
此外，提供密封剂1010，覆盖保护膜1009，并且粘合覆盖材料1011。密封剂1010是紫外光固化树脂，其优选包含吸湿性物质或抗氧化物质。此外，在本实施方式中，覆盖材料1011可以由玻璃衬底、石英衬底或者塑料衬底形成。
以这种方式，完成了如图10C所示的有源矩阵EL显示器，其包含P沟道TFT1012、N沟道TFT1013、开关TFT1014和电流控制TFT1015。
图11阐述了显示器的示意图。在衬底1100上方，形成栅信号线驱动电路1101、源信号线驱动电路1102和包括多个像素1103的像素部分1104。栅信号线驱动电路1101和源信号线驱动电路1102与FPC(软性印刷电路)1105连接。在栅信号线驱动电路或者源信号线驱动电路中可以使用图10C中的P沟道TFT 1012和N沟道TFT 1013。
源信号线驱动电路1102包括移位寄存器电路、电平转移电路和采样电路。时钟信号(CLK)和触发脉冲(SP)被输入移位寄存器电路，其输出用于采样视频信号的采样信号。从移位寄存器输出的采样信号被输入到电平转移电路，从而放大信号。然后，放大的采样信号被输入采样电路。采样电路对外部输入的视频信号采样，并且将其输入像素部分。
这种驱动电路需要高速操作，因此优选使用具有GOLD结构的TFT。这也是因为Lov区具有减轻漏区附近产生的高电场的作用，其会防止热载流子的退化。因此，它可以在驱动电路中适用于移位寄存器电路、电平转移电路、缓冲电路等的N沟道TFT。另一方面，用于像素的开关TFT或者用于存储电流控制TFT的栅电压的存储TFT优选由具有能够降低截止电流的Loff区的TFT形成。至于采样电路，优选由具有Lov和Loff区的TFT构成，因为它需要针对热载流子的退化并且小截止电流的措施。
不用说，本发明没有局限于具有上述结构的显示器，并且可以用来制造各种显示器。
实施方式7
在实施方式1至4中描述的半导体器件的制造方法，以及实施方式6中描述的显示器的制造方法(下文中统称作实施方式6等中描述的显示器的制造方法)可以被用来制造各种电子设备等的显示部分。这种电子设备举例来说包括电视、摄像机、数字式照相机、护目镜式显示器(头部安装的显示器)、导航系统、声音再现设备(例如汽车音响和立体声音响器件)、个人计算机、游戏机、便携式信息终端(例如移动计算机、便携式电话、便携式游戏机和电子书)，以及提供有记录介质的图像再现设备(具体地说，用于再现记录介质，例如数字通用盘(DVD)，以及具有显示再现图像的显示器的器件)。这种电子设备的具体实例表示在图12A至12H中。
图12A阐述了包括外壳13001、座基13002、显示器部分13003、扬声器部分13004、视频输入终端13005等的电视。实施方式6等中描述的显示器的制造方法可以用于显示器部分13003等制造过程，从而完成电视。显示器部分13003可以是EL显示器、液晶显示器等。注意所述电视包括所有的电视，例如计算机、TV广播接收和广告显示器。
图12B阐述了包括主体13101、显示器部分13102、图像接收部分13103、操作键13104、外部连接部分13105、快门13106等的数字式照相机。实施方式6等中描述的显示器的制造方法可以用于显示器部分13102等的制造过程，从而完成数字式照相机。
图12C阐述了包括主体13201、外壳13202、显示器部分13203、键盘13204、外部连接部分13205、点击鼠标13206等的计算机。实施方式6等中描述的显示器的制造方法可以用于显示器部分13203等的制造过程，从而完成计算机。
图12D阐述了包括主体13301、显示器部分13302、开关13303、操作键13304、IR端口13305等的移动计算机。实施方式6等中描述的显示器的制造方法可以用于显示器部分13302等的制造过程，从而完成移动计算机。
图12E阐述了提供有记录的图像再现设备(具体地说，DVD再现装置)，其包括主体13401、外壳13402、显示器部分A13403、显示器部分B13404、记录介质(例如DVD)读出部分13405、操作键13406、扬声器部分13407等。显示器部分A13403主要显示图像数据，而显示器部分B13404主要显示文本数据。实施方式6等中描述的显示器的制造方法可以用于显示器部分A13403、显示器部分B13404等的制造过程，从而完成图像再现设备。注意提供有记录介质的图像再现设备包括游戏机等。
图12F阐述了包括主体部分13501、显示器部分13502、臂部分13503等的护目镜式显示器(头部安装显示器)。实施方式6等中描述的显示器的制造方法可以用于显示器部分13502等的制造过程，从而完成护目镜式显示器。
图12G阐述了包括主体部分13601、显示器部分13602、外壳13603、外部连接端口13604、遥控器接收部分13605、图像接收部分13606、电池13607、音频输入部分13608、操作键13609、目镜13610等的摄像机。实施方式6等中描述的显示器的制造方法可以用于显示器部分13602等的制造过程，从而完成摄像机。
图12H阐述了包括主体部分13701、外壳13702、显示器部分13703、音频输入部分13704、音频输出部分13705、操作键13706、外部连接端口13707、天线13708等的便携式电话。实施方式6等中描述的显示器的制造方法可以用于显示器部分13703等的制造过程，从而完成便携式电话。注意便携式电话的功率消耗可以通过在显示器13703黑色背景上显示白色文本来抑制。
具体地说，用于这种电子设备的显示器部分的显示器包括驱动像素的薄膜晶体管，并且TFTs的所需结构根据电路而不同。通过运用本发明，可以高准确度地制造用于每种电路的具有适当结构的TFTs，从而高产率地制造高质量电子设备。
如上所述，本发明的适用范围是十分宽的，并因此本发明可以适用于各种领域的电子设备。
现在参照图6A至6C、1A至1D和2A至2C，说明在实施方式1中的步骤中使用2.2微米线宽的斜面形状抗蚀剂图案的制造步骤。共同部分由共同的参考数字表示。
通过与实施方式1中相似的步骤，获得与图1A相应的图6A的状态。此时，抗蚀剂107具有2.2微米的线宽和斜面形状。
然后，2.2微米线宽的斜面形状抗蚀剂被通过第一干刻蚀与第二导电膜106一起刻蚀，从而形成具有斜面形状的第二栅电极108(参见图6)。此时，还刻蚀抗蚀剂107，形成抗蚀剂109。在刻蚀后，抗蚀剂109具有0.7至1.0微米的线宽，并且第二栅电极108的底面具有2.0微米的线宽。也就是说，斜面部分的每侧具有0.5微米的线宽。
可以使用ICP(感应耦合等离子体)刻蚀来实施本实施方式中的干刻蚀。使用Cl2、CF4和O2混合气体作为刻蚀气体，在25/25/10sccm的流速、通过真空系统达到1.5Pa的室内压力、ICP刻蚀设备的盘电极施加有500W RF(13.56MHz)功率，并且对衬底施加有50WRF(13.56MHz)功率的条件下，实施第一干刻蚀。
随后，通过与实施方式1中方法相似的方法实施第一掺杂，形成源区和漏区(参见图1C)。
然后，实施第二干刻蚀。使用抗蚀剂107作为掩模，在垂直方向上实施刻蚀，从而去除第二栅电极的斜面部分，暴露出半导体层103(参见图1D)。没有掺杂杂质的暴露区域具有与斜面部分区域相同的线宽，因此在一侧上0.5微米宽。此处，暴露半导体层意指去除在随后的掺杂步骤中待形成掩模的部分，并且不必意指暴露出半导体层103至表面。因此，不必提到没有通过刻蚀去除栅绝缘膜104和第一导电膜105。
使用Cl2、CF4和O2混合气体作为刻蚀气体，在12/24/24sccm的流速、通过真空系统达到2.0Pa室内压力、ICP刻蚀设备的盘电极施加有700W RF(13.56MHz)功率的条件下，实施第二干刻蚀。
随后，对导电层103实施第二掺杂。在通过随后第二干刻蚀去除第二栅电极108的斜面部分下方，对没有实施第一掺杂的半导体层实施第二掺杂(参见图2A)。也就是说，第二栅电极下方线宽为0.5微米的半导体层变成LDD区201。也就是说，没有实施第一掺杂和第二掺杂的半导体层区域，即相应于抗蚀剂109线宽的线宽为1.0微米的半导体层变成沟道形成区。
随后，去除抗蚀剂109，并且通过CVD形成0.5微米厚度的氧化硅膜，从而覆盖第二栅电极。然后，通过第三干刻蚀深刻蚀氧化硅膜，在第二栅电极的相对侧上形成侧壁202。所述侧壁具有0.3微米的线宽(参见图6C)。
使用CHF3和Ar混合气体作为刻蚀气体，在25/250sccm的流速、通过真空系统达到8.0Pa的室内压力、ICP刻蚀设备的盘电极施加有200W的RF(13.56MHz)功率，并且衬底施加有350W的RF(13.56MHz)功率的条件下，实施第三干刻蚀。
随后，使用第二栅电极112和侧壁202作为掩模实施第四干刻蚀(参见图2C)。根据该刻蚀，刻蚀第一栅电极，形成与第一栅电极不重叠的LDD区。所述LDD不与第一栅电极重叠的部分被称作Loff区，其线宽为0.2微米。形成Loff区是为了降低截止电流。同时，所述LDD与第一栅电极重叠、并且由于侧壁作为掩模而没有被刻蚀的部分被称作Lov区。所述Lov区具有大约与侧壁相等的线宽，为0.3微米(参见图6C和2C)。形成Loff区是为了防止热载流子退化。
使用Cl2混合气体作为刻蚀气体，在60sccm的流速、通过真空系统达到1.0Pa的室内压力、ICP刻蚀设备的盘电极施加有350W的RF(13.56MHz)功率，并且衬底施加有20W的RF(13.56MHz)功率的条件下，实施第四干刻蚀。
根据本发明的半导体器件的制造方法，因为Lov和Loff区通过将栅电极转变成不同形状以自对准的方式而形成，所以与使用抗蚀剂掩模形成LDD区的步骤相比简化了的步骤制造具有优越TFT特性的半导体器件。
另外，在刻蚀在横向方向上用作掺杂掩模的抗蚀剂和栅电极，从而形成LDD区的情况中，举例来说，难于评价在横向方向上的刻蚀速率。因此，不能建立稳定的过程。但是，如同在本实施方式中所述，通过使用斜面形状的抗蚀剂形成斜面形状的栅电极，并且使用所述抗蚀剂代替使用附加的抗蚀剂，垂直地刻蚀栅电极的斜面部分，可以高度可靠地形成LDD区。特别地，本实施方式适于制造包括精细TFTs(在光刻步骤中使用步进电机形成的TFTs)的半导体器件。
本申请以2004年4月18日递交给日本专利局的日本优先权申请第2004-113724号为基础，该专利被引入本文作参考。

Claims (16)

1.一种半导体器件的制造方法，包括以下步骤：
在岛状半导体层上方形成栅绝缘膜；
在栅绝缘膜上方形成待形成第一栅电极的第一导电膜；
在第一导电膜上方形成待形成第二栅电极的第二导电膜；
在第二导电膜上方形成斜面形状的抗蚀剂；
通过刻蚀抗蚀剂和第二导电膜，形成具有斜面形状的第二栅电极；
按第一浓度向半导体层中掺入一种导电类型的杂质元素；
使用抗蚀剂作为掩模，垂直地刻蚀第二栅电极；
按比第一浓度低的浓度，向半导体层中掺入所述一种导电类型的杂质元素；
去除抗蚀剂；
在第二栅电极上方形成硅化合物膜；
通过刻蚀硅化合物膜，在第二栅电极的相对侧上形成侧壁；以及
通过使用第二栅电极和侧壁作为掩模刻蚀第一导电膜，形成第一栅电极。
2.一种半导体器件的制造方法，包括以下步骤：
在岛状半导体层上方形成栅绝缘膜；
在栅绝缘膜上方形成待形成第一栅电极的第一导电膜；
在第一导电膜上方形成待形成第二栅电极的第二导电膜；
在第二导电膜上方形成斜面形状的抗蚀剂；
通过刻蚀抗蚀剂和第二导电膜，形成具有斜面形状的第二栅电极；
按第一浓度向半导体层中掺入一种导电类型的杂质元素；
使用抗蚀剂作为掩模，垂直地刻蚀第二栅电极；
去除抗蚀剂；
按比第一浓度低的浓度，向半导体层中掺入所述一种导电类型的杂质元素；
在第二栅电极上方形成硅化合物膜；
通过刻蚀硅化合物膜，在第二栅电极的相对侧面上形成侧壁；以及
通过使用第二栅电极和侧壁作为掩模刻蚀第一导电膜，形成第一栅电极。
3.一种半导体器件的制造方法，包括以下步骤：
在岛状半导体层上方形成栅绝缘膜；
在栅绝缘膜上方形成待形成第一栅电极的第一导电膜；
在第一导电膜上方形成待形成第二栅电极的第二导电膜；
在第二导电膜上方形成斜面形状的抗蚀剂；
通过刻蚀抗蚀剂、第一导电膜和第二导电膜，形成具有斜面形状的第一和第二栅电极；
按第一浓度向半导体层中掺入一种导电类型的杂质元素；
使用抗蚀剂作为掩模，垂直地刻蚀第二栅电极；
按比第一浓度低的浓度，向半导体层中掺入所述一种导电类型的杂质元素；
去除抗蚀剂；
在第二栅电极上方形成硅化合物膜；
通过刻蚀硅化合物膜，在第二栅电极的相对侧面上形成侧壁；以及
使用第二栅电极和侧壁作为掩模，刻蚀第一栅电极。
4.一种半导体器件的制造方法，包括以下步骤：
在岛状半导体层上方形成栅绝缘膜；
在栅绝缘膜上方形成待形成第一栅电极的第一导电膜；
在第一导电膜上方形成待形成第二栅电极的第二导电膜；
在第二导电膜上方形成斜面形状的抗蚀剂；
通过刻蚀抗蚀剂、第一导电膜和第二导电膜，形成具有斜面形状的第一和第二栅电极；
按第一浓度向半导体层中掺入一种导电类型的杂质元素；
使用抗蚀剂作为掩模，垂直地刻蚀第二栅电极；
去除抗蚀剂；
按比第一浓度低的浓度，向半导体层中掺入所述一种导电类型的杂质元素；
在第二栅电极上方形成硅化合物膜；
通过刻蚀硅化合物膜，在第二栅电极的相对侧面上形成侧壁；以及
使用第二栅电极和侧壁作为掩模，刻蚀第一栅电极。
5.根据权利要求1的半导体器件的制造方法，其中所述侧壁沿沟道长度方向的宽度比被垂直地刻蚀的所述第二栅电极的斜面部分沿沟道长度方向的宽度小。
6.根据权利要求2的半导体器件的制造方法，其中所述侧壁沿沟道长度方向的宽度比被垂直地刻蚀的所述第二栅电极的斜面部分沿沟道长度方向的宽度小。
7.根据权利要求3的半导体器件的制造方法，其中所述侧壁沿沟道长度方向的宽度比被垂直地刻蚀的所述第二栅电极的斜面部分沿沟道长度方向的宽度小。
8.根据权利要求4的半导体器件的制造方法，其中所述侧壁沿沟道长度方向的宽度比被垂直地刻蚀的所述第二栅电极的斜面部分沿沟道长度方向的宽度小。
9.根据权利要求1的半导体器件的制造方法，其中所述硅化合物膜包括选自由氧化硅、氮化硅和氮氧化硅构成的组的材料。
10.根据权利要求2的半导体器件的制造方法，其中所述硅化合物膜包括选自由氧化硅、氮化硅和氮氧化硅构成的组的材料。
11.根据权利要求3的半导体器件的制造方法，其中所述硅化合物膜包括选自由氧化硅、氮化硅和氮氧化硅构成的组的材料。
12.根据权利要求4的半导体器件的制造方法，其中所述硅化合物膜包括选自由氧化硅、氮化硅和氮氧化硅构成的组的材料。
13.一种半导体器件的制造方法，包括以下步骤：
在岛状半导体层上方形成栅绝缘膜；
在栅绝缘膜上方形成待形成第一栅电极的第一导电膜；
在第一导电膜上方形成待形成第二栅电极的第二导电膜；
在第二导电膜上方形成斜面形状的抗蚀剂；
通过刻蚀抗蚀剂、第一导电膜和第二导电膜，形成具有斜面形状的第一和第二栅电极；
按第一浓度向半导体层中掺入一种导电类型的杂质；
使用抗蚀剂作为掩模，垂直地刻蚀第二栅电极；
按比第一浓度低的浓度，向半导体层中掺入所述一种导电类型的杂质元素；
去除抗蚀剂；
在第二栅电极上方形成硅化合物膜；
通过刻蚀硅化合物膜，在第二栅电极的相对侧上形成侧壁；
使用第二栅电极和侧壁作为掩模刻蚀第一栅电极；以及
形成电连接到所述岛状半导体层的像素电极。
14.一种半导体器件的制造方法，包括以下步骤：
在第一岛状半导体层和第二岛状半导体层上方形成栅绝缘膜；
在栅绝缘膜上方形成待形成第一晶体管的第一栅电极和第二栅电极以及第二晶体管的第一栅电极和第二栅电极的第一导电膜和第二导电膜；
在第一岛状半导体层上方形成斜面形状的第一抗蚀剂，其中所述第一导电膜和所述第二导电膜插在所述第一岛状半导体层和所述第一抗蚀剂之间；
在第二岛状半导体层上方形成斜面形状的第二抗蚀剂，其中所述第一导电膜和所述第二导电膜插在所述第二岛状半导体层和所述第二抗蚀剂之间；
通过刻蚀第一抗蚀剂、第二抗蚀剂、第一导电膜以及第二导电膜，形成所述第一晶体管的斜面形状的第一栅电极和斜面形状的第二栅电极以及所述第二晶体管的斜面形状的第一栅电极和斜面形状的第二栅电极；
按第一浓度向半导体层中掺入一种导电类型的杂质元素；
使用所述第一抗蚀剂和所述第二抗蚀剂作为掩模，垂直地刻蚀所述第一晶体管和所述第二晶体管的第二栅电极；
按比第一浓度低的浓度向半导体层中掺入所述一种导电类型的杂质元素；
去除抗蚀剂；
使用所述第一晶体管的第二栅电极作为掩模蚀刻所述第一晶体管的第一栅电极；
在所述第一晶体管和所述第二晶体管的第二栅电极上方形成硅化合物膜；
通过刻蚀硅化合物膜，在所述第一晶体管和所述第二晶体管的第二栅电极的相对侧上形成侧壁；
使用所述第二晶体管的第二栅电极和侧壁作为掩模刻蚀所述第二晶体管的第一栅电极；以及
形成电连接到所述第二岛状半导体层的像素电极。
15.一种半导体器件，包括：
具有绝缘表面的衬底；
包括源区、漏区、低浓度杂质区、和沟道区的岛状半导体层，所述低浓度杂质区的杂质浓度低于所述源区和漏区的杂质浓度，所述沟道区形成在衬底上方；
在岛状半导体层上方形成的栅绝缘膜；
在栅绝缘膜上方形成的第一栅电极；
在第一栅电极上方、其沟道长度方向小于第一栅电极的沟道长度的第二栅电极；以及
沿沟道长度方向位于第二栅电极的相对侧、由硅化合物形成的侧壁，
其中所述侧壁部分地与低浓度杂质区重叠，在二者之间插入了所述栅绝缘膜和所述第一栅电极，
其中第一栅电极与低浓度杂质区重叠的长度等于侧壁的长度，以及
其中低浓度杂质区形成在沟道区和源区之间，以及沟道区和漏区之间。
16.一种包括根据权利要求15的半导体器件的电子设备，其中所述电子设备选自由电视、摄像机、数字相机、护目镜式显示器、头部安装的显示器、导航系统、声音再现设备、汽车音响、立体声音响器件、个人计算机、游戏机、便携式信息终端、移动计算机、便携式电话、便携式游戏机、电子书、提供有记录介质的图像再现设备以及ID芯片。
CNB2005100648458A 2004-04-08 2005-04-07 半导体器件及其制造方法 Expired - Fee Related CN100514542C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004113724 2004-04-08
JP2004113724 2004-04-08

Publications (2)

Publication Number Publication Date
CN1684226A CN1684226A (zh) 2005-10-19
CN100514542C true CN100514542C (zh) 2009-07-15

Family

ID=35061082

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100648458A Expired - Fee Related CN100514542C (zh) 2004-04-08 2005-04-07 半导体器件及其制造方法

Country Status (2)

Country Link
US (2) US7374983B2 (zh)
CN (1) CN100514542C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205129A1 (en) * 2005-02-25 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1966740B1 (en) 2005-12-27 2016-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070155180A1 (en) * 2006-01-05 2007-07-05 Chunghwa Picture Tubes, Ltd. Thin film etching method
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI328259B (en) * 2007-05-15 2010-08-01 Au Optronics Corp Semiconductor device and manufacturing method thereof
US7785921B1 (en) * 2009-04-13 2010-08-31 Miasole Barrier for doped molybdenum targets
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR20120140474A (ko) * 2011-06-21 2012-12-31 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1006589A2 (en) * 1998-12-03 2000-06-07 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US20030027382A1 (en) * 2001-08-01 2003-02-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3370806B2 (ja) 1994-11-25 2003-01-27 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6545359B1 (en) 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6259138B1 (en) 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6531713B1 (en) 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6646692B2 (en) 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6690437B2 (en) 2000-04-18 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US6706544B2 (en) 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US6847341B2 (en) 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
US6611108B2 (en) 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
US6747289B2 (en) 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US6794229B2 (en) 2000-04-28 2004-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
TW501282B (en) 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1006589A2 (en) * 1998-12-03 2000-06-07 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US20030027382A1 (en) * 2001-08-01 2003-02-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US20080251845A1 (en) 2008-10-16
CN1684226A (zh) 2005-10-19
US20050227419A1 (en) 2005-10-13
US7800114B2 (en) 2010-09-21
US7374983B2 (en) 2008-05-20

Similar Documents

Publication Publication Date Title
JP6736743B2 (ja) 半導体装置
CN100514542C (zh) 半导体器件及其制造方法
JP6141348B2 (ja) 半導体装置の作製方法
TWI535037B (zh) 半導體裝置和其製造方法
CN101359693B (zh) 薄膜晶体管、具有该薄膜晶体管的阵列基板及其制造方法
KR101636305B1 (ko) 반도체 장치의 제작 방법
CN102763202B (zh) 半导体装置及其制造方法
US7749820B2 (en) Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7883943B2 (en) Method for manufacturing thin film transistor and method for manufacturing display device
TW201035946A (en) Semiconductor device and manufacturing method thereof
TWI226124B (en) Manufacturing method of optoelectronic apparatus, optoelectronic apparatus, manufacturing method semiconductor device, semiconductor device, projection type display apparatus, and electronic machine
JP4713200B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20180407