CN100512261C - 用于正交调幅信号解调的载波恢复方法及其电路 - Google Patents

Abstract

本发明公开了一种用于正交调幅信号解调的载波恢复方法及其电路；该方法主要是通过自动模式转换控制器控制载波恢复中、采用极性判决相位检测方法实现的鉴频功能和采用带加权的极性判决导向方法实现的鉴相功能的两种不同方法的切换，以适应载波恢复环路不同时刻要求，从而获得稳定的载波恢复性能；同时本发明还给出了该方法的具体实现电路，并通过星座图体现电路的纠偏性能，各阶QAM信号已基本达到纠正9%符号率频偏和45度相偏的性能。

Description

用于正交调幅信号解调的载波恢复方法及其电路

技术领域

本发明涉及数字通信领域的接收技术，具体涉及一种用于正交调幅信号解调的载波恢复方法及其电路。

背景技术

数字通信应用最为广泛的是有线信道，目前的新业务有数字电视广播有线方式(DVB-C)、视频点播(VOD)、非对称数字环路(ADSL)等。传统的有线电缆频带在850MHz，而实际上为了保护原有的有线网投资(如模拟设备)，只有部分频段可供新业务使用，在这样有限的带宽里要传输大量的音视频数据，如果不经过特殊的调制方式，则一个码元通常携带1bit信息，整个有线网的容量将大受影响。QAM调制方式以其高效率的调制有效缓解了有线网的带宽压力，正交振幅调制信号的幅度和相位都携带有信息，如16QAM，32QAM，64QAM，一个码元可以携带4bit，5bit，6bit的信息，这大大提高了信道利用率，所以QAM调制方式被广泛应用于传输领域。

而在QAM接收机中的载波恢复模块接收的信号因为前面本振钟的不精确相等以及信道的快速衰落使得被传送信号偏离中心频谱，会导致下变频后的基带信号存在一定的频率偏移，同时信号的相位在传输中也会因为有线信道的时变特性、高频头的宽带滤波器、下变频电路、接收端自适应均衡器的步长噪声等而引起一定的抖动。载波恢复模块的功能就是去除下变频后伪基带信号中的频偏和相偏，把伪基带信号真正搬移至基带。

工程应用中采用的载波恢复方法很多，主要分为非判决反馈载波恢复和判决反馈载波恢复。

在判决反馈载波恢复方法中，假设信息序列已经估计出来，并且是正确的，通过判决前数据与判决后数据的运算得到频偏和相偏估计值。通常在应用中采用单一的判决反馈方法无法解决大范围捕获频偏和小的相位抖动的矛盾。

而非判决反馈载波恢复方法将数据处理为随机变量，但这种方法的电路实现要比前一种方法复杂的多。

发明内容

本发明的目的在于解决上述问题，提供一种用于正交调幅信号解调的载波恢复方法及其电路，能够很好的解决大范围频偏捕获和小的相位抖动的矛盾，在实现大的频偏捕获范围的同时也保证了小的相位抖动。

本发明采用如下技术方案来解决技术问题：

本发明的用于正交调幅信号解调的载波恢复方法，将伪基带信号输入解旋器得到基带信号；此基带信号通过判决器得到判决信号，基带信号通过鉴频器所采用的极性判决相位检测方法实现鉴频功能，给出误差信号，基带信号和判决信号通过面向判决的相位检测器所采用带加权的极性判决导向方法实现鉴相功能，也给出误差信号，这两个误差信号同时送入选择器中，由自动模式转换控制器根据鉴频器输出的误差信号给出控制信号，进行判断并选择其中一个误差信号进入到环路滤波器中，实现环路滤波，自动模式转换控制器还通过其给出的控制信号控制环路滤波器的增益，环路滤波器的输出进入误差累加器中进行累加，符号率时钟信号和误差累加器输出的误差信号进入直接数字频率合成器中输出正、余弦函数幅值，用于解旋器纠正接收数据的频偏和相偏。

上述自动模式转换控制器收到鉴频器输出的误差信号后，首先将鉴频器输出的误差信号存储在寄存器中，当判断寄存器的输出信号为零时，寄存器重新存储新的鉴频器输出的误差信号；当判断寄存器的输出信号不为0并且大于某个门限值时，则计数器清零并且寄存器重新存储新的鉴频器输出的误差信号；当判断寄存器的输出信号不为0并且小于某个门限值时，则计数器进行计数并且寄存器存储新的鉴频器输出的误差信号；重复上述判断过程直到当计数器的计数值等于一个预定计数值时，自动模式转换控制器改变其输出的控制信号，控制上述选择器从选择鉴频器的输出切换到选择面向判决的相位检测器的输出。

用于实施上述用于正交调幅信号解调的载波恢复方法的电路，包含：解旋器1，鉴频器2，判决器3，面向判决的相位检测器4，选择器5，环路滤波器7，误差累加器8，直接数字频率合成器10；伪基带信号I，Q和符号率时钟fs作为载波恢复电路的输入，伪基带信号I，Q输入解旋器1中进行乘法操作，输出基带Ie，Qe信号；此基带Ie，Qe信号分别输入到判决器3、鉴频器2和面向判决的相位检测器4中，判决器3输出判决信号Iz，Qz，此判决信号Iz，Qz输入到面向判决的相位检测器4中，面向判决的相位检测器4和鉴频器2分别输出误差信号dd_out和pd_out，上述两个误差信号dd_out和pd_out输入到选择器5中，还包含自动模式转换控制器6，鉴频器2的输出误差信号pd_out输入到自动模式转换控制器6中，自动模式转换控制器6输出的mode_c控制选择器5选择误差信号dd_out和pd_out中的一个，输入到环路滤波器7中，环路滤波器7的输出信号INT/DIR输入到误差累加器8中，自动模式转换控制器6通过输出mode_c控制环路滤波器7的环路增益，误差累加器8输出的误差信号FPA和载波恢复电路外部输入的符号率时钟fs输入到直接数字频率合成器10中，直接数字频率合成器10输出正、余弦函数幅值，用于解旋器1纠正接收数据的频偏和相偏。

本发明的工作原理如下：

为了尽量减小相位抖动，面向判决的相位检测器并未采用传统的判决导向方法，而是采用了相位抖动更小的带加权的极性判决导向方法。该方法消除了判决点模值的大小对相位抖动的影响，可以更快速的实现相位的跟踪锁定。鉴频器采用极性判决相位检测方法，此方法与许多传统方法相比具有更强的频偏捕获能力、捕获范围大、健壮性也更好。在自动模式转换控制器的参与下，这两个方法的优越性得到了综合的体现。

宽的频率偏差捕捉范围和低的相位抖动这两个本为矛盾的性能指标在本发明中得到了很好的解决。即在在同步捕捉过程中采用具有宽捕捉带的极性判决相位检测方法，而在环路锁定状态下，采用前面提到的具有低相位抖动性的带加权的极性判决导向方法。这样可以根据同步状态的不同，转换模式，保证了电路的速度和性能。

与现有技术相比，本发明具有如下优点：

本发明中相位检测器与鉴频器分开，各独立实现功能，并由自动模式转换控制器来协调各电路间的工作。这种并行结构避免了相位检测器与鉴频器串行工作时带来的过长的信号通路及由此引起的寄生噪声，加快了环路的收敛速度，并能保证各自的性能追求最优而不必考虑两块电路间的影响，实际工作中本发明的电路只需8000符号周期即可实现较好的锁定。而且自动模式转换控制器还适时控制扫频的加入以及环路增益大小的切换，保证了整个电路各个工作阶段的平稳过渡和衔接，各电路的协调工作使得电路功能实现了最优。本发明电路结构简单但颇为实用，在节约硬件资源的同时也保证了电路性能。

附图说明

图1是本发明提出的用于实施正交调幅信号解调的载波恢复方法的具体电路框图。

图2是本发明提出的包含扫频发生器的用于实施正交调幅信号解调的载波恢复方法的具体电路框图。

图3是极性判决相位检测方法的电路原理框图。

图4是实现本发明中极性判决相位检测方法的具体电路图。

图5是实现极性判决相位检测方法电路中的量化器的具体电路图。

图6是实现极性判决相位检测方法电路中的功率检测的具体电路图。

图7是实现本发明中带加权的极性判决导向方法的具体电路图。

图8是自动模式转换控制器的工作流程。

图9是自动模式转换控制器的电路框图。

图10是自动模式转换控制器的具体电路图。

图11是本发明中判决器的具体电路图。

图12是本发明中环路滤波器的具体电路图。

图13是本发明中误差累加器和扫频发生器的具体电路图。

图14是本发明中直接数字频率合成器的具体电路图。

图15是图4、图5和图14中取补码电路的具体电路图。

图16是本发明中解旋器的具体电路图。

图17(a)是16QAM模式下发生频偏和相偏(频偏9％符号率，相偏为45度)后的星座图。

图17(b)是对应图12(a)的经本发明电路8000符号周期后纠偏所得的星座图。

图18(a)是32QAM模式下发生频偏和相偏(频偏9％符号率，相偏为30度)后的星座图。

图18(b)是对应图13(a)的经本发明电路8000符号周期后纠偏所得的星座图。

图19(a)是64QAM模式下发生频偏和相偏(频偏9％符号率，相偏为45度)后的星座图。

图19(b)是对应图14(a)的经本发明电路8000符号周期后纠偏所得的星座图。

图20(a)是128QAM模式下发生频偏和相偏(频偏9％符号率，相偏为30度)后的星座图。

图20(b)是对应图15(a)的经本发明电路8000符号周期后纠偏所得的星座图。

图21(a)是256QAM模式下发生频偏和相偏(频偏9％符号率，相偏为45度)后的星座图。

图21(b)是对应图16(a)的经本发明电路8000符号周期后纠偏所得的星座图。

具体实施方式

本发明的用于正交调幅信号解调的载波恢复方法(如图1)，将伪基带信号输入解旋器得到基带信号；此基带信号通过判决器得到判决信号，基带信号通过鉴频器所采用的极性判决相位检测方法实现鉴频功能，给出误差信号，基带信号和判决信号通过面向判决的相位检测器所采用带加权的极性判决导向方法实现鉴相功能，也给出误差信号，这两个误差信号同时送入选择器中，由自动模式转换控制器根据鉴频器输出的误差信号给出控制信号，进行判断并选择其中一个误差信号进入到环路滤波器中，实现环路滤波，自动模式转换控制器还通过其给出的控制信号控制环路滤波器的增益，环路滤波器的输出进入误差累加器中进行累加，符号率时钟信号和误差累加器输出的误差信号进入直接数字频率合成器中输出正、余弦函数幅值，用于解旋器纠正接收数据的频偏和相偏。

如图1和图9所示，上述自动模式转换控制器收到鉴频器输出的误差信号后，首先将鉴频器输出的误差信号存储在寄存器中，当判断寄存器的输出信号为零时，寄存器重新存储新的鉴频器输出的误差信号；当判断寄存器的输出信号不为0并且大于某个门限值时，则计数器清零并且寄存器重新存储新的鉴频器输出的误差信号；当判断寄存器的输出信号不为0并且小于某个门限值时，则计数器进行计数并且寄存器存储新的鉴频器输出的误差信号；重复上述判断过程直到当计数器的计数值等于一个预定计数值时，自动模式转换控制器改变其输出的控制信号，控制上述选择器从选择鉴频器的输出切换到选择面向判决的相位检测器的输出。

如图2所示，上述自动模式转换控制器给出的控制信号还可开启扫频发生器，控制扫频发生器的输出参与误差累加器的累加，以加速频率偏移的捕获、提高电路的工作速度；在频偏捕获后，上述控制信号将关闭扫频发生器以避免大的相位抖动。

如图2及图9所示，上述自动模式转换控制器收到鉴频器输出的误差信号后，首先将鉴频器输出的误差信号存储在寄存器中，开启扫频发生器，当判断寄存器的输出信号为零时，寄存器重新存储新的鉴频器输出的误差信号；当判断寄存器的输出信号不为0并且大于某个门限值时，则计数器清零并且寄存器重新存储新的鉴频器输出的误差信号；当判断寄存器的输出信号不为0并且小于某个门限值时，则计数器进行计数并且寄存器存储新的鉴频器输出的误差信号；重复上述判断过程直到当计数器的计数值等于一个预定计数值时，关闭扫频发生器，自动模式转换控制器改变其输出的控制信号，控制上述选择器从选择鉴频器的输出切换到选择面向判决的相位检测器的输出。

如图1所示，用于实施上述的用于正交调幅信号解调的载波恢复方法的电路，包含：解旋器1，鉴频器2，判决器3，面向判决的相位检测器4，选择器5，环路滤波器7，误差累加器8，直接数字频率合成器10；伪基带信号I，Q和符号率时钟fs作为载波恢复电路的输入，伪基带信号I，Q输入解旋器1中进行乘法操作，输出基带Ie，Qe信号；此基带Ie，Qe信号分别输入到判决器3、鉴频器2和面向判决的相位检测器4中，判决器3输出判决信号Iz，Qz，此判决信号Iz，Qz输入到面向判决的相位检测器4中，面向判决的相位检测器4和鉴频器2分别输出误差信号dd_out和pd_out，上述两个误差信号dd_out和pd_out输入到选择器5中，还包含自动模式转换控制器6，鉴频器2的输出误差信号pd_out输入到自动模式转换控制器6中，自动模式转换控制器6输出的mode_c控制选择器5选择误差信号dd_out和pd_out中的一个，输入到环路滤波器7中，环路滤波器7的输出信号INT/DIR输入到误差累加器8中，自动模式转换控制器6通过输出mode_c控制环路滤波器7的环路增益，误差累加器8输出的误差信号FPA和载波恢复电路外部输入的符号率时钟fs输入到直接数字频率合成器10中，直接数字频率合成器10输出正、余弦函数幅值，用于解旋器1纠正接收数据的频偏和相偏。

如图2所示，用于实施上述的用于正交调幅信号解调的载波恢复方法的电路，还可包含扫频发生器9，自动模式转换控制器6通过输出的mode_c开启扫频发生器9，扫频发生器9的输出FSI和环路滤波器7的输出INT/DIR同时输入到误差累加器8中。

如图9所示，自动模式转换控制器6由寄存器61、门限比较与判零电路62、计数器63、比较器64组成；首先将鉴频器2的输出pd_out存储于一个寄存器61中，寄存器61输出的reg_out信号输入到门限比较与判零电路62中，然后判断寄存器61输出的reg_out信号不为零并且小于某个门限值σ，若reg_out信号满足上述条件，则门限比较与判零电路62输出的clr和mux_c控制计数器63计数，若reg_out信号为零则由mux_c控制计数器63不计数，如果reg_out信号大于门限值则由clr控制计数器63清零，重新计数，计数器63输出的计数值ct_out输入到比较器64中与一个计数预定值Δ比较，若计数器63输出计数值ct_out与计数预定值Δ相等，则比较器64改变输出值mode_c，模式从大范围频偏捕获转换到相位跟踪。

图3是极性判决相位检测方法的电路原理框图，图4、图5、图6是实现本发明中极性判决相位检测方法的具体电路图。

极性判决相位检测方法可用于高阶QAM的载波恢复，结合功率检测的极性判决相位检测方法的电路原理框图如图3所示。首先，假定输入的信号为相干解调信号q(n)，检测信号q(n)的功率是否满足以下条件：

|q(n)|²>τ²

其中τ表示门限值，该值可根据不同QAM模式而改变。如果上式满足，就进行极性判决(I，Q路分别进行判决)，得到p(n)，否则不进行极性判决，鉴相输出ψ(n)为0。所谓极性判决就是根据收到信号的极坐标将其判到对应的对角线上，

p(n)和q(n)计算鉴相器的输出：

$\mathrm{\ψ}\left(n\right)=\mathrm{Im}\left[\frac{q\left(n\right)}{p\left(n\right)}\right]$

复基带信号q(n)可以表示为q(n)＝I(n)+jQ(n)

若q(n)满足上式，那么经过极性判决后：

p(n)＝sgn(I(n))+jsgn(Q(n))

则：

$\mathrm{\ψ}\left(n\right)=\mathrm{Im}\left[\frac{I\left(n\right)+\mathrm{jQ}\left(n\right)}{\mathrm{sgn}\left(I\left(n\right)\right)+\mathrm{jsgn}\left(Q\left(n\right)\right)}\right]$

其中sgn(X)表示X的符号，取值为±1，所以上式可化为：

$\mathrm{\ψ}\left(n\right)=\frac{1}{2}(Q\left(n\right)\mathrm{sgn}\left(I\left(n\right)\right)-I\left(n\right)\mathrm{sgn}\left(Q\left(n\right)\right))$

此公式的计算输出即可作为误差信号送入选择器。

图4是实现本发明中极性判决相位检测方法的具体电路图。基带信号Ie，Qe作为输入信号，QAM_IN为QAM模式信号直接对应的各个QAM模式(16到256模式)，为固定值。电路中对Ie，Qe分别采用了量化电路，将Ie，Qe的10位输入经量化器21量化为M_I，M_Q各5位信号，Ie，Qe的符号位(sgn(Ie)，sgn(Qe))直接送入运算单元参与运算最终误差值的符号。M_I，M_Q各的5位信号才用于上述方法进行最终误差值的计算。这样做的目的是：本电路在整个电路中就是要实现大范围的频率捕获功能，其相位抖动必然较大，相位误差的精度并不高，故进行信号的量化压缩并不会影响电路性能，而信号进行量化压缩后，比特位减少，对其进行处理的硬件资源也就得到了节省。电路中的功率检测器22检测M_I，M_Q的平方和是否大于阈值，从而通过控制数据选择器决定最终误差值输出为0，或者为M_I，M_Q的差值。量化器21和功率检测器22的具体电路在图5和图6给出，其中的取补码电路在下面的图15中也有具体电路给出。最后输出为6位输给自动模式转换控制器，再在最高位前补2位与最高位相同的值形成8位数据输出到选择器。

图7是实现本发明中带加权的极性判决导向方法的具体电路图。如图7所示，首先采用传统的判决导向方法，得到相位误差Ie×Qz—Qe×Iz，Ie，Qe为基带信号，Iz，Qz为判决输出。图7中虚线框内的电路实现加权计算，即将相位误差Ie×Qz—Qe×Iz乘以一加权值，最终产生带加权的相位误差输出。因为相位抖动程度与判决点模值(Iz²+Qz²)成正比，乘以一加权值后可在很大程度上削弱判决点模值(Iz²+Qz²)的大小对相位抖动的影响，保证更好的相位跟踪效果。

图8是自动模式转换控制器的工作流程，图9是自动模式转换控制器的电路框图，图10是自动模式转换控制器的具体电路图。

本发明中采用了根据时间转换鉴频鉴相模式的方法。

自动模式转换控制器工作流程说明如下：

首先将鉴频器的输出pd_out存储于一个寄存器61中，鉴频器的输出，包括频偏和相偏误差。寄存器61输出reg_out信号到门限比较与判零电路62，然后判断该输出是否不为零并且小于某个门限值σ，若reg_out信号满足条件则门限比较与判零电路62的输出clr和mux_c控制计数器63计数。若reg_out信号为零则由mux_c控制计数器63不计数，如果reg_out信号大于门限值则由clr控制计数器63清零，重新计数。计数器63输出计数值ct_out到比较器64与一个计数预定值Δ比较，若ct_out与计数预定值Δ相等，则比较器64改变输出值mode_c，模式从大范围频偏捕获转换到相位跟踪。按照这种方法，电路实现简单有效。它的意义就是要有连续多个符号都在误差允许范围内，且这些符号都具有比较可靠的信噪比，即它们位于角点附近，都有较大的半径。

具体电路图10中的信号流向与上文所述完全一致，其中各虚线框内给出了对应于电路框图9的具体电路图。其中的门限比较与判零电路62说明如下：寄存器61输出的reg_out信号分别进入一六输入或门和一比较器。六输入或门判断reg_out是否为零，若为零则或门输出为0，否则为1。比较器则将reg_out信号与预先存储于数据选择器与触发器所构成的寄存器中的门限值σ进行比较，若reg_out小于门限值σ比较器输出1，否则输出0。六输入或门的输出经一倒相器后与比较器的输出共同控制二输入或门的输出clr，仅当六输入或门的输出为1且比较器的输出为0时，clr才为零从而控制计数器63清零，否则clr为1，对计数器63不起作用。六输入或门的输出与比较器的输出还共同控制一个二输入与门的输出，六输入或门的输出与比较器的输出只要有一个为零则二输入与门的输出为零且直接控制后面一级的与门输出mux_c为0，此时计数器63不计数，否则mux_c就等于mode_c，开始为1保证计数器63计数，当计数器的值等于预定计数值时输出控制信号mode_c由1变为0，从而使计数器63停止计数。

本发明中判决器的具体电路图如图11所示，基带信号Ie，Qe各为10位输入，截取高五位作为有效信号，经比较器与判决阈值进行比较(判决阈值只与QAM模式有关，QAM模式确定后即为固定值，可存储于一寄存器内)，大于判决阈值，比较器输出为1，最后判决输出Iz，Qz即为判决阈值；若小于判决阈值比较器输出为0，最后判决输出Iz，Qz为Ie，Qe的5位截短信号。

本发明中的环路滤波器采用直接环路与积分环路实现环路增益的乘法，具体电路见图12。如上文所述，电路工作过程中还要进行环路增益的切换，通常先采用较大的环路增益以获得较快的捕获速度和较大的捕捉范围，捕获之后采用较小的环路增益以使相位抖动较小。为了节省硬件资源，本发明采用两组寄存器，一组存放环路增益值，一组存放切换后环路增益的减少值，寄存器中的值为固定值在电路开始工作前即已输入。环路增益的切换由自动模式转换控制器输出mode_c实现，即只需在频率捕获后使能环路增益的减少值，这样的电路简单且有效。最终的输出分为直接环路输出(DIR)与积分环路输出(INT)。

本发明的误差累加器和扫频发生器的电路图如图13，虚线框内为扫频发生器，它采用一个寄存器，寄存器内放入扫描步长值，由自动模式转换控制器输出信号mode_c控制扫描步长值何时参与误差累加器的累加。本发明之所以采用如此简单的电路结构，一方面考虑硬件资源的节省，另一方面考虑到前面的鉴频已能实现性能要求，扫频只是作为一种补偿以进一步提高电路性能。误差累加器电路首先将环路滤波器来的积分环路输出(INT)与扫频扫频发生器输出相加，相加结果舍弃最后四位后与环路滤波器来的直接环路输出(DIR)相加，再进行累加。最终输出(FPA)仅取最高12位进入直接数字频率合成器(DDFS)。

本发明的直接数字频率合成器及解旋器电路图如图14和16，电路中的信号符号率时钟fs为载波恢复电路外部输入的信号，我们可直接使用。误差累加器的输出FPA作为输入信号，高2位与符号率时钟fs一起参与控制，低10位则用于产生幅值。电路中的ROM存储对应第一象限相位的正弦幅值。FPA的高2位取值情况为：00，01，10，11，正好对应四个象限。符号率时钟fs为低时，FPA次高位决定FPA低10位是否取补码，其中的取补码电路如图15，FPA最高位则控制只读存储器(ROM)输出幅值是否取补码，最终电路产生对应四个象限的正弦幅值，并由符号率时钟fs控制进行锁存。符号率时钟fs为高时，FPA次高位仍决定低10位是否取补码，只读存储器(ROM)输出幅值是否取补码则由FPA最高位和次高为一起控制，最终电路产生对应四个象限的余弦幅值，并由符号率时钟fs控制进行锁存。最后电路的两个锁存器分别存放对应同一相位输入的正弦和余弦幅值。正弦和余弦幅值输出到解旋器用于对原接收信号I，Q进行纠偏。解旋器实际就是计算I×cos—Q×sin，I×sin+Q×cos两值，I×cos—Q×sin，为输出Ie，I×sin+Q×cos为输出Qe。

本发明中涉及的比较器、半加器、只读存储器(ROM)等单元，采用公知的结构，例如可以采用《计算机结构与逻辑设计》高等教育出版社2001年6月第1版p166～p168，p162～163及p208～210中公开的结构。

实际的纠偏效果可在图17～图21中体现。图17(a)、19(a)、21(a)分别为16QAM，64QAM，256QAM模式下发生9％符号率频偏和45度相偏的信号的星座图，图17(b)、19(b)、21(b)则为对应模式下采用本发明电路进行纠偏后所得信号的星座图。图18(a)、图20(a)分别为32QAM，128QAM模式下发生9％符号率频偏和30度相偏的信号的星座图，图18(b)、图20(b)则为对应模式下采用本发明电路进行8000符号周期纠偏后所得信号的星座图。从图17～图21的(a)图我们看到由于大范围的频偏和相偏，星座图均发生了剧烈的旋转，而在图17～图21的(b)图中，本发明电路对星座图实现了很好的纠正，大范围的频偏已被纠正，纠偏后的相位抖动也很小。

Claims (7)

1、一种用于正交调幅信号解调的载波恢复方法，其特征在于，

将伪基带信号输入解旋器得到基带信号；此基带信号通过判决器得到判决信号，基带信号通过鉴频器所采用的极性判决相位检测方法实现鉴频功能，给出误差信号，基带信号和判决信号通过面向判决的相位检测器所采用带加权的极性判决导向方法实现鉴相功能，也给出误差信号，这两个误差信号同时送入选择器中，由自动模式转换控制器根据鉴频器输出的误差信号给出控制信号，进行判断并选择其中一个误差信号进入到环路滤波器中，实现环路滤波，自动模式转换控制器还通过其给出的控制信号控制环路滤波器的增益，环路滤波器的输出进入误差累加器中进行累加，符号率时钟信号和误差累加器输出的误差信号进入直接数字频率合成器中输出正、余弦函数幅值，用于解旋器纠正接收数据的频偏和相偏。

2、根据权利要求1所述的用于正交调幅信号解调的载波恢复方法，其特征在于，

上述自动模式转换控制器收到鉴频器输出的误差信号后，首先将鉴频器输出的误差信号存储在寄存器中，当判断寄存器的输出信号为零时，寄存器重新存储新的鉴频器输出的误差信号；当判断寄存器的输出信号不为0并且大于门限值时，则计数器清零并且寄存器重新存储新的鉴频器输出的误差信号；当判断寄存器的输出信号不为0并且小于门限值时，则计数器进行计数并且寄存器存储新的鉴频器输出的误差信号；重复上述判断过程直到当计数器的计数值等于一个预定计数值时，自动模式转换控制器改变其输出的控制信号，控制上述选择器从选择鉴频器的输出切换到选择面向判决的相位检测器的输出。

3、根据权利要求1所述的用于正交调幅信号解调的载波恢复方法，其特征在于，

上述自动模式转换控制器给出的控制信号还开启扫频发生器，控制扫频发生器的输出参与误差累加器的累加，以加速频率偏移的捕获、提高电路的工作速度；在频偏捕获后，上述控制信号将关闭扫频发生器以避免大的相位抖动。

4、根据权利要求3所述的用于正交调幅信号解调的载波恢复方法，其特征在于，

上述自动模式转换控制器收到鉴频器输出的误差信号后，首先将鉴频器输出的误差信号存储在寄存器中，开启扫频发生器，当判断寄存器的输出信号为零时，寄存器重新存储新的鉴频器输出的误差信号；当判断寄存器的输出信号不为0并且大于门限值时，则计数器清零并且寄存器重新存储新的鉴频器输出的误差信号；当判断寄存器的输出信号不为0并且小于门限值时，则计数器进行计数并且寄存器存储新的鉴频器输出的误差信号；重复上述判断过程直到当计数器的计数值等于一个预定计数值时，自动模式转换控制器改变其输出的控制信号，关闭扫频发生器，控制上述选择器从选择鉴频器的输出切换到选择面向判决的相位检测器的输出。

5、一种用于实施权利要求1所述的用于正交调幅信号解调的载波恢复方法的电路，包含：解旋器(1)，鉴频器(2)，判决器(3)，面向判决的相位检测器(4)，选择器(5)，环路滤波器(7)，误差累加器(8)，直接数字频率合成器(10)；伪基带信号I，Q和符号率时钟fs作为载波恢复电路的输入，伪基带信号I，Q输入解旋器(1)中进行乘法操作，输出基带Ie，Qe信号；此基带Ie，Qe信号分别输入到判决器(3)、鉴频器(2)和面向判决的相位检测器(4)中，判决器(3)输出判决信号Iz，Qz，此判决信号Iz，Qz输入到面向判决的相位检测器(4)中，面向判决的相位检测器(4)和鉴频器(2)分别输出误差信号dd_out和pd_out，上述两个误差信号dd_out和pd_out输入到选择器(5)中，其特征在于，

还包含自动模式转换控制器(6)，鉴频器(2)的输出误差信号pd_out输入到自动模式转换控制器(6)中，自动模式转换控制器(6)输出的mode_c控制选择器(5)选择误差信号dd_out和pd_out中的一个，输入到环路滤波器(7)中，环路滤波器(7)的输出信号INT/DIR输入到误差累加器(8)中，自动模式转换控制器(6)还通过输出mode_c控制环路滤波器(7)的环路增益，误差累加器(8)输出的误差信号FPA和载波恢复电路外部输入的符号率时钟fs输入到直接数字频率合成器(10)中，直接数字频率合成器(10)输出正、余弦函数幅值，用于解旋器(1)纠正接收数据的频偏和相偏。

6、根据权利要求5所述的电路，其特征在于，还包含扫频发生器(9)，自动模式转换控制器(6)通过输出的mode_c开启扫频发生器(9)，扫频发生器(9)的输出FSI和环路滤波器(7)的输出INT/DIR同时输入到误差累加器(8)中。

7、根据权利要求5或6所述的电路，其特征在于，

自动模式转换控制器(6)由寄存器(61)、门限比较与判零电路(62)、计数器(63)、比较器(64)组成；首先将鉴频器(2)的输出pd_out存储于一个寄存器(61)中，寄存器(61)输出的reg_out信号输入到门限比较与判零电路(62)中，如果寄存器(61)输出的reg_out信号为零时，则门限比较与判零电路(62)输出信号mux_c控制计数器(63)不进行计数，如果reg_out信号不为0并且大于门限值σ，则门限比较与判零电路(62)的输出信号clr控制计数器(63)清零，重新计数；如果寄存器(61)输出的reg_out信号不为零并且小于门限值σ时，则门限比较与判零电路(62)的输出信号mux_c和clr控制计数器(63)计数，将计数器(63)输出的计数值ct_out再输入到比较器(64)中与一个计数预定值Δ比较，如果计数器(63)输出的计数值ct_out与计数预定值Δ相等，则比较器(64)改变输出值mode_c。

Images