CN100511903C - 用于esd保护的器件、装置和系统 - Google Patents

Abstract

ESD保护器件(19)，其包括传统的晶闸管电路，与非ESD情况相比，在ESD情况下尤其依靠开关(4)来提高ESD保护器件(19)的电阻(11)。ESD保护装置(53)包括至少一ESD保护器件(19)使得该ESD保护装置(53)可以防止电路、尤其是那些在多电压电势(V_DD1，V_DD2)下工作的电路遭受静电放电。ESD保护系统(55)包括至少一ESD保护装置(53)，ESD信号(6′)通过ESD保护系统(55)的总线(41)被传送到该系统。通过巧妙的半导体结构布置，该ESD保护器件(19)、ESD保护装置(53)及因此还有ESD保护系统(55)可被设计得很紧凑。

Description

用于ESD保护的器件、装置和系统

技术领域

本发明涉及一种用于有利地防止微电子电路或半导体电路遭受静电放电的ESD保护器件、ESD保护装置和ESD保护系统。本发明还涉及包括ESD保护器件、ESD保护装置或ESD保护系统的半导体电路。

背景技术

可控整流器或晶闸管在防止静电放电(在ESD情况下)方面已经广泛应用，并且是非常成功的器件。当静电放电发生时会出现ESD情况，晶闸管的优点就在于，在该ESD情况中产生对晶闸管的破坏之前，它们可以承受很高的电流密度。而且，即使在高电流的情况下，晶闸管可以保持持续施加在它们之上的电压。这样，晶闸管可以为被保护电路提供良好的保护，来防止ESD情况。

根据现有技术的晶闸管电路1或ESD保护器件在图1a中示出。晶闸管电路1的第一端子27被连接到PNP晶体管25的发射极，并且通过n-阱区电阻11被连接到PNP晶体管25的基极和NPN晶体管26的集电极。PNP晶体管25的集电极被连接到NPN晶体管26的基极并通过p-阱区电阻12被连接到晶闸管电路1的第二端子28。NPN晶体管26的发射极也被连接到第二端子28。

利用图1b的电流-电压特性曲线对图1a中示出的晶闸管电路1运行的方法来进行说明。如果高于开关电压24的电压出现在晶闸管电路1的端子27，28之间，晶闸管电路1便进入在由维持电压23和维持电流21限定的点处开始的低阻区域，这样，流过晶闸管电路1的电流大大增加。通过这种方式，晶闸管电路1可以使静电放电的能量转移，使得被保护的电路不会受到该能量的破坏。该能量转移之后，出现在晶闸管电路1处的电压会降低到维持电压23以下，并且流过晶闸管电路1的电流会降低到维持电流21以下，从而晶闸管电路1返回或后退到高阻区域。

在根据现有技术的晶闸管电路的情况中，有两个关键的问题。第一，它们通常具有很高的开关电压24，这造成被保护的电路在晶闸管达到导电状态区域(晶闸管1具有低电阻的区域)之前就已经被破坏了。第二，晶闸管1的维持电压23可以处于还包括被保护电路的工作电压的范围内。随后该维持电压限制导电状态区域下降(见图1b)。如果在处于导电状态区域工作的晶闸管1处存在的电压未降低到维持电压之下，那么晶闸管1保持在导电状态区域，由于这种情况下被保护电路可能会出现故障或者甚至是破坏，因此不希望这样。第二个问题在保护在3到5V或更高电压下工作的电路的情况下尤其严重。

为了解决也被称作闭锁的第二个问题，根据现有技术已经知道一些解决办法。一方面，可以将两个或更多晶闸管一个挨着一个相连接(如图2a)，另一方面，可以在晶闸管之前串联多个正向偏压的二极管(如图2b)。

然而，当晶闸管在导电状态区域工作时，这些根据现有技术的解决办法造成了更高的电阻，由于在ESD情况下会有更高电流流过该电路，因此这对被保护电路是不利的。这些解决方法还需要更多元件，这样，如果它们是半导体元件的形式，则它们需要更大的空间。

在图3中示出了前面讨论的根据现有技术的解决办法(见图2)的电流-电压特性曲线。与图1a中所示的晶闸管电路1相比较(该晶闸管电路1的电流-电压特性曲线在图1b被显示，并且为了用于比较也在图3中被显示)，可以看出，这里表现出更高的维持电压24′和同样更高的开关电流22′，这样就影响了保护的效果。

根据现有技术的另一个解决办法包括提高跳闸电流从而提高晶闸管的维持电流。如果被保护电路的系统要求是不能超过一特定的最大电流值，并且该电流值低于维持电流，则闭锁可以被避免。然而，这种解决办法具有缺点，即：具有很小甚至是中等电压摆动的晶闸管在ESD情况下不会启动，这样对被保护电路不能提供足够的保护。还有某些被保护电路，那里的系统要求不限制最大电流值，由于这个原因这种解决办法不能在这些电路中使用。

发明内容

因此本发明的目的是提供一种ESD保护，通过这种ESD保护，上面谈论到的问题和缺点都不会发生和存在。

根据本发明，由本发明的ESD保护器件、本发明的ESD保护装置、本发明的ESD保护系统和本发明的半导体电路提供了该ESD保护。同时限定了本发明的多个优选和有利的实施例。

在本发明中提供了一种ESD保护器件。它可以连接在第一线路和第二线路之间，并且包括同样连接在第一和第二线路之间的晶闸管。可具有两种不同值或电势的ESD信号可以被传送给ESD保护元件。在ESD情况下，也就是当静电放电发生时，ESD信号与没有ESD情况时的电势不同。当ESD保护器件通过ESD信号捕获ESD情况时，与没有出现ESD的情况相比，ESD保护器件提高了ESD保护器件的电阻。

通过ESD保护器件电阻被提高，附加地引起了晶闸管的开启，也就是，通过电阻、尤其是晶闸管的n-阱区电阻或p阱区电阻的初始提高，晶闸管进入一种即使在小开关电压和/或小开关电流条件下也产生所谓晶闸管效应的状态。此外，由于如果通过ESD.信号来通知没有(或不再)出现ESD情况，则电阻再次降低，因此也避免了闭锁。这意味着，通过再次降低晶闸管的电阻，晶闸管的维持电压被移动到某个范围使得被ESD保护器件所保护的电路的正常操作电压低于该维持电压，或者使维持电流处于系统不能提供的水平，这样，晶闸管在转移电涌之后返回高电阻状态。

特别地，通过使用ESD保护器件的开关来实现控制，由此在晶闸管的第一端子和晶闸管内的第一点之间，或者在晶闸管的第二端子和晶闸管内的第二点之间存在的电阻在开关闭合时具有低电阻值，在开关断开时具有高电阻值，其中晶闸管的所述第一端子可以连接第一线路，晶闸管的所述第二端子可以连接第二线路。同时，ESD信号控制在晶闸管中出现的晶体管的基极，使得ESD保护器件被启动。尤其有益的是，电阻和晶体管的基极都仅仅通过ESD信号被控制。这使ESD保护器件的紧凑实施和ESD保护器件的可靠控制成为可能。

通过来自ESD保护器件的ESD信号对控制进行启动。

换句话说，晶闸管的特定(第一或第二)端子和晶闸管内特定(第一或第二)点之间的电连接被断开开关断开，这样，特定端子和特定点之间的电阻值比开关闭合时要高。有利地，这种利用开关、尤其是利用晶体管改变电阻值是非常可靠的，并且易于实现。

在根据本发明的一个实施例中，晶闸管包括特别是PNP晶体管的第一传导型的第一晶体管以及特别是NPN晶体管的与第一传导型不同的第二传导型的第二晶体管。晶闸管的第一端子连接第一晶体管的发射极，并且通过ESD保护器件的开关被连接到第一晶体管的控制输入和第二???晶体管的集电极。此外，第一晶体管的集电极被连接到第二晶体管的控制输入、晶闸管的第二端子和第二晶体管的发射极。在ESD情况下，开关通过ESD信号而断开，并且在ESD情况下，晶闸管由ESD信号控制而变成导电的，而在非ESD情况下，也就是ESD情况没有出现的情况下，开关通过ESD信号而闭合。

根据本发明，晶闸管的两个晶体管优选为PNP晶体管和NPN晶体管。然而，它们也可以是具有不同传导型的其它晶体管，例如PMOS晶体管和NMOS晶体管。

通过在ESD情况下断开的尤其是晶体管的开关，与开关闭合的状态相比，晶闸管的第一端子和第一晶体管的控制输入之间的电阻以及晶闸管的第一端子和第二晶体管的集电极之间的电阻被放大了。由于尤其是在半导体电路的情况下，尤其是晶体管的开关很容易被实现，因此根据本发明的ESD保护器件可以有利地仅利用与一般的晶闸管(没有开关)相比为非常小的表面开销来制成，然而与一般的晶闸管(没有开关)相比，其在变成导电状态的改善状况和避免闭锁方面提供了上述优点。

在第一和第二线路的情况下，第一线路的电势尤其高于第二线路的电势。第一和第二线路也可以是供电电压线路。然而，其他组合也是可能的。例如，第一线路可以是需要防止ESD的电路的输入/输出连接，也就是说，根据本发明的ESD保护器件承担了在被保护电路被破坏之前通过第二线路转移该输入/输出连接处的电涌的任务。

此外，在根据本发明的一个实施例中，ESD保护器件包括可以捕获第一和第二线路之间ESD情况的控制器件，并且因此可以产生ESD信号。

有利的是，从而在这一实施例的情况下，ESD信号不需要被传送到ESD保护器件。

在本发明中，还提供包括至少一个上述ESD保护器件的ESD保护装置。ESD保护装置正好被设置在与其包括的ESD保护器件的数量相同的第一线路和第二线路之间，ESD保护器件被设置在每个第一线路和第二线路之间。进一步的ESD信号可以被传送给ESD保护装置，并且作为ESD保护器件的ESD信号通过ESD保护装置被继续传递给其各个ESD保护器件。进一步的ESD信号可以具有两种不同的值或电势。对于在第一线路和第二线路之间发生ESD的情况，与在设有ESD保护装置的第一线路和第二线路之间没有发生ESD的情况相比，进一步的ESD信号具有不同的电势。ESD情况可以根据超过上电压阈值(例如适当的齐纳二极管的击穿)和出现临界电压斜率(RC元件)而得以检测。

因此，ESD保护装置可以通过被连接到第一线路的适当ESD保护器件使发生在分配给ESD保护装置的任何第一线路上的电涌得以转移。

由于根据本发明的ESD保护装置还可以仅包括一个ESD保护器件，所以这种情况下的ESD保护装置相当于该一个ESD保护器件，并且在这种情况下(ESD保护装置仅包括一个ESD保护器件)进一步的ESD信号相当于该ESD信号。

根据本发明的ESD保护装置优选适用于保护在多种不同电源电压下工作的电路，例如一个在3到.5V之间的电源电势、一个在1到1.5V之间的电源电势以及一个接地的电源电势。

在ESD保护装置的本发明实施例的情况下，ESD保护装置包括控制器件，其捕获在分配给ESD保护装置的任意第一线路和第二线路之间的ESD情况，并且因此生成进一步的ESD信号。

这样根据本发明的ESD保护装置有利地不再依赖于被提供的进一步的ESD信号。

在本发明中，还提供一种ESD保护系统，其包括至少一个上面描述的根据本发明的ESD保护装置。该ESD保护系统被设置在至少一个第一线路和第二线路之间，使得在每个第一线路和第二线路之间设置ESD保护系统的至少一个ESD保护装置。另外，每个ESD保护装置都被连接到ESD保护系统的总线，并且进一步的ESD信号通过它被传送给各个ESD保护装置。

在优选的实施例中，ESD保护系统包括至少一个控制系统，其类似于ESD保护装置的情况而可以与所有第一线路和第二线路接触，并且生成进一步的ESD信号并将其传送到总线。

因此根据本发明的ESD保护系统可以捕获发生在任一第一线路和第二线路之间的ESD情况，并且可以通过至少一个ESD保护装置使其转移，如上所述，该ESD保护装置也可以是一个ESD保护器件。为了防止电路遭受电涌，ESD保护系统可以设置成以下形式，使得ESD保护装置、ESD保护器件、以及控制器件(如果有的话)被设置在被保护电路内的某处，这样就可以有利地很灵活地构建ESD保护系统。

本发明优选适用于微电子电路，来防止这些微电子电路遭受静电放电。然而，本发明显然并不局限于该优选的应用领域，而是还可以在使用离散元件构成的电路的情况中使用。

附图说明

下面将参照附图并且在优选实施例的基础上更详细地描述本发明。

图1a表示根据现有技术的晶闸管电路，以及图1b表示相关的电流-电压特性曲线。

图2表示根据现有技术已知的用于改进晶闸管电路的可能情况。

图3表示根据具有传统的电流-电压特性曲线的图2而改进的晶闸管电路的电流-电压特性曲线。

图4表示根据本发明的ESD保护器件的两个实施例。

图5表示根据本发明的ESD保护器件的两个实施例，这些ESD保护器件的一部分被表示成半导体结构。

图6a-d表示根据本发明的ESD保护器件的四个实施例，这些ESD保护器件的更大部分被表示成半导体结构。

图6e表示图6a的实施例，另外由图解表示了由半导体元件形成的元件。

图7表示根据本发明的ESD保护装置，其包括两个晶闸管电路或ESD保护器件。

图8表示图7中表示的ESD保护装置，其具有根据本发明布置的半导体结构。

图9表示根据本发明的ESD保护系统。

图10表示具有两个输入/输出装置的根据本发明的ESD保护系统。

图11表示具有阱区控制电路的根据本发明的ESD保护器件。

具体实施方式

图4a描述了根据本发明的ESD保护器件19，其使ESD保护器件19的第一端子27和第二端子28之间的静电放电得以转移，第一端子27的电势比第二端子28的电势要高(例如，第一端子27可以连接V_DD而第二端子28连接V_SS)。第一端子27被连接到PNP晶体管25的发射极，并且通过NMOS晶体管4和n-阱区电阻11被连接到PNP晶体管25的基极以及NPN晶体管26的集电极。PNP晶体管25的集电极被连接到NPN晶体管26的基极、ESD信号6，并通过p-阱区电阻12被连接到第二端子28。NPN晶体管26的发射极也被连接到第二端子28。通过反相器8反向的ESD信号6控制NMOS晶体管4。PNP晶体管25的基极之前的触点13称作n-阱区接触，NPN晶体管26的基极之前的触点14称作p-阱区接触。ESD信号6由控制器件7提供。该控制器件7包括电容10和电阻9，它们串联连接在第一端子27和第二端子28之间。ESD信号6在电容10和电阻9之间被抽取。参考标记20表示ESD保护器件，它包括控制器件7。换句话说，ESD保护器件19与ESD保护器件20之间的不同在于，ESD保护器件20包括控制器件7，而ESD保护器件19不包括控制器件7。而这意味着ESD保护器件20自己产生ESD信号6，而需要给ESD保护器件19提供ESD信号6。

如果控制器件7捕获到静电放电或者ESD情况，控制器件7则将ESD信号6置为高电势(二进制值1)，它稍微低于第一端子上出现的电势(VDD)。以这种方式，NPN晶体管26的基极被控制抬升，并且NMOS晶体管4被截止，这样第一端子27和n-阱区接触13之间的连接成为高电阻。由于几乎所有电流都通过PNP晶体管25的发射极-基极连接从第一端子27流出，由于从第一端子27到PNP晶体管25基极的连接被断开或成为高电阻，这使得即使在低电流水平下ESD保护器件19或20也可以快速切换(进入晶闸管的导电状态区域)。以这种方式，通过ESD保护器件19或20确保了良好的ESD保护特性。

如果控制器件7没有捕获到ESD情况而处在正常工作状态，ESD信号6则为低电势(二进制值0)，这接近第二端子28上出现的电势(V_SS)。这意味着，由于NMOS晶体管4闭合，所以在正常工作状态下，第一端子27到n-阱区接触13的连接成为低电阻。这确保了不会发生闭锁。

图4a和4b的区别在于：PMOS晶体管5代替了在第一端子27和n-阱区电阻11之间的NMOS晶体管4，而连接在第二端子28和p-阱区电阻12之间。在ESD情况下(ESD信号6具有二进制值1)，PMOS晶体管5断开，这样第二端子和p-阱区接触14之间的连接成为高电阻。由于流到第二端子28的几乎所有电流都通过NPN晶体管26的基极-发射极连接流通，由于从NPN晶体管26的基极到第二端子28的连接被中断或成为高电阻，所以这依次使得在低电流水平下可以快速切换ESD保护器件19或20。以这种方式，如图4a的情况，通过图4b的ESD保护器件19或20确保了良好的ESD保护特性。

图5a表示图4a中的ESD保护器件19或20，ESD保护器件某个部分由半导体结构来表示。在p-衬底18中，示出了n-阱区15和p-阱区16直接相邻，p-阱区16被设置在紧靠n-阱区15的右侧。第一端子或者V_DD通过NMOS晶体管4被连接到n+区域61，该区域被设置在n-阱区15内的左侧。另外，第一端子或者V_DD被连接到p+区域63(PNP晶体管的发射极)，该区域被设置在紧靠n+区域61的右侧，并且由绝缘层17隔开。第二端子或者V_SS被连接到n+区域64(NPN晶体管的发射极)，该区域被设置在p-阱区16内的左侧，p+区域63通过绝缘层17与n+区域64隔开。ESD信号6被连接到p+区域65，该区域被设置在紧靠p-阱区16内的n+区域64的右侧，并且通过绝缘层17分隔。第二端子或者V_SS被连接到p+区域66，该区域在紧靠p-阱区16内的p+区域65的右侧，并且通过绝缘层17隔开。这样，PNP晶体管由p+区域63、n-阱区15以及p-阱区16形成，NPN晶体管由n+区域64、p-阱区16以及n-阱区15形成。

由于NMOS晶体管4通过n+区域61被连接到n-阱区15，所以在图5a所示的实施例中，被连接到n-阱区的电阻由NMOS晶体管4控制或切换。可以制造与该实施例相对应的半导体电路，例如，使用具有p-型晶片的标准“双阱区工艺”。

图5b中所示的ESD保护器件可以与图5a中所示的相类似，出于这个原因，下面仅仅说明区别。代替了通过p+区域65传送ESD信号6，反向的ESD信号6被传送到另一n+区域62，该n+区域62被设置在n+区域61和p+区域63之间的n-阱区15中，并且由绝缘层17隔绝，以便激发ESD保护器件在ESD情况下开启。由于这个原因，p+区域65在图5b所示的ESD保护器件中被省略。然而在图5b中，与图5a相反，第一端子或者V_DD直接被连接到n+区域61，第二端子或者V_SS通过PMOS晶体管5被连接到p+区域66。因此，在图5b所示实施例的情况下，通往p-阱区的连接的电阻由PMOS晶体管5控制或切换，该PMOS晶体管5由非反向ESD信号控制。

在图6a中表示了图4a和5a中表示的ESD保护器件19或20，ESD保护器件的更大部分被表示成半导体结构。因此，在图6a的描述中，仅仅说明与图5a相比的区别和添加的内容。

在图6a表示的ESD保护器件的情况下，在紧靠n-阱区15的左侧具有进一步的p-阱区16′。在该p-阱区16′中，靠左侧设置有n+区域60，并且被连接到第一端子或者V_DD。在图6a的实施例的情况下，与图5a的实施例相反，n+区域61不完全设置在n-阱区15内，而是在p-阱区16′和n-阱区15之间的交界上，并且设置成使得n+区域61的一部分位于p-阱区16′内，而剩余的部分在n-阱区15内。这样，图6a表示的ESD保护器件具有更紧密的有利结构。反向的ESD信号6被连接到n+区域60和n+区域61之间的区域。

在图6e中，再次表示了图6a中表示的ESD保护器件，并且由半导体层形成的元件也被示意地示出。可以看出，在n+区域60和n+区域61之间形成有NMOS晶体管4，并且在NMOS晶体管4和PNP晶体管的基极之间形成有n-阱区电阻11。在p+区域66以及p+区域65与NPN晶体管的基极之间，形成有p-阱区电阻12和进一步的p-阱区电阻12′。图6e表示了ESD保护器件的有益紧凑结构，例如n-阱区15一方面形成PNP晶体管的基极，另一方面形成NPN晶体管的集电极，而p-阱区16一方面形成NPN晶体管的基极，另一方面形成PNP晶体管的集电极。

ESD保护器件的在图6b中表示的实施例与图6a表示的实施例非常相近，因此下面只讨论区别。图6a表示的ESD保护器件在ESD情况下由传送到p+区域65的ESD信号6激励而开启，而在图6b中由反向器8反向的ESD信号6被传送到n+区域61，以在ESD情况下引起晶闸管电路的开启。因此，在图6b所示的实施例的情况下，p+区域65是不必要的，这使得结构更加紧凑。

在图6c中，表示了图5b中所表示的ESD保护器件，其中示出了进一步的半导体结构。因此，仅说明对图5b添加的内容。图5b中的p+区域66被设置在p-阱区16内，而图6c中的p+区域66不仅在p-阱区16内并且也在进一步的n-阱区15′内，该进一步的n-阱区15′被设置在紧靠p-阱区16的右侧。与p+区域66分开设置的一个p+区域67被连接到第二端子或者V_SS。ESD信号6被连接到p+区域66和p+区域67之间的区域，因此PMOS晶体管5在从p+区域67到p+区域66的范围内形成。这样，在图6c所示的实施例的情况下，PMOS晶体管5连接了p-阱区16和第二端子或者V_SS之间的电阻。为了在ESD情况下激励晶闸管电路的开启，在图6c中将反向ESD信号传送到n+区域62。

在图6d中，示出了与图6c所表示的实施例有关的ESD保护器件的实施例，因此，下面仅说明区别。图6c中的反向ESD信号6被传送到n+区域62，而图6d中的ESD信号6被传送到p+区域66，以在ESD情况下激励开启。由于图6d所示的实施例不需要用于ESD信号6的反向器8，因此图6d中所示的实施例与图6b所示的ESD保护器件的实施例相比更加紧凑。

图7表示了ESD保护装置53或54，该装置包括两个晶闸管电路。该ESD保护装置54包括控制器件7，该器件发出进一步的ESD信号6′，而ESD保护装置53并没有它自己的控制器件7，因此进一步的ESD信号6′必须由外部传送到ESD保护装置53。控制器件7不仅捕获V_DD1和V_SS之间的ESD情况，而且捕获V_DD2和V_SS之间的ESD情况。在两种情况下，控制器件7将进一步的ESD信号6′置为高电势(二进制值1)，而如果V_DD1和V_SS之间的ESD情况和V_DD2和V_SS之间的ESD情况都未出现，控制器件7则将进一步的ESD信号6′置为低电势(二进制值0)，几乎对应于V_SS。V_DD1可以是例如范围在1到1.5V的低电源电压，而V_DD2可以是范围在3到5V的更高的电源电压。

ESD保护装置53原则上包括两个如图4a所表示的ESD保护器件19。在ESD保护装置53中只有反向器8仅出现一次，而对于两个ESD保护器件19中的每一个则不是出现一次。为了清楚起见，在图4a中表示出的阱区电阻11、12在图7中没有被表示。被设置在图7中左侧的ESD保护器件在V_DD1和V_SS之间，而被设置在图7中右侧的ESD保护器件在V_DD2和V_SS之间。由于进一步的ESD信号6′被传送到ESD保护装置53的两个ESD保护器件，因此即使ESD情况只发生在V_DD1和V_SS之间或者只发生在V_DD2和V_SS之间，两个ESD保护器件也被激励而开启。下面在作为例子的方案的基础上对这一特别特征做出更详细的说明。

假设电涌在承载V_DD2的线路上出现，而在承载V_DD1的线路上不出现电涌。在这种情况下，在由NMOS晶体管4和电阻9形成的支路中的控制器件7捕获到V_DD2和V_SS之间的ESD情况，因此进一步的ESD信号6被置为二进制值1(高电势)。由于ESD保护装置53的两个ESD保护器件都是以相同的方式被连接到进一步的ESD信号6′，因此两个ESD保护器件都被激励而变成导电的或者被设定成低电阻状态，这样，电涌被转移。这意味着尽管在V_DD1和V_SS之间没有直接的ESD情况，但被设置在V_DD1和V_SS之间的ESD保护器件被切换到低电阻。这对保护V_DD1、V_DD2和V_SS所被传送到的复杂电路是有益的。在ESD情况下，在这种类型的电路中，结果通常是V_SS2和V_DD之间以及V_SS1和V_DD之间都出现电涌。因此即使这时(还)没有检测到V_DD1和V_SS之间的ESD情况，将被设置在V_DD1和V_SS之间的ESD保护器件切换成低电阻也是有益的。

图8表示了怎样才能有利地将图7中所示的ESD保护装置53紧凑地设置成半导体结构，其中为了便于表示省略了反向器8。为了简化图7和图8之间的关系，在图7和图8中的相关点引入了参考标记A-M。图8中表示的ESD保护装置的实施例的特征在于面积特别有效的布局，并且例如被用作功率箝位电路。这里表示的实施例被设置在典型的输入/输出单元内。

在图8中，将由三个p+区域B和两个n+区域A组成的排列所分隔开的两个n-阱区15设置成一个在另一个顶端，其中下面的n-阱区15具有n-阱区接触H，并且上面的n-阱区15具有n-阱区接触I。三个p+区域和两个n+区域被设置成从左到右相互紧靠的一排。在上面的n-阱区15内具有p+区域G，并且在下面的n-阱区15内具有p+区域F。在p+区域G之上和p+区域F之下，分别具有n+区域E和D，并且它一部分被设置在n-阱区15内，一部分被设置在n-阱区15外。上面的n+区域E被连接到多晶硅层33或者L，紧接着是另一n+区域K，并且类似地，下面的n+区域D被连接到多晶硅层33或者M，紧接着是另一n+区域J。

应该注意到，n-阱区15可以延伸到输入/输出单元的极限来形成连续的围绕输入/输出单元的n-阱区保护环。同样，在两个n-阱区之间排列的情况下，可以设置重复排序的次排列来代替周期性变换的p+区域B和n+区域A，其中每个次排列包括由p+区域隔开的两个n+区域。

多晶硅层33形成NMOS晶体管的控制输入L和M，该NMOS晶体管将电阻连接到适当的n-阱区15，也就是说，它们被连接到反向的进一步的ESD信号6′(未示出)。为了在ESD情况下激励开启，进一步的ESD信号6′被传送到B。在J和F处被馈入电源电压V_DD1(1到1.5V)，而在K和G处被馈入电源电压V_DD2(3到5V)。电源电压V_SS(地)被连接到A。

在图8中的ESD保护装置上面，设置有均利用V_DD2工作的NFET驱动器31和PFET驱动器32，而在ESD保护装置下面，设置有为由V_DD1供电的逻辑部分。

图8所示的ESD保护装置提供了如下优点：

·晶闸管电路或者ESD保护器件都划分p+区域B和n+区域A的排列(该排列被设置在n-阱区15之间)。

·采用n+区域D和E，一方面向相应的晶闸管的相应n-阱区建立接触，另一方面作为相应的NMOS晶闸管的源极区域。

·n-阱区15分别保证了相对于V_SS(地)和相对于其它电源电压的F处电源电压V_DD1和G处电源电压V_DD2。

图9表示了保护半导体电路(未示出)免受静电放电的ESD保护系统55。由电源电势V_DD1、V_DD2和V_SS对被保护的半导体电路供电。该ESD保护系统55具有两个控制器件7、三个ESD保护装置或者ESD保护器件19和一个ESD信号总线41。每个控制器件7将进一步的ESD信号6′传送到ESD信号总线41，而每个ESD保护器件19将进一步的ESD信号6′从ESD信号总线41中抽取出来。如果在V_DD1和V_SS之间或者V_DD2和V_SS之间发生ESD情况，这可以由控制器件7捕获，它利用进一步的ESD信号6′与ESD保护器件19交流相应信息。随后ESD保护器件19进入低电阻状态，并且在被保护电路(未示出)被破坏之前转移电涌。

虽然在图9所示的ESD保护系统55的实施例的情况下，只表示了分别被设置在两个线路之间的ESD保护装置或者ESD保护器件19，但ESD保护系统55明显可以具有一个或更多被设置在V_DD1和V_DD2和V_SS之间的ESD保护装置，使得在ESD情况下，这种ESD保护装置确保了在V_DD1和V_SS之间以及V_DD2和V_SS之间都是低电阻连接。

控制器件7和ESD保护器件19或者ESD保护装置可以被设置在由承载V_DD1、V_DD2和V_SS的线路组成的供电网络中的任何地方。必须被考在ESD信号总线41处的进一步的ESD信号6′的信号强度(这是控制ESD保护装置或者ESD保护器件19所必要的)和控制器件7的驱动能力(也即被适当的控制器件7用来产生进一步的ESD信号6′的信号强度)。控制器件7应该被设置在被保护电路的对ESD敏感的电路部分中。

在图10中，表示了ESD保护系统56的另一个实施例。该ESD保护系统56一方面保护不能承受电涌的电路的输入/输出端子42，另一方面保护可以承受电涌的电路的输入/输出端子43。不能承受电涌的电路可以被理解为没有被设计成在其输入/输出端子上承受高于其电源电势(V_DD)的电势的电路。相反，可以承受电涌的电路在其输入/输出端子可以承受高于其电源电势(V_DD)的电势。

ESD保护系统56包括一个控制器件7、两个ESD保护器件19、一个ESD信号总线41和一个浮动总线44。在V_SS和端子42之间以及端子42和V_DD之间，在每种情况下，二极管3按正向方向连接，这样如果在端子42上存在的电势在V_SS和V_DD之间，则记录不到流经二极管3的电流。另外，NFET驱动晶体管31连接在V_SS和端子42之间，PFET驱动晶体管32连接在端子42和V_DD之间。如果端子42作为输出工作，则这两个驱动晶体管31、32交替动作。输入/输出端子43和输入/输出端子42的区别仅在于，上面的二极管3不被连接到V_DD而是被连接到浮动总线44。

如果电涌或者大于V_DD的电势现在出现在端子42处，则上面的二极管3变成导通，因此在端子42上出现的电涌被转移到承载V_DD的线路上。承载V_DD的线路上的电涌由控制器件7捕获，从而该控制器件7设置进一步的ESD信号6′。两个ESD保护器件19随后进入低电阻状态，这样承载V_DD的线路上的电涌由左侧的ESD保护器件转移到承载V_SS的线路上。在属于可以承受电涌的电路(未示出)的端子43的情况下，出现在端子43处的电涌通过上面的二极管3转移到浮动总线44。这种电涌也由控制器件7捕获，从而该控制器件7依次设置进一步的ESD信号6′，这样承载V_SS的线路上的电涌由右侧的ESD保护器件19转移。

在图11中，表示了包括阱区控制电路45的ESD保护器件51。该ESD保护器件51包括输入/输出装置52、晶闸管电路1、控制器件7、NMOS晶体管4以及阱区控制电路45。输入/输出装置52具有输入/输出端子43、切换位于端子43和电源电压V_DD之间的连接的PFET驱动晶体管32、以及切换位于端子43和电源电压V_SS之间的连接的NFET驱动晶体管31。晶闸管电路1包括PNP晶体管25和NPN晶体管26，其中PNP晶体管25的发射极被连接到端子43。PNP晶体管25的集电极被连接到NPN晶体管26的基极、NPN晶体管26的发射极、V_SS以及由控制器件7输出的ESD信号。阱区控制电路45被连接到端子43、V_DD以及V_SS，并且在输出侧输出阱区控制信号57，该阱区控制电路45接收作为电势的V_DD最大值和在端子43上出现的电势。阱区控制信号57一方面控制PFET驱动晶体管32的阱区电势，另一方面通过NMOS晶体管4和n-阱区电阻(未示出)被连接到PNP晶体管25的基极和NPN晶体管26的集电极。

图11中所示的ESD保护器件尤其用于半导体电路的情况，其中在通常工作状态下禁止阱区接触直接与电源电压线路V_DD相连接。这适用于例如可承受电涌的电路的输入/输出端子的n-阱区。在这样半导体电路的情况下，根据现有技术通过特定阱区控制电路调节驱动晶体管的阱区电势是已知的。在图11所示的ESD保护器件51的情况下，该阱区控制电路45这时另外还被用于调节晶闸管电路1的n-阱区的电势。如前面说明的实施例可知，在阱区控制信号57和晶闸管电路1的n-阱区接触之间连接了NMOS晶体管4，以便改变或切换晶闸管电路1的n-阱区电阻。

Claims (34)

1、一种ESD保护器件，

其连接在第一线路和第二线路之间，并且包括一方面被连接到所述第一线路、另一方面被连接到所述第二线路的晶闸管，

其中在所述第一线路和第二线路之间发生ESD的情况下，ESD信号的值与没有发生ESD情况时的值不同，而且该ESD信号被传送到ESD保护器件，并且

其中将ESD保护器件设计成：如果所述ESD保护器件凭借所述ESD信号检测到ESD情况，则与非ESD情况相比，该ESD保护器件提高所述ESD保护器件的电阻，并且

如果ESD保护器件检测到不再出现ESD情况，该ESD保护器件就再次降低电阻。

2、根据权利要求1的ESD保护器件，

其中所述晶闸管包括被连接到所述第一线路的第一端子和被连接到所述第二线路的第二端子，

其中所述ESD保护器件包括被设置在所述第一端子和所述晶闸管内的第一点之间或者在所述第二端子和所述晶闸管内的第二点之间的开关，并且

其中将所述ESD保护器件设计成：所述ESD保护器件以这种方式控制所述的开关，即所述开关在ESD情况下断开，在非ESD情况下闭合。

3、根据权利要求2的ESD保护器件，

其中所述晶闸管包括第一传导型的第一晶体管和与第一传导型不同的第二传导型的第二晶体管，

其中所述晶闸管的所述第一端子被连接到第一晶体管的等同于发射极的第一端子，并且通过所述ESD保护器件的开关被连接到所述第一晶体管的控制输入和所述第二晶体管的等同于集电极的第一端子，

其中所述第一晶体管的等同于集电极的第二端子被连接到所述第二晶体管的控制输入、所述晶闸管的所述第二端子以及所述第二晶体管的等同于发射极的第二端子，并且

其中将所述ESD保护器件设计成：在ESD情况下，所述ESD保护器件依靠所述ESD信号断开所述开关，并依靠所述ESD信号控制所述晶闸管变成导通，而在非ESD情况下，依靠所述ESD信号闭合所述开关。

4、根据权利要求2的ESD保护器件，

其中所述晶闸管包括第一传导型的第一晶体管、与第一传导型不同的第二传导型的第二晶体管、待与所述第一线路相连接的第一端子、和待与所述第二线路相连接的第二端子，

其中所述晶闸管的所述第一端子被连接到所述第一晶体管的等同于发射极的第一端子、所述第一晶体管的控制输入、以及所述第二晶体管的等同于集电极的第一端子，

其中所述晶闸管的所述第二端子被连接到所述第二晶体管的等同于发射极的第二端子，并通过所述ESD保护器件的开关被连接到所述第一晶体管的等同于集电极的第二端子，以及被连接到所述第二晶体管的控制输入，并且

其中所述ESD保护器件为这种形式：即在ESD情况下，所述ESD保护器件依靠所述ESD信号断开所述开关，并依靠所述ESD信号控制所述晶闸管变成导通，而在非ESD情况下，依靠所述ESD信号闭合所述开关。

5、根据权利要求2的ESD保护器件，

其中所述开关为晶体管。

6、根据权利要求5的ESD保护器件，

其中所述ESD保护器件具有n+区域，并且所述ESD保护器件为这种形式，即所述晶体管和晶闸管都包括这种n+区域。

7、根据权利要求5的ESD保护器件，

其中将所述ESD保护器件设计成：在一p-衬底内，一n-阱区靠近一第一p-阱区和一第二p-阱区，

其中在所述第一p-阱区内有被连接到所述第一线路的一第一n+区域，

其中一第二n+区域被设置在所述第一p-阱区内和所述n-阱区内，这使得在所述第一和第二n+区域之间传送反向的ESD信号成为可能，

其中在与所述第二n+区域绝缘的所述n-阱区中，具有被连接到所述第一线路的一第一p+区域，并且

其中在所述第二p-阱区中具有被连接到所述第二线路的一第三n+区域、与所述第三n+区域绝缘并被连接到所述ESD信号的一第二p+区域、以及与所述第三n+区域和所述第二p+区域绝缘并被连接到所述第二线路的一第三p+区域。

8、根据权利要求5的ESD保护器件，

其中将所述ESD保护器件设计成：在一p-衬底内，一n-阱区靠近一第一p-阱区和一第二p-阱区，

其中在所述第一p-阱区内有被连接到所述第一线路的一第一n+区域，

其中与所述第一n+区域绝缘的一第二n+区域被设置在所述第一p-阱区内和所述n-阱区内，这使得为该第二n+区域传送反向的ESD信号成为可能，并且这使得在所述第一和第二n+区域之间传送反向的ESD信号成为可能，

其中在与所述第二n+区域绝缘的所述n-阱区，具有被连接到所述第一线路的一第一p+区域，并且

其中在所述第二p-阱区中具有被连接到所述第二线路的一第三n+区域、与所述第三n+区域绝缘并被连接到所述第二线路的一第二p+区域。

9、根据权利要求5的ESD保护器件，

其中所述ESD保护器件具有一p+区域，并且将所述ESD保护器件设计成使得所述晶体管和晶闸管都包括这种p+区域。

10、根据权利要求5的ESD保护器件，

其中将所述ESD保护器件设计成：在一p-衬底内，一p-阱区靠近一第一n-阱区和一第二n-阱区，

其中在所述第一n-阱区内具有被连接到所述第一线路的一第一n+区域、与所述第一n+区域绝缘并且将反向的ESD信号传送到其上的一第二n+区域、以及与所述第一和第二n+区域绝缘并且被连接到所述第一线路的一第一p+区域，

其中在所述p-阱区内有被连接到所述第二线路的一第三n+区域，

其中与所述第三n+区域绝缘的一第二p+区域被设置在所述p-阱区内和所述第二n-阱区内，并且

其中，在所述第二p-阱区内具有与所述第二p+区域绝缘并且被连接到所述第二线路的一第三p+区域，这使得在所述第二和第三p+区域之间传送所述ESD信号成为可能。

11、根据权利要求5的ESD保护器件，

其中将所述ESD保护器件设计成：在一p-衬底内，一p-阱区靠近一第一n-阱区和一第二n-阱区，

其中在所述第一n-阱区内具有被连接到所述第一线路的一第一n+区域、与所述第一n+区域绝缘并且被连接到所述第一线路的一第一p+区域，

其中在所述p-阱区内具有被连接到所述第二线路的一第二n+区域，

其中与所述第二n+区域绝缘的一第二p+区域被设置在所述p-阱区内和所述第二n-阱区内，并且所述ESD信号被传送到该第二p+区域那里，并且

其中，在所述第二p-阱区内具有被连接到所述第二线路的一第三p+区域，这使得在所述第二和第三p+区域之间传送所述ESD信号成为可能。

12、根据权利要求1的ESD保护器件，

所述第一线路的电势高于所述第二线路的电势。

13、根据权利要求1的ESD保护器件，

所述第一线路和第二线路为电源电压线路。

14、根据权利要求1的ESD保护器件，

其中所述ESD保护器件包括一控制器件，并且

其中将所述控制器件设计成使得所述控制器件检测所述第一和第二线路之间的ESD情况，并产生ESD信号。

15、根据权利要求14的ESD保护器件，

其中该ESD保护器件包括具有输入/输出端子的输入/输出装置、第一和第二驱动晶体管、以及一控制电路，

其中将所述控制电路设计成在所述控制电路的输出处抽取所述第一线路的电势和所述输入/输出端子的电势的最大值，

其中将所述ESD保护器件设计成使得所述第一线路通过所述第一驱动晶体管被连接到第一晶体管的第一端子，

其中所述控制电路的输出与所述第一驱动晶体管的阱区接触相连接，并通过所述开关被连接到所述第一晶体管的控制输入以及第二晶体管的第一端子，

其中所述输入/输出端子被连接到所述第一晶体管的所述第一端子，

其中将所述控制器件设计成使得所述控制器件检测在所述输入/输出器件和所述第二线路之间的ESD情况，并产生ESD信号，并且

其中所述输入/输出器件通过所述第二驱动晶体管被连接到所述第二线路。

16、根据权利要求1的ESD保护器件，

其中ESD信号是范围在第一电源电压VDD和第二电源电压VSS之间的信号。

17、一种ESD保护装置，

其中该ESD保护装置包括至少一个如权利要求1-15中之一所述的ESD保护器件，

其中该ESD保护装置被设置在至少一个第一线路和第二线路之间，该至少一个第一线路的数量和该至少一个ESD保护器件的数量相等，

其中在所述至少一个第一线路的每一个和所述第二线路之间设置该至少一个ESD保护器件中的一个，

其中将一进一步的ESD信号传送到所述ESD保护装置，并且在所述至少一个第一线路中的任一个和所述第二线路之间发生ESD情况的情况下，该进一步的ESD信号具有与在所述至少一个第一线路中的任一个和所述第二线路之间未发生ESD情况时不同的值，并且

其中将所述ESD保护装置设计成使得所述ESD保护装置给每个ESD保护器件传送所述进一步的ESD信号，以作为所述ESD保护器件的所述ESD信号。

18、根据权利要求17的ESD保护装置，

其中该ESD保护装置包括恰好一个第一ESD保护器件和一个第二ESD保护器件。

19、根据权利要求18的ESD保护装置，

其中该ESD保护装置包括至少一个n+区域和至少一个p+区域，并且

其中将该ESD保护装置设计成使得第一ESD保护器件的晶闸管和第二ESD保护器件的晶闸管都包括至少一个n+区域和/或至少一个p+区域。

20、根据权利要求18的ESD保护装置，

其中将所述ESD保护装置设计成使得第一ESD保护器件的第一晶体管的第一端子的区域等同于第二ESD保护器件的第一晶体管的第一端子的区域，或者第一ESD保护器件的第二晶体管的控制输入区域等同于第二ESD保护器件的第二晶体管的控制输入区域。

21、根据权利要求18的ESD保护装置，

其中该ESD保护装置被设置在一第一线路及一另外的第一线路与所述第二线路之间，

其中将所述ESD保护装置设计成在从顶端到底端的方向上：

(i)在顶端，具有一第一n-阱区，在所述第一n-阱区下面是由一装置分隔的一第二n-阱区，

(ii)在所述第一n-阱区上面，具有待被连接到所述另外的第一线路的一第一n+区域，

(iii)在所述n+区域下面，具有一部分在所述第一n-阱区之内、其余部分在所述第一n-阱区之外的一第二n+区域，并且该第二n+区域由一第一多晶硅栅极区域与所述第一n+区域分隔开，反向的进一步的ESD信号传送到该第二n+区域那里，

(iv)在所述第一n-阱区内，在所述第二n+区域下面并与其分隔开地，设有被连接到所述另外的第一线路的一第一p+区域，

(v)在所述第二n+阱区下面具有被连接到所述第一线路的一第三n+区域，

(vi)在所述第三n+区域上面，具有一部分在所述第二n-阱区之内、其余部分在所述第二n-阱区之外的一第四n+区域，并且该第四n+区域通过一第二多晶硅栅极区域与所述第三n+区域分隔开，并且反向的进一步的ESD信号传送到该该第四n+区域，

(vii)在所述第二n-阱区之内，在所述第四n+区域上面并与其分隔开地，设有被连接到所述第一线路的一第二p+区域，

(viii)该装置包括至少一个被连接到所述进一步的ESD信号的第三p+区域和至少一个被连接到所述第二线路的第五n+区域。

22、根据权利要求21的ESD保护装置，

其中所述至少一个第三p+区域和所述至少一个第五n+区域在从左到右的方向上相邻地设置。

23、根据权利要求17的ESD保护装置，

其中每个第一线路的电势高于所述第二线路的电势。

24、根据权利要求17的ESD保护装置，

其中每个第一线路和所述第二线路是电源电压线路。

25、根据权利要求17的ESD保护装置，

其中所述ESD保护装置包括一控制器件，并且

其中将所述控制器件设计成使得该控制器件检测在所述至少一个第一线路的任一个和所述第二线路之间的ESD情况，并产生所述进一步的ESD信号。

26、根据权利要求25的ESD保护装置，

其中该ESD保护装置被设置在两个第一线路和所述第二线路之间，

其中该控制器件包括多个串联连接的二极管、一个晶体管和一个电阻，

其中所述二极管在正向方向上被连接在所述第一线路中的一个和所述电阻的一第一端子之间，

其中所述晶体管连接在所述第一线路中的另一个和所述电阻的所述第一端子之间，

其中所述晶体管的所述控制端子和所述电阻的一第二端子被连接到所述第二线路，并且

其中所述进一步的ESD信号在所述电阻的所述第一端子处被抽取。

27、一种ESD保护系统，

其中该ESD保护系统包括至少一个根据权利要求17-26中之一所述的ESD保护装置，

其中该ESD保护系统被设置在至少一个第一线路和所述第二线路之间，

其中所述ESD保护系统的该至少一个ESD保护装置被设置在所述至少一个第一线路的每一个和所述第二线路之间，并且

其中每个ESD保护装置被连接到所述ESD保护系统的一总线，通过该总线，所述进一步的ESD信号被传送到每个ESD保护装置。

28、根据权利要求27的ESD保护系统，

其中该ESD保护系统包括至少一个控制器件，并且每个控制器件设计成使得每个控制器件检测在所述至少一个第一线路中的任一个和所述第二线路之间的ESD情况，并产生所述进一步的ESD信号和将它传送到所述总线中。

29、根据权利要求27的ESD保护系统，

其中该ESD保护系统包括具有输入/输出端子的第一输入/输出装置、驱动晶体管、第一二极管以及第二二极管，

其中将所述第一输入/输出装置设计成使得该输入/输出端子被连接到所述第一二极管的阳极端子和所述第二二极管的阴极端子，并且

其中所述输入/输出端子通过驱动晶体管和所述第一二极管的阴极端子被连接到所述至少一个第一线路中的一个，并且所述第二二极管的阳极端子被连接到所述第二线路。

30、根据权利要求27的ESD保护系统，

其中该至少一个第一线路具有至少两个第一线路，

其中该ESD保护系统包括具有输入/输出端子的第二输入/输出装置、驱动晶体管、第一二极管以及第二二极管，

其中将所述第二输入/输出装置设置成使得该输入/输出端子被连接到所述第一二极管的阳极端子和所述第二二极管的阴极端子，并且

其中所述输入/输出端子通过驱动晶体管被连接到所述至少一个第一线路中的一个，所述第一二极管的阴极端子被连接到所述至少一个第一线路中的另一个，并且所述第二二极管的阳极端子被连接到所述第二线路。

31、根据权利要求30的ESD保护系统，

其中所述至少一个第一线路中的所述另一个是该ESD保护系统的浮动总线线路。

32、一种半导体电路，其包括需要防ESD的电路和根据权利要求1-15中之一所述的用来保护该电路的ESD保护器件。

33、一种半导体电路，其包括需要防ESD的电路和根据权利要求17-26中之一所述的用来保护该电路的ESD保护装置。

34、一种半导体电路，其包括需要防ESD的电路和根据权利要求27-31中之一所述的用来保护该电路的ESD保护系统。

Images