CN100502231C - BiCMOS对数放大器 - Google Patents

Abstract

一种BiCMOS对数放大器，属于集成电路设计及信号处理的技术领域。该放大器具有与已有的CMOS或Bipolar对数放大器相同的电路结构：由直流电平反馈电路、单端-差分转换电路、电流相加电路和电流-电压转换电路与五个单级限幅检波单元级联的模块组成，其特征在于，所述的单级限幅检波单元是由Bipolar电路与CMOS电路组成的单级限幅检波单元。该放大器结合了Bipolar电路和CMOS电路的特点，有结构简单，线性度好，功耗低，芯片占用面积少，RSSI的动态范围可调的优点。

Description

BiCMOS对数放大器

技术领域

本发明涉及一种BiCMOS对数放大器，属于集成电路设计及信号处理的技术领域。

背景技术

随着微电子技术与通信技术的日新月异，人们对于无线产品的需求也越来越大。特别在一些高性能的接收机中都需要对数放大器来对大范围的中频信号进行信号压制，产生包含输入信号相位与频率信息的方波，供下一级电路进行处理。对数放大器为信号解调电路的一个组成部分。同时，对数放大器还完成了接收信号强度指示(RSSI)的功能。利用对数放大器RSSI端输出的电压与输入信号分贝值成正比的特性来完成对输入信号强度的测量。当前普遍采用的对数放大器的电路是由一个限幅放大器和一个检波器(也叫跨导单元)来组成单个限幅检波单元，再将多个完全相同的单级限幅检波单元级联成连续检测对数放大器(SDLA)，从而实现对输入信号进行对数放大，即实现输入信号-输出信号传输曲线呈对数形的功能。见图1。对于单级限幅检波单元，目前已报道的技术都是CMOS电路或Bipolar电路，CMOS限幅检波单元结构比较复杂，例如Katsuji Kimura在1993年1月IEEE的《固态电路》杂志上发表的‘A CMOS logarithmic lFamplifier with unbalanced source-coupled pairs(一种含不平衡源极耦合型差分对的CMOS中频对数放大器)’。见图2。同时，CMOS限幅检波单元的线性度也不高。Bipolar限幅检波单元功耗比较高，相对于CMOS限幅检波单元而言，需要大量电阻，而且负载电阻的尺寸比较大，要占用较大的芯片面积，增加了成本，同时负载电阻的精度不高，会直接影响到限幅放大器的增益的稳定度，进而影响到对数放大器RSSI输出的动态范围。例如Tsuneo Tsukahara在1997年的IEEE国际固态电路会议上发表的‘A 2GHz 60dB dynamic-range Silogarithmic limiting amplifier with low phase deviations(一种2GHz的、动态范围为60dB的和具有低相位偏差的硅对数限幅放大器)’。见图3。

发明内容

本发明的目的是推出一种BiCMOS对数放大器。它的优点是它结合了Bipolar电路和CMOS电路两者的特点，结构简单，线性度好，功耗低，芯片占用面积少，RSSI的动态范围可调。

本发明的技术方案是一种BiCMOS对数放大器，具有与已有的CMOS或Bipolar对数放大器相同的电路结构：由直流电平反馈电路、单端-差分转换电路、电流相加电路和电流-电压转换电路与五个单级限幅检波单元级联的模块组成，其特征在于，所述的单级限幅检波单元是由Bipolar电路与CMOS电路组成的单级限幅检波单元。

现结合附图，详细描述本发明的技术方案。

一种BiCMOS对数放大器，由直流电平反馈电路1、单端-差分转换电路2、电流相加电路3、电流-电压转换电路4和五个单级限幅检波单元级联的模块5组成，直流电平反馈电路1有正向输入端in11、反向输入端in12、正向输出端out11和反向输出端out12，单端-差分转换电路2有正向输入端in21、反向输入端in22、正向输出端out21和反向输出端out22，电流相加电路3有电流输入端in31、电流输入端in32、电流输入端in33、电流输入端in34、电流输入端in35、电流输出端out31和电流输出端out32，电流-电压转换电路4有电流输入端in41和电压输出端out41，五个单级限幅检波单元级联的模块5有正向输入端input11、反向输入端input12、电压控制端ctrl、正向输出端out51、反向输出端out52、电流输出端output1、电流输出端output2、电流输出端output3、电流输出端output4和电流输出端output5，五个单级限幅检波单元级联的模块5的正向输出端out51和反向输出端out52分别与直流电平反馈电路1的正向输入端in11和反向输入端in12连接，直流电平反馈电路1的正向输出端out11和反向输出端out12分别与单端-差分转换电路2的正向输入端in21和反向输入端in22连接，单端-差分转换电路2的正向输入端in21为所述的对数放大器的单端信号输入端，电流相加电路3的电流输出端out31为对数放大器的RSSI输出端，电流相加电路3的电流输出端out32与电流-电压转换电路4的电流输入端in41连接，电流-电压转换电路4的电压输出端out41为所述的对数放大器的输出端，其特征在于，所述的单级限幅检波单元是BiCMOS单级限幅检波单元，五个单级限幅检波单元级联的模块5中的第一个单级限幅检波单元51由第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、第五晶体管Q5、第一二极管D1、第二二极管D2、第一电流源I1、第二电流源I2、第三电流源I3、第一电阻R1和第二电阻R2组成，第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、第五晶体管Q5是双极型的NPN管，第一MOS管M1、第三MOS管M3是PMOS管，第二MOS管M2、第四MOS管M4是NMOS管，第三晶体管Q3为跨导单元，第一晶体管Q1、第二晶体管Q2和第三晶体管Q3的发射极连在一起后与第一电流源I1的一端连接，第一电流源I1的另一端接地，第一晶体管Q1的基极和第二晶体管Q2的基极分别是正向输入端input11和反向输入端input12，第一电阻R1跨接在第一晶体管Q1的基极和第三晶体管Q3的基极之间，第二电阻R2跨接在第二晶体管Q2的基极和第三晶体管Q3的基极之间，第一晶体管Q1的集电极、第一MOS管M1的漏级、第二MOS管M2的源级连接，第三晶体管Q3的集电极为电流输出端output1，第二MOS管M2的栅极和漏级与电源正端Vcc连接，第二MOS管M2的衬底接地，第一MOS管M1的源级和衬底与电源正端Vcc连接，第一MOS管M1的栅极为电压控制端ctrl1，第二晶体管Q2的集电极、第三MOS管M3的漏级、第四MOS管M4的源级连接，第四MOS管M4的栅极和漏级与电源正端Vcc连接，第四MOS管M4的衬底接地，第三MOS管M3的源级和衬底与电源正端Vcc连接，第三MOS管M3的栅极与电压控制端ctrl1连接，第四晶体管Q4的基极和第五晶体管Q5的基极分别与第一晶体管Q1的集电极和第二晶体管Q2的集电极连接，第四晶体管Q4的集电极和第五晶体管Q5的集电极与电源正端Vcc连接，第一二极管D1的阳极和阴极分别与第四晶体管Q4的发射极和第二电流源I2的一端连接，第二电流源I2的另一端接地，第二二极管D2的阳极和阴极分别与第五晶体管Q5的发射极和第三电流源I3的一端连接，第三电流源I3的另一端接地，第一二极管D1的阴极和第二二极管D2的阴极分别与反向输出端out12和正向输出端out11连接，第一个单级限幅检波单元51有正向输入端input11、反向输入端input12、正向输出端out11、反向输出端out12、电压控制端ctrl1和电流输出端output1，第二个单级限幅检波单元52有正向输入端input21、反向输入端input22、正向输出端out21、反向输出端out22、电压控制端ctrl2和电流输出端output2，第三个单级限幅检波单元53有正向输入端input31、反向输入端input32、正向输出端out31、反向输出端out32、电压控制端ctrl3和电流输出端output3，第四个单级限幅检波单元54有正向输入端input41、反向输入端input42、正向输出端out41、反向输出端out42、电压控制端ctrl4和电流输出端output4，第五个单级限幅检波单元55有正向输入端input51、反向输入端input52、正向输出端out51、反向输出端out52、电压控制端ctrl5和电流输出端output5，电压控制端ctrl1、电压控制端ctrl2、电压控制端ctrl3、电压控制端ctrl4和电压控制端ctrl5连接在一起组成五个单级限幅检波单元级联的模块5的电压控制端ctrl，第一个单级限幅检波单元51的正向输出端out11和反向输出端out12分别与第二个BiCMOS单级限幅检波单元52的正向输入端input21和反向输入端input22连接，第二个单级限幅检波单元52的正向输出端out21和反向输出端out22分别与第三个单级限幅检波单元53的正向输入端input31和反向输入端input32连接，第三个单级限幅检波单元53的正向输出端out31和反向输出端out32分别与第四个单级限幅检波单元54的正向输入端input41和反向输入端input42连接，第四个单级限幅检波单元54的正向输出端out41和反向输出端out42分别与第五个单级限幅检波单元55的正向输入端input51和反向输入端input52连接，电流输出端output1、电流输出端output2、电流输出端output3、电流输出端output4和电流输出端output5分别与电流相加电路3的电流输入端in31、电流输入端in32、电流输入端in33、电流输入端in34和电流输入端in35连接，单端-差分转换电路2的正向输出端out21和反向输出端out22分别与五个单级限幅检波单元级联的模块5的正向输入端input11和反向输入端input12连接。

本发明的有益效果是：

1、在实现对信号对数放大的功能的同时，能通过馈加在电压控制端ctrl的外部电压来改变每级BiCMOS限幅检波单元的增益，从而可以根据需要改变所述的对数放大器的总增益和动态范围。

2、由于它结构简单，同时跨导单元与BiCMOS限幅检波单元共用一个电流源，因此它的功耗比较低。

3、在BiCMOS限幅检波单元中，充分利用了BiCMOS的技术特点，用CMOS管作为负载管代替了一般负载电阻，这样，在制作BiCMOS对数放大器的集成电路时，可以节省很大的芯片面积。与Bipolar集成电路工艺相比，用0.8μm的CMOS集成电路工艺制作代替负载电阻的CMOS管，即MOS电阻，可节省75％到80％的芯片面积。而且，MOS电阻的精度也比一般的电阻的精度高得多。BiCMOS限幅检波单元的级数越多，节省芯片面积的效果越明显。此外，利用了Bipolar晶体管，即双极型晶体管作为跨导单元能得到很好的线性度。

附图说明

图1为本发明的对数放大器的输入-输出特性曲线。

图2为已有的对数放大器的单级CMOS限幅检波单元的电路图。

图3为已有的对数放大器的单级Bipolar限幅检波单元的电路图。

图4为已有的对数放大器的电路结构框图。

图5为本发明的对数放大器的单级BiCMOS限幅检波单元的电路图。

具体实施方式

本发明的技术方案就是具体的实施例，这里就不再附加实施例。下面详尽介绍本发明技术方案的工作原理。如前所述，本发明的对数放大器含五个BiCMOS单级限幅检波单元级联的电路，利用每一级的限幅曲线的叠加来完成向对数曲线的逼近。现以第一个单级限幅检波单元51，即BiCMOS单级限幅检波单元为例说明之。

假设加在第一晶体管Q1基极的正向输入信号为 $V_{{\mathrm{in}}^{+}}=V_{\mathrm{ic}}+\frac{V_{\mathrm{id}}}{2},$ 加在第二晶体管Q2的基极的反向输入信号为 $V_{i{n}^{-}}=V_{\mathrm{ic}}-\frac{V_{\mathrm{id}}}{2},$ 其中V_ic为共模信号，V_id为差模信号。则第三晶体管Q3基极电压为 $V_B=\frac{V_{{\mathrm{in}}^{+}}+V_{{\mathrm{in}}^{-}}}{2}=V_{\mathrm{ic}},$ 第三晶体管Q3的基极和发射极的压降为 $V_{\mathrm{be}3}=V_B-(V_{\mathrm{ic}}+\left|\frac{V_{\mathrm{id}}}{2}\right|-V_{\mathrm{BE}}),$ V_BE为第三晶体管Q3的BE结压降。第三晶体管Q3的发射极电压始终是三个管子中基极电压最高值减去一个V_BE。那么第三晶体管Q3的集电极输出电流为 $I_{c3}=I_S\exp \frac{V_{\mathrm{be}3}}{V_T}=I_S\exp \frac{V_B-(V_{\mathrm{ic}}+\left|\frac{V_{\mathrm{id}}}{2}\right|-V_{\mathrm{BE}})}{V_T},$ 其中I_S为第三晶体管Q3的饱和电流，V_T为第三晶体管Q3的热电压值，在温度为300K时V_Υ≈26mV。当输入差分信号的值相差很大时(一般为300mV)，则BiCMOS单级限幅检波单元呈现ECL电路特性。例如第一晶体管Q1的基极电压比第二晶体管Q2的基极电压高300mV，那么第一晶体管Q1导通，而第二晶体管Q2和第三晶体管Q3截止，跨导单元输出电流为0。当对数放大器输入信号幅度很小时，每一级BiCMOS单级限幅检波单元的限幅放大器都正常放大，跨导单元输出电流与输入信号幅度成正比。当输入信号增大到一定值时，第五个BiCMOS单级限幅检波单元55的限幅放大器达到饱和状态，跨导单元输出电流为0，其他四个BiCMOS单级限幅检波单元的限幅放大器依然正常放大。随着信号幅度的逐渐增大，从BiCMOS单级限幅检波单元55的限幅放大器开始，BiCMOS单级限幅检波单元54的限幅放大器，BiCMOS单级限幅检波单元53的限幅放大器，BiCMOS单级限幅检波单元52的限幅放大器，一直到BiCMOS单级限幅检波单元51的限幅放大器相继达到饱和状态，各级电路的跨导单元输出的电流之和与输入信号成对数关系。对于每一个限幅放大器，本发明都采用了MOS管作为其负载，利用其有源电阻来代替一般的无源电阻，这样，制作所述的BiCMOS对数放大器的集成电路时，就可以节约很大的芯片面积。第二MOS管M2栅极和漏级短接，它所呈现的线性电阻值为 $\frac{1}{g_m}=\frac{1}{\sqrt{{2I}_{D}u{C}_{\mathrm{ox}}\frac{W}{L}}},$ 其中I_D为流过这个管子的电流，u为电子迁移率，C_ox为栅电容，W和L分别为MOS管的宽度和长度。在限幅放大器的电流源一定的情况下要得到高的增益就必须要有高的负载，从负载电阻的公式中可以看出，要提高负载电阻，可以减小I_D和W/L的比值。第一MOS管M1的作用就是一个电流源，通过改变其栅极电压来改变流过第二MOS管M2的电流，从而达到调节整个限幅放大器的增益和控制整个限幅放大器的动态范围的目的。如图4所示，将多级上述的限幅放大器和跨导单元串联，将每一级跨导单元输出的电流通过电流相加电路3进行相加，就能得到RSSI输出。同时将电流相加电路3的输出电流通过电流-电压转换电路4，就能得到与输入信号呈对数关系的输出信号。

Claims (1)

1、一种BiCMOS对数放大器，由直流电平反馈电路(1)、单端-差分转换电路(2)、电流相加电路(3)、电流-电压转换电路(4)和五个单级限幅检波单元级联的模块(5)组成，直流电平反馈电路(1)有正向输入端(in11)、反向输入端(in12)、正向输出端(out11)和反向输出端(out12)，单端-差分转换电路(2)有正向输入端(in21)、反向输入端(in22)、正向输出端(out21)和反向输出端(out22)，电流相加电路(3)有电流输入端(in31)、电流输入端(in32)、电流输入端(in33)、电流输入端(in34)、电流输入端(in35)、电流输出端(out31)和电流输出端(out32)，电流-电压转换电路(4)有电流输入端(in41)和电压输出端(out41)，五个单级限幅检波单元级联的模块(5)有正向输入端(input11)、反向输入端(input12)、电压控制端(ctrl)、正向输出端(out51)、反向输出端(out52)、电流输出端(output1)、电流输出端(output2)、电流输出端(output3)、电流输出端(output4)和电流输出端(output5)，五个单级限幅检波单元级联的模块(5)的正向输出端(out51)和反向输出端(out52)分别与直流电平反馈电路(1)的正向输入端(in11)和反向输入端(in12)连接，直流电平反馈电路(1)的正向输出端(out11)和反向输出端(out12)分别与单端-差分转换电路(2)的正向输入端(in21)和反向输入端(in22)连接，单端-差分转换电路(2)的正向输入端(in21)为所述的对数放大器的单端信号输入端，电流相加电路(3)的电流输出端(out31)为对数放大器的RSSI输出端，电流相加电路(3)的电流输出端(out32)与电流-电压转换电路(4)的电流输入端(in41)连接，电流-电压转换电路(4)的电压输出端(out41)为所述的对数放大器的输出端，其特征在于，所述的单级限幅检波单元是BiCMOS单级限幅检波单元，五个单级限幅检波单元级联的模块(5)中的第一个单级限幅检波单元(51)由第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第一晶体管(Q1)、第二晶体管(Q2)、第三晶体管(Q3)、第四晶体管(Q4)、第五晶体管(Q5)、第一二极管(D1)、第二二极管(D2)、第一电流源(I1)、第二电流源(I2)、第三电流源(I3)、第一电阻(R1)和第二电阻(R2)组成，第一晶体管(Q1)、第二晶体管(Q2)、第三晶体管(Q3)、第四晶体管(Q4)、第五晶体管(Q5)是双极型的NPN管，第一MOS管(M1)、第三MOS管(M3)是PMOS管，第MOS管(M2)、第四MOS管(M4)是NMOS管，第三晶体管(Q3)为跨导单元，第一晶体管(Q1)、第二晶体管(Q2)和第三晶体管(Q3)的发射极连在一起后与第一电流源(I1)的一端连接，第一电流源(I1)的另一端接地，第一晶体管(Q1)的基极和第二晶体管(Q2)的基极分别是正向输入端(input11)和反向输入端(input12)，第一电阻R1跨接在第一晶体管(Q1)的基极和第三晶体管(Q3)的基极之间，第二电阻(R2)跨接在第二晶体管(Q2)的基极和第三晶体管(Q3)的基极之间，第一晶体管(Q1)的集电极、第一MOS管(M1)的漏级、第二MOS管(M2)的源级连接，第三晶体管(Q3)的集电极为电流输出端(output1)，第二MOS管(M2)的栅极和漏级与电源正端(Vcc)连接，第二MOS管(M2)的衬底接地，第一MOS管(M1)的源级和衬底与电源正端(Vcc)连接，第一MOS管(M1)的栅极为电压控制端(ctrl1)，第二晶体管(Q2)的集电极、第三MOS管(M3)的漏级、第四MOS管(M4)的源级连接，第四MOS管(M4)的栅极和漏级与电源正端(Vcc)连接，第四MOS管(M4)的衬底接地，第三MOS管(M3)的源级和衬底与电源正端(Vcc)连接，第三MOS管(M3)的栅极与电压控制端(ctrl1)连接，第四晶体管(Q4)的基极和第五晶体管(Q5)的基极分别与第一晶体管(Q1)的集电极和第二晶体管(Q2)的集电极连接，第四晶体管(Q4)的集电极和第五晶体管(Q5)的集电极与电源正端(Vcc)连接，第一二极管(D1)的阳极和阴极分别与第四晶体管(Q4)的发射极和第二电流源(I2)的一端连接，第二电流源(I2)的另一端接地，第二二极管(D2)的阳极和阴极分别与第五晶体管(Q5)的发射极和第三电流源(I3)的一端连接，第三电流源(I3)的另一端接地，第一二极管(D1)的阴极和第二二极管(D2)的阴极分别与反向输出端(out12)和正向输出端(out11)连接，第一个单级限幅检波单元(51)有正向输入端(input11)、反向输入端(input12)、正向输出端(out11)、反向输出端(out12)、电压控制端(ctrl1)和电流输出端(output1)，第二个单级限幅检波单元(52)有正向输入端(input21)、反向输入端(input22)、正向输出端(out21)、反向输出端(out22)、电压控制端(ctrl2)和电流输出端(output2)，第三个单级限幅检波单元(53)有正向输入端(input31)、反向输入端(input32)、正向输出端(out31)、反向输出端(out32)、电压控制端(ctrl3)和电流输出端(output3)，第四个单级限幅检波单元(54)有正向输入端(input41)、反向输入端(input42)、正向输出端(out41)、反向输出端(out42)、电压控制端(ctrl4)和电流输出端(output4)，第五个单级限幅检波单元(55)有正向输入端(input51)、反向输入端(input52)、正向输出端(out51)、反向输出端(out52)、电压控制端(ctrl5)和电流输出端(output5)，电压控制端(ctrl1)、电压控制端(ctrl2)、电压控制端(ctrl3)、电压控制端(ctrl4)和电压控制端(ctrl5)连接在一起组成五个单级限幅检波单元级联的模块(5)的电压控制端(ctrl)，第一个单级限幅检波单元(51)的正向输出端(out11)和反向输出端(out12)分别与第二个单级限幅检波单元(52)的正向输入端(input21)和反向输入端(input22)连接，第二个单级限幅检波单元(52)的正向输出端(out21)和反向输出端(out22)分别与第三个单级限幅检波单元(53)的正向输入端(input31)和反向输入端(input32)连接，第三个单级限幅检波单元(53)的正向输出端(out31)和反向输出端(out32)分别与第四个单级限幅检波单元(54)的正向输入端(input41)和反向输入端(input42)连接，第四个单级限幅检波单元(54)的正向输出端(out41)和反向输出端(out42)分别与第五个单级限幅检波单元(55)的正向输入端(input51)和反向输入端(input52)连接，电流输出端(output1)、电流输出端(output2)、电流输出端(output3)、电流输出端(output4)和电流输出端(output5)分别与电流相加电路(3)的电流输入端(in31)、电流输入端(in32)、电流输入端(in33)、电流输入端(in34)和电流输入端(in35)连接，单端-差分转换电路(2)的正向输出端(out21)和反向输出端(out22)分别与五个单级限幅检波单元级联的模块(5)的正向输入端(input11)和反向输入端(input12)连接。

Images