CN100494907C - 基于正交编码信号的分频电路 - Google Patents

Abstract

一种基于正交编码信号的分频电路，属精密伺服系统的分频电路，该分频电路是将伺服系统传感器信号经分频芯片、触发器及异或运算器处理后，得到正交编码信号，直接送入DSP处理器进行运算，保证精密伺服系统位置准确定位的同时，能方便地进行系统内环运算。从而提高了伺服系统的实时性和稳定性，对精密伺服系统具有实用价值。

Description

基于正交编码信号的分频电路

一、技术领域

本发明涉及精密伺服系统的分频电路。

二、背景技术

在伺服系统的检测环节中，常由位置传感器输出脉冲数的变化量获得转子旋转位置的增量，再通过脉冲个数与角度的对应关系准确获得转子旋转角度。传感器的精度越高，则每个脉冲对应的角度值越小，进行角度和速度计算越精确。

高精度位置传感器常用于实现伺服系统中位置的准确定位，但由于DSP处理能力等因数的制约，高精度位置传感器的应用可能会对伺服驱动系统中速度环和电流环的计算带来困难，主要体现在以下两方面：

(1)DSP寄存器长度的限制。以伺服驱动系统中最为通用的16位定点DSPTMS320LF2407A为例，其计数器的最大计数值为216。若传感器每转输出的脉冲数超过这个计数范围，则每转会使计数器一次或多次达到饱和，导致角度计算的困难。(2)DSP处理频率的限制。在电机转速较高时，位置传感器产生的脉冲频率较大，由于DSP处理频率的能力有限，可能导致脉冲淹没。误差经过积累不仅会造成角度与转速计算的偏差，甚至可能造成电机失控，损坏伺服驱动器。

目前国内外解决这一问题的思路主要是利用FPGA和CPLD等可编程逻辑电路来实现正交编码信号的分频。但这种解决方案不仅实现方式复杂，而且当外接传感器的精度发生变化时，必须重新对可编程逻辑器件进行编程和烧写以适应外设变化，因此通用性较差，成本也较高。

在精密伺服系统中，如何在实现位置准确定位的同时，又能方便地进行内环控制一直是伺服系统开发的一个热点。国内外目前有效的解决方案较少，且方法普遍比较繁琐，通用性较差。

三、发明内容

本发明的目的旨在提出一种硬件解决方案，以克服运用了高精度位置传感器的精密伺服系统内环控制可能产生的问题。

本发明以永磁同步转台伺服系统为例(其位置传感器采用增量式光电码盘，每转输出的脉冲为180000个/r)，采用以下技术方案实现上述目的。

一种基于正交编码信号的分频电路，其特征在于伺服系统传感器产生的信号A+和信号B+，其中伺服系统传感器信号A+分为三路：伺服系统传感器信号A+的第一路经非门连于第一分频芯片的输入，第一分频芯片的输出信号AL又分为两路：一路连于第二触发器的信号端；另一路连于一级异或运算器；伺服系统传感器信号A+的第二路直接连于第二分频芯片。该第二分频芯片的输出信号AH同样分为二路：一路同样连于上述第二触发器的时钟端；另一路将第二分频芯片的输出信号AH直接赋给正交编码信号A；伺服系统传感器信号A+的第三路直接连于第一触发器的信号端；伺服传感器信号B+同样直接连于上述第一触发器的时钟端，第一触发器的输出信号Q1和第二触发器的输出信号Q2同时送入异或运算器运算后得到输出信号R，该信号R同样送入一级异或运算器，与第一分频芯片的输出信号AL都经该一级异或运算处理后得到正交编码信号B，将上述正交编码信号A和B直接送入DSP处理器运算。

本发明可根据外部位置传感器的分频率，通过跳针灵活地选择电路的分频次数。具有较好的通用性。处理后的正交编码信号可直接送入DSP进行运算，从而在保证精密伺服系统位置准确定位的同时，能较方便地进行系统内环的运算，提高了系统的实时性和稳定性。此技术方案对精密伺服系统具有较大的实用价值。

四、附图说明

图1信号X，Y二分频示意图

图2信号二分频前后相位、逻辑变化示意图，其中图2(a)为信号二分频前后相位变化示意图，图2(b)为信号二分频前后逻辑关系变化示意图

图3分频电路的工作原理图

图4信号A+，B+二分频示意图

图5信号A+，B+四分频示意图

图6信号A+，B+八分频示意图

五、具体实施方式

1 正交编码信号分频的原理介绍

高精度位置传感器常用于实现精密伺服系统中位置的准确定位，但在实际应用中，它可能会对伺服系统的角度和速度计算带来一定的困难。本发明针对安装在伺服电机上的高精度位置传感器，设计了一套简单实用的分频装置，可对任意精度的正交编码信号进行有效的处理，以便于进行系统内环控制。

在位置传感器产生的脉冲信号中，若存在信号X，Y且X超前Y1/4周期，则分频后仍然要求两路输出信号X’超前Y’1/4周期(信号X’，Y’分别是X，Y分频后的信号)，即分频前后两信号间的相位和逻辑关系均保持不变，如图1所示。

2 直接运用分频芯片所产生的问题

但如果信号X，Y直接运用分频芯片进行分频则会产生以下两个问题：

(1)两信号间的相位差在分频前后发生改变。如两信号经过2N(N＝0，1，2……)分频，分频后两信号的相位差只有原来的1/2N，如图2(a)所示。对于DSP内部的正交编码脉冲电路而言，经它处理的两路脉冲信号间需有一定的相位差，否则将导致计数的混乱。而当传感器产生的信号经过一定程度的分频后，信号间的相位差可能满足不了DSP的相关要求。

(2)两信号间的逻辑关系在分频前后发生变化。两信号分别进行分频时，由于信号的触发时刻不定，也可能导致信号分频前后的逻辑关系发生变化，如图2(b)所示。

3 基于正交编码电路的分频装置设计

为保证分频前后信号的相位和逻辑关系保持不变。本发明设计实现了一种较为新颖的正交编码信号分频装置，可实现对任意精度的正交编码信号进行分频。现以二分频为例来叙述本发明技术具体的实现思想。

(a)如图3所示，传感器信号A+经过非门的处理后送入分频芯片1进行分频，得到输出信号AL；信号A+直接送入分频芯片2进行分频，得到输出信号AH；同时将信号A+，B+分别送入触发器1的信号端和时钟端，并得到输出信号Q1，实现了原始信号A+，B+前后逻辑关系的锁存。

(b)将分频后所得到的信号AL，AH分别送入触发器2的信号端和时钟端，并得到输出信号Q2，实现了分频后信号AL，AH逻辑关系的锁存。

(c)对信号Q1和Q2进行异或运算，并得到输出信号R，则有

将AH直接赋给信号A；同时对信号R和AL再进行一级异或运算，得到信号B。如此计算得到的信号A和B可分别表示为

A＝AH

$B=\mathrm{AL}\⊕R=\mathrm{AL}\⊕(Q1\⊕Q2)---\left(2\right)$

式中

为异或运算记号。

经过上述步骤后，所获得的信号A，B便是设计所希望得到的运算信号，且完全能保证正交编码信号分频前后的相位和逻辑关系不变。

图4～6是正交编码信号在二分频、四分频和八分频前后的变化示意图，由图可见正交编码信号在分频前后的相位和逻辑关系完全一致，达到了预期效果。

在本发明中，利用两片分频芯片可实现20～213次分频(通过外部跳针灵活地选择电路的分频次数)，对于更高次的分频只需在此基础上对分频装置中分频芯片的个数进行扩展，即可实现2K(K＝0，1，2……)的任意次分频，完全能满足任意精度位置传感器的分频需求。

Claims (1)

1、一种基于正交编码信号的分频电路，其特征在于伺服系统传感器产生的信号A+和信号B+，其中伺服系统传感器信号A+分为三路：伺服系统传感器信号A+的第一路经非门连于第一分频芯片的输入，第一分频芯片的输出信号AL又分为两路：一路连于第二触发器的信号端；另一路连于第一异或门；伺服系统传感器信号A+的第二路直接连于第二分频芯片的输入，该第二分频芯片的输出信号AH同样分为二路：一路连于上述第二触发器的时钟端；另一路将第二分频芯片的输出信号AH直接赋给正交编码信号A；伺服系统传感器信号A+的第三路直接连于第一触发器的信号端；伺服传感器信号B+直接连于上述第一触发器的时钟端，第一触发器的输出信号Q1和第二触发器的输出信号Q2同时送入第二异或门异或运算后得到输出信号R，该信号R同样送入第一异或门，与第一分频芯片的输出信号AL都经该第一异或门异或运算处理后得到正交编码信号B，将上述正交编码信号A和B直接送入DSP处理器运算。

Images