CN100490304C - 输入突发信号中包含的加性直流分量检测 - Google Patents

Abstract

一种用于处理输入突发信号的方法包括用于识别加性DC分量并产生表示所述DC分量的估算值的输出信号的第一步骤。该方法还包括用于从输入突发信号中包含的多个可能信号部分中检测预定信号部分并产生指明输入突发信号中存在预定信号部分的控制信号的第二步骤。该方法的特征在于，第一步骤和第二步骤并行地执行，即在自突发的起始时间开始的共同定义的时间间隔中执行。

Description

输入突发信号中包含的加性直流分量检测

技术领域

本发明涉及输入突发信号中包含的加性直流(DC)分量的检测，如权利要求1的前序部分所述。

背景技术

本文中所述的加性DC分量被视为加到时变信号s中的恒定值或者相对较为缓慢地变化的电信号。在实际的系统中，典型的加性DC分量是加到时变信号上的偏移电压或电流。在许多实际情况下，这种DC分量不涉及其中出现它们的系统的性能的主要阻碍。但是存在DC信号可确定系统中比较主要的错误的情况。在例如采用数字数据的调频以及更精确的GFSK调制的蓝牙和DECT系统中，情况就是这样。在蓝牙信号的第一部分，前同步码由表明突发信号传输开始的预定符号序列来表示。突发信号随机出现，也就是说，在用户发出对蓝牙业务的请求的时刻出现。在蓝牙接收机中，所接收的突发信号经过解调，并经过限幅器。限幅器基本上为判决电路，例如指明解调信号的幅度是高于还是低于参考值的比较器。当DC偏移信号出现在解调信号中时，限幅器判决可能受到影响，使得在其输出中不提供正确的信息，即+1和-1的预定符号序列会被改变，产生另一符号序列。当发送突发信号的前同步码以表明对蓝牙或DECT系统的业务的请求时，这是备受关注的问题。如果突发的前同步码未被正确地识别，则请求未被识别，必须重复该请求。因此，需要评估突发信号的DC分量。应该强调的是，DC分量表现为输入信号与本地振荡器产生的信号频率之间的频率误差的直接结果。因此，估算的DC分量被用作反馈信号，用于控制本地振荡器以便获得尽可能低的DC偏移分量。

在US-A6104238中描述了采用DC偏移估算器的FM解调器。DC偏移估算器耦合在检测器与限幅器之间。DC偏移估算器为限幅器以及本地振荡器提供对从检测器接收的信号的DC偏移的估算，限幅器采用DC偏移估算结果作为门限电压。假定发射机发送无DC信号作为输入信号的前同步码。另外还指出，DC估算器包括低通滤波器，即与采样和保持电路以及用于使样本与调解器定时同步的同步电路结合的积分器。应该指出，即使发送信号是无DC的，但DC分量可能因解调过程而出现。此外，在突发模式中，必须识别比特的预定序列。通过上述专利所提供的解决方案，比特的预定序列仅在限幅器已经在信号接收中引入补充延迟之后才能被可靠地识别。

发明内容

因此，本发明的一个目的是提供一种以相对较短的时间周期、即以相对较高的速度执行DC分量的检测的方法。

根据本发明，这采用如权利要求1的前序部分所述的方法来实现，所述方法的特征在于，第一步骤和第二步骤并行地、即在自突发起始时刻开始的共同定义的时间周期中执行。

在突发模式中，接收机必须识别突发的开始、即前同步码，与接收的开始一致。这是利用如蓝牙和DECT标准中那样的比特的预定序列来实现的。必须首先估算突发中包含的属于加性分量的DC分量，然后才可识别预定序列。这导致需要用于检测预定序列所必需的附加延迟。在根据本发明的方法中，由于DC估算和预定序列检测是并行地、即在自给定时刻开始的基本相等的时间周期中实现的，因此识别预定序列所需的时间大大减少。

在一个实施例中，突发检测是在第三步骤和第四步骤中实现的。在第三步骤中，首先求信号的微分。作为主要结果，微分获得任何DC分量的消失。预定序列通过微分转换为另一个预定序列。因此，可靠地检测所述另一个预定序列。由于突发包含输入突发信号的预定部分，因此，在求该预定部分的微分之后，获得信号的适当定义部分。信号的这个适当定义部分与另一预定信号部分进行比较，如果它们基本上彼此相等，则产生表明输入突发信号包含预定信号部分的信号。

在本发明的另一个实施例中，用于检测输入突发信号的加性DC分量的电路包括用于估算加性DC分量以及产生表示输入突发信号的DC偏移的估算结果的信号的第一模块。该电路还包括用于从输入突发信号中包含的多个可能信号部分中检测一个信号部分的第二模块。第二模块从所述多个可能信号部分产生表示存在所述信号部分的控制信号。第一模块和第二模块在相同的时间间隔中、即自电路中输入突发信号的输入时刻所经过的时间中工作，而且分别从第一模块和第二模块产生的信号明显彼此相等。

在本发明的另一个实施例中，电路的第二模块包括用于求输入突发信号的微分并获得微分信号的第三模块。第三模块微分耦合到信号识别电路。信号识别电路用于把微分信号识别为表示输入突发信号中包含的多个可能信号部分的导数的另一组多个信号部分中的预定的一个。

在一个实施例中，控制信号是二进制信号。此外，控制信号控制耦合到第一模块的开关，用于当从输入突发信号中包含的多个可能信号部分中检测到所述信号部分时，产生加性DC分量。这里应该指出，DC估算是对电路中的输入突发信号连续执行的。第一模块产生的信号还仅当在第二模块中检测到信号的预定部分时才用于电路中。在本发明的另一个实施例中，估算DC分量输入到突发检测电路，用于消除在从输入突发信号中包含的多个可能信号部分中检测所述信号部分时可能出现的误差。第一模块和第二模块之间经由DC估算信号的这种耦合使得第二模块中不需要提供微分电路。这使第二模块的设计被简化，从而以产生用于电路外部的DC估算信号需要较长时间为代价降低成本。应该强调的是，输入突发信号可以是模拟的或者数字的。如果信号为模拟的，则它的预定部分可以是例如电信号形式、如电压或电流，或者是光的形式、如光强度。信号可以经过相位、频率和幅度调制。当考虑数字信号时，所述信号部分表示符号或比特的指定序列。在这种情况下，在本发明的一个实施例中，信号识别电路包括第一串行-并行转换器，用于把输入突发信号从串行符号流转换为第一并行流，所述串行-并行转换器耦合到第一乘法器。第一乘法器把第一并行流与输入突发信号中包含的信号部分的微分对应形式相乘，并产生第一乘积信号。第一乘积信号被输入耦合到乘法器的模数电路。模数电路确定第一乘积信号的模数，并产生第一模数信号，第一模数信号被输入耦合到模数电路的门限检测器。门限检测器把第一模数信号与表示输入突发信号s的信号部分的检测的门限信号进行比较，门限检测器每当检测到输入信号部分时产生控制信号。DC估算电路包括第二串行-并行转换器，用于把输入突发信号从串行符号流转换为第二并行流。第二串行-并行转换器耦合到第二乘法器。第二乘法器把第二并行流与符号的预定集合相乘。第二乘法器产生第二乘积信号，第二乘积信号被输入耦合到第二乘法器的第一加法器电路，第一加法器把第二乘积信号中包含的多个分量彼此相加。第一加法器产生第一加法信号，所述第一加法信号被输入耦合到加法器的放大器。放大器根据符号的预定集合以放大因数进行第一加法信号的放大，放大器产生估算信号。

考虑输入突发信号具有关系式(1)所示的形式，

$s\left(t\right)=\underset{i=-\∞}{\overset{\∞}{\mathrm{\Σ}}}{s}_{i}g(t-\mathrm{iT})+\mathrm{DC}---\left(1\right)$

其中s_i为符号，g(t-iT)为具有周期T的周期性采样函数，以及DC为加性DC分量，即，它在时间上相对恒定。DC分量的估算由关系式(2)给出：

$s_D\left(t\right)=\frac{1}{\underset{i=1}{\overset{N}{\mathrm{\Σ}}}{a}_i}\underset{i=1}{\overset{N}{\mathrm{\Σ}}}{a}_i[s_{i}g(t-\mathrm{iT})+\mathrm{DC}]---\left(2\right)$

其中N为输入突发信号中的符号总数，以及符号a_i满足关系式(3)。

$c=\underset{i=1}{\overset{N}{\mathrm{\Σ}}}{a}_i---\left(3\right)$

可以看到，c被选择为2的幂，以便更易于在实际中实现。此外，符号a_i经过选择，使得当检测器识别输入突发信号的部分时，满足等式(4)。

$\underset{i=1}{\overset{N}{\mathrm{\Σ}}}{a}_i{s}_{i}g(t-\mathrm{iT})=0---\left(4\right)$

放大器的放大因数经过选择，使得

$A_m=\frac{1}{c}---\left(5\right)$

常数c由关系式(3)定义。

在本发明的一个实施例中，改进的识别电路包括第一串行-并行转换器，用于把输入突发信号从串行符号流转换为第一并行流，所述第一串行-并行转换器耦合到减法器。减法器从第一并行流中减去输入信号突发的估算加性分量，并产生差值信号，该差值信号被输入耦合到减法器的第一乘法器。第一乘法器把差值信号与输入突发信号中的信号部分的微分对应形式相乘在一起，并产生第一乘积信号。第一乘积信号被输入耦合到第一乘法器的模数电路。第一模数电路执行第一乘积信号的模数确定，并产生第一模数信号。第一模数信号被输入耦合到模数电路的门限检测器，门限检测器执行第一模数信号与表示输入突发信号的信号部分的检测的门限信号之间的比较。门限检测器每当检测到输入信号部分时产生控制信号。

在本发明的另一个实施例中，所述方法和电路均设置成用于复合信号形式的输入突发信号，其中包含实分量和虚分量，即虚分量相对于实分量被相移实质上90度。一般当作正交信号的这个信号被广泛地用于现代通信网络，因为正交结构有助于进一步控制信号，而且正交检测器和混频器是比较易于实现的装置。此外，信号的正交结构有助于把数字信号处理(DSP)技术应用于解调信号，从而提高接收信号的质量。在这种情况下，耦合到模数电路的第一乘法器以及耦合到第一加法器的第二乘法器分别为FIR数字滤波器。

在本发明的一个实施例中，该电路用于通信系统。在通信系统中，加性寄生分量被反馈到差值电路，所述差值电路求出中频信号与寄生加性分量之间的差值。减法的结果是具有基本为零的加性寄生分量的突发信号。输入突发信号还输入到限幅器、即微分输入比较器。

在本发明的一个实施例中，该电路包含在第二通信系统中。在第二通信系统中，加性寄生分量控制本地振荡器，所述本地振荡器产生周期信号，该周期信号输入到混频器。混频器耦合到本地振荡器，把射频输入突发信号与振荡器提供的周期信号合并，以便获得中频信号。中频信号被输入耦合到混频器的检测器，检测器产生输入突发信号，所述输入突发信号具有基本为零的加性寄生分量。信号的DC偏移因振荡器所产生的周期信号中的频率误差而主要在混频器中产生。所估算的偏移被用来通过控制振荡、使得DC偏移信号充分减小来控制振荡器，在大多数情况下，控制信号为电压。

在本发明的另一个实施例中，该电路用于蓝牙接收机。在蓝牙系统中，信号具有指示传输开始的前同步码。该电路识别前同步码，而且DC估算信号在突发信号的时间周期中产生。可以观察到，DC估算可以输入到压控振荡器和差值电路，以便进一步提高DC估算的准确度。

附图说明

通过以下结合附图对本发明示范实施例的说明，本发明的上述及其它特征和优点将会非常明显。

图1表示根据本发明、用于检测输入突发信号中包含的加性DC分量的方法结构示意图和电路模块图，

图2表示根据本发明的输入突发信号检测的方法结构示意图以及模块图的详图，

图3表示根据本发明、用于检测输入突发信号中包含的加性DC分量的电路的变体，

图4表示根据本发明、用于检测输入突发信号中包含的加性DC分量的电路的更详细描述，

图5表示根据本发明的改进的信号检测电路的更详细描述，

图6表示包括使用根据本发明的用于检测输入突发信号中包含的加性DC分量的电路的第一通信系统，

图7表示采用根据本发明的用于检测输入突发信号中包含的加性DC分量的电路的第二通信系统，

图8表示采用根据本发明的用于检测输入突发信号中包含的加性DC分量的电路的第三通信系统。

具体实施方式

图1表示根据本发明、用于检测输入突发信号s中包含的加性DC分量的方法结构示意图和电路模块图。该方法包括用于检测输入突发信号s中包含的加性DC分量的第一步骤10。在此第一步骤中，产生信号Dcest，所述信号是信号s中包含的加性DC分量的估算值。信号的加性DC分量为基本恒定的信号，即在时间上不会改变。该方法还包括用于输入突发信号检测的第二步骤20，所述检测在与信号s中包含的加性DC分量的估算相同的时间周期中执行。在例如蓝牙和DECT系统中，输入突发信号包括包含符号的指定序列的前同步码。在蓝牙系统中，前同步码包含5个符号，而在DECT系统中，前同步码包含16个符号。当检测到前同步码时，意味着存在输入突发信号s的开始，DC分量的估算值Dcest必须被系统采用。当检测到输入突发信号时，产生控制信号BD，所述控制信号BD确定信号Dcest是否由检测系统经由开关30释放，所述开关由控制信号BD控制。可观察到，信号Dcest被存储，供突发周期中使用。所述存储装置可以是例如用于存储模拟电压的电容器，或者用于存储有关DC估算值的数字信息的二进制存储器。因此，开关可以分别是模拟的、如模拟开关或者数字开关。

图2表示根据本发明的输入突发信号检测的方法结构示意图以及模块图的详图。第二步骤20包括用于求输入突发信号s的微分并产生微分信号s_d的第三步骤21，第三步骤例如在第三电路21中实现。第二步骤20还包括用于把微分信号s_d识别为另一组多个信号部分其中之一的第四步骤22，所述另一组多个信号部分通过求多个可能信号部分的微分来获得。根据第四步骤22有第四模块22，第四模块22用于把微分信号s_d识别为微分信号s_d中包含的预定信号部分之一。通过将包含加性DC分量的任何时间相关函数对时间求微分，产生无DC信号。因此，任何信号部分均被变换到其微分对应形式。例如，如果信号部分为二进制的且包含如表征蓝牙序列的0，+1，-1，+1，-1，+1这种形式的符号序列，则微分信号s_d包含不同于信号部分的序列-1，+1，-1，+1，-1。

图3表示根据本发明、用于检测输入突发信号中包含的加性DC分量的电路的变体。只要对于设计程序的简单性、成本或其它技术和/或经济选择而言方便时，用于检测输入突发信号s的加性寄生分量的电路1可作如下修改。DC估算信号Dcest输入到改进的信号识别电路22’，用于消除在从输入突发信号中包含的多个可能信号部分中检测信号部分时可能出现的误差。改进的信号识别电路22’不需要具有微分器，避免了突发输入信号s的附加延迟，但同时，当它从本发明的其它实施例中产生时，硬件变得相对更为复杂。

图4表示根据图1和图2所示的本发明的实施例、用于检测输入突发信号中包含的加性DC分量的电路的更详细描述。

应该强调的是，输入突发信号可以是模拟的或者数字的。如果信号为模拟的，则它的预定部分可以是例如电信号形式、如电压或电流，或者是光的形式、如光强度。信号可以经过相位、频率和幅度调制。当考虑数字信号时，信号部分表示比特的指定序列。在这种情况下，信号识别电路22包括第一串行-并行转换器221，用于把微分输入突发信号s_D从串行符号流转换为第一并行流S1，所述串行-并行转换器221耦合到第一乘法器222。第一乘法器222把第一并行流S1与输入突发信号中包含的信号部分的微分对应形式S_D相乘，并产生第一乘积信号P1。第一乘积信号P1被输入耦合到乘法器的模数电路223。模数电路执行第一乘积信号P1的模数确定，并产生第一模数信号M，第一模数信号M被输入耦合到模数电路的门限检测器224。门限检测器224执行第一模数信号M与表示输入突发信号s的信号部分的检测的门限信号之间的比较，门限检测器每当检测到输入信号部分时产生控制信号BD。

DC估算电路10包括第二串行-并行转换器101，用于把包含串行符号流的微分输入突发信号S_D变换为第二并行流S2。第二串行-并行转换器101耦合到第二乘法器102。第二乘法器102把第二并行流P2与符号的预定集合a相乘。第二乘法器102产生第二乘积信号P2，第二乘积信号P2被输入耦合到第二乘法器102的第一加法器电路103，第一加法器103把第二乘积信号中包含的多个分量彼此相加。第一加法器103产生第一加法信号A1，所述第一加法信号A1被输入耦合到第一加法器103的放大器104。放大器104根据关系式3和5定义的符号的预定集合a以放大因数执行第一加法信号A1的放大，放大器产生估算信号Dcest。可观察到，如果输入突发信号为模拟的，则电路1的内部结构被稍作修改，即，不需要第一和第二串行-并行转换器。此外，电路1中包括的其它全部电路都是模拟的。门限检测器224可以是具有提供二进制信号的输出的差动比较器，例如当第一模数信号大于门限电平时产生逻辑值1，而在其它情况下产生逻辑值0。还观察到，模数电路223使用于信号检测的信号部分的数量加倍。例如，考虑用于检测的信号部分采用5位来编码，则获得总计32个不同信号部分。模数电路把信号部分的总数减少到16，因为信号部分s_p及其反信号non(s_p)具有相同模数。当使用输入信号部分的较大部分时，则在需要检测多个输入信号部分时可采用一组乘法器和门限险测器。

图5表示根据本发明的改进的信号检测电路的更详细描述。改进的识别电路包括第一串行-并行转换器221，用于把输入突发信号s从串行符号流转换为第一并行流S1，所述第一串行-并行转换器221耦合到减法器225。减法器225从第一并行流S1中减去输入信号突发的估算加性分量Dcest，并产生差值信号A2，该差值信号A2被输入耦合到减法器225的第一乘法器222。第一乘法器222把差值信号A2与突发信号中包含的信号部分的微分对应形式S_D相乘，并产生第一乘积信号P1。第一乘积信号P1被输入耦合到第一乘法器222的模数电路223。第一模数电路223执行第一乘积信号P1的模数确定，并产生第一模数信号M。第一模数信号M被输入耦合到模数电路223的门限检测器224，门限检测器224执行第一模数信号M与表示输入突发信号s的信号部分的检测的门限信号之间的比较。门限检测器每当检测到输入信号部分时产生控制信号BD。上述电路尤其适合于在与具有较低电平的DC加性分量的输入信号配合工作的接收机中实现。在这种情况下，用于DC估算的电路10提供足够精确的Dcest信号，使得在实际上无误地检测输入突发信号中包含的信号部分。

图6表示包括采用根据本发明的用于检测突发信号中包含的加性DC分量的电路的第一通信系统。第一通信系统包括电路1，其中加性寄生分量Dcest被反馈到差值电路2，所述差值电路2求出中频信号S_IF与寄生加性分量Dcest之间的差值，从而产生具有基本为零的加性寄生分量的输入突发信号s。这是降低输入突发信号中的DC分量的比较简单的方法。尽快进行输入信号S_IF的纠正，而且该方法作为低成本解决方案适合于较高速度输入信号流。

图7表示采用根据本发明的用于检测输入突发信号中包含的加性DC分量的电路的第二通信系统。第二通信系统包括电路1，其中加性寄生分量Dcest控制本地振荡器4，所述本地振荡器4产生周期信号，所述周期信号被输入耦合到本地振荡器4的混频器3。混频器3把输入射频突发信号S_RF与振荡器4的周期信号合并，从而获得中频信号S_IF。中频信号S_IF被输入耦合到混频器3的检测器6，检测器6产生输入突发信号s，所述输入突发信号s具有基本为零的加性寄生分量。这个解决方案提供了对输入突发信号中的DC加性分量的更精确估算，但控制压控振荡器4以及实际上无误地获得输入突发信号s所需的时间因检测器6而比前一情况更长。在一个实施例中，检测器6为耦合到相移检测器的FM检测器，相移是输入突发信号中存在DC分量的指示。如果信号S_IF是模拟的，则检测器6包括耦合到FM检测器的硬限幅器。如果输入信号S_IF是符号流，则包含在检测器6中的相移检测器可以是CORDIC处理器。CORDIC处理器利用特定算法以极精确的方式进行作为正弦和余弦函数的微积分的数学运算。在蓝牙和DECT系统中，压控振荡器4为正交振荡器，产生具有彼此相移90度的第一分量I和第二分量Q的复合信号。以模拟方式或数字方式控制压控振荡器。当控制是模拟的，控制信号是模拟电压，当应用数字控制时，控制信号是数字代码。

图8表示采用根据本发明的用于检测输入突发信号中包含的加性DC分量的电路的第三通信系统。这个第三通信系统是第一通信系统与第二通信系统的组合。这为DC分量检测及其从输入突发信号中的消除提供了更好的解决方案。值得注意的是，这种解决方案比上述方案成本更高。此外，输入突发信号中DC分量的检测和纠正持续最长的时间，但在如TDMA和CDMA之类的系统中，这些不是主要阻碍。此外，可观察到，当在CDMA系统中时，信号必须被检测的部分也可以在信号的中间缓行(mid-amble)中。

注意，本发明的保护范围并不局限于本文所述的实施例。本发明的保护范围亦不受权利要求书中的参考标号所限制。单词“包括”并不排除权利要求书中所述以外的其它部分，出现在某个元件前面的单词“一个”并不排除多个这类元件的情况。构成本发明组成部分的装置既可以按照专用硬件的形式也可以按照编程目的处理器的形式来实现，本发明在于各个新特征或者特征的组合。

Claims (15)

1.一种用于处理输入突发信号(s)的方法，包括：

第一步骤(10)，用于识别加性DC分量以及产生表示所述DC分量的估算值的输出信号(Dcest)，

第二步骤(20)，用于从所述输入突发信号(s)中包含的多个可能信号部分中检测预定信号部分，并产生指明所述输入突发信号(s)中存在所述预定信号部分的控制信号(BD)，特征在于，所述第一步骤(10)和所述第二步骤(20)并行地执行，也就是说，在自所述突发的起始时间开始的共同定义的时间间隔中执行。

2.如权利要求1所述的方法，其特征在于，所述第二步骤(20)包括：

第三步骤(21)，用于求所述输入突发信号(s)的微分并产生微分信号(sD)，

第四步骤(22)，用于把所述微分信号(sD)识别为表示所述输入突发信号(s)中包含的所述多个可能信号部分的导数的另一组多个信号部分中的预定的一个。

3.如权利要求1所述的方法，其特征在于，所述方法应用于所述输入突发信号(s)，所述输入突发信号(s)是包含实分量以及相对于所述实分量相移了实质上90度的虚分量的复合信号。

4，一种用于处理输入突发信号(s)的电路(1)，所述电路包括用于估算所述输入突发信号(s)中出现的加性DC分量作为估算值(Dcest)、并产生表示所述估算值(Dcest)的输出信号的第一模块(10)，所述电路(1)还包括第二模块(20)，用于从所述输入突发信号(s)中包含的多个可能信号部分中识别预定信号部分，并且从所述多个可能信号部分中产生指明存在所述信号部分的控制信号(BD)作为输出信号，特征在于，所述第一模块(10)和所述第二模块(20)在相同的时间间隔中工作，所述相同的时间间隔在自所述突发的起始时间开始的共同定义的时间间隔中。

5.如权利要求4所述的电路(1)，其特征在于，所述第二模块(20)包括用于求所述输入突发信号(s)的微分并产生微分信号(sD)的微分器(21)，所述微分器(21)耦合到信号识别电路(22)，所述信号识别电路(22)用于把所述微分信号(sD)识别为另一组多个信号部分中预定的一个，所述另一组多个信号部分中预定的一个表示所述输入突发信号(s)中包含的所述多个可能信号部分的导数。

6.如权利要求5所述的电路(1)，其特征在于，所述控制信号(BD)是二进制信号。

7.如权利要求6所述的电路(1)，其特征在于，所述控制信号(BD)控制耦合到所述第一模块(10)的开关(30)，当从所述输入突发信号(s)中包含的所述多个可能信号部分中检测到所述信号部分时，所述开关(30)产生表示所述输入突发信号(s)中出现的所述加性DC分量的所述估算值(Dcest)的输出信号。

8.如权利要求4所述的电路(1)，其特征在于，表示所述输入突发信号(s)中出现的所述加性DC分量的所述估算值(Dcest)的所述输出信号被输入到改进的信号识别电路(22’)，用于消除在从所述输入突发信号(s)中包含的所述多个可能信号部分中检测所述信号部分时可能出现的误差。

9.如权利要求5所述的电路(1)，其特征在于，所述信号识别电路(22)包括用于把所述输入突发信号(s)从串行符号流转换为第一并行流(S1)的第一串行-并行转换器(221)，所述串行-并行转换器(221)耦合到第一乘法器(222)，所述第一乘法器(222)执行所述第一并行流(S1)与所述输入突发信号(s)中包含的信号部分的微分对应形式的乘法，并产生第一乘积信号(P1)，所述第一乘积信号(P1)被输入耦合到所述乘法器(222)的模数电路(223)，所述模数电路(221)执行所述第一乘积信号(P1)的模数确定，并产生第一模数信号(M1)，所述第一模数信号(M1)被输入耦合到所述模数电路(223)的门限检测器(224)，所述门限检测器(224)执行所述第一模数信号(M1)与表示所述输入突发信号(s)的信号部分的检测的门限信号之间的比较，所述门限检测器(224)每当检测到输入信号部分时产生所述控制信号(BD)。

10.如权利要求4所述的电路(1)，其特征在于，所述DC估算电路(10)包括用于把包含串行符号流的所述输入突发信号(s)转换为第二并行流(S2)的第二串行-并行转换器(101)，所述第二串行-并行转换器(101)耦合到第二乘法器(102)，所述第二乘法器(102)把所述第二并行流(S2)与符号的预定集合(a)相乘，所述第二乘法器(102)产生第二乘积信号(P2)，所述第二乘积信号(P2)被输入耦合到所述第二乘法器(102)的第一并行加法器电路(103)，所述加法器(103)把所述第二乘积信号(P2)中包含的多个分量彼此相加，所述第一加法器(103)产生第一加法信号(A1)，所述第一加法信号(A1)被输入耦合到所述加法器(103)的放大器(104)，所述放大器(103)根据符号的所述预定集合(a)以放大因数执行对所述第一加法信号(A1)的放大，所述放大器(104)产生所述估算信号(Dcest)。

11.如权利要求8所述的电路(1)，其特征在于，所述改进的识别电路(22’)包括用于把包含串行符号流的所述输入突发信号(s)转换为所述第一并行流(S1的所述第一串行-并行转换器(221)，所述第一串行-并行转换器(221)耦合到减法器(225)，所述减法器从所述第一并行流(S1)中减去所述输入信号突发的所述估算加性分量(Dcest)，并产生差值信号(A2)，所述差值信号(A2)被输入耦合到所述减法器(225)的第一乘法器(222)，所述第一乘法器(222)执行所述差值信号(A2)与所述输入突发信号(s)中包含的符号的预定集合之间的乘法，并产生第一乘积信号(P1)，所述第一乘积信号(P1)被输入耦合到所述第一乘法器(222)的模数电路(223)，所述第一模数电路(222)执行所述第一乘积信号(P1)的模数确定，并产生所述第一模数信号(M1)，所述第一模数信号(M1)被输入耦合到所述模数电路(224)的门限检测器(224)，所述门限检测器(224)执行所述第一模数信号(M1)与表示所述输入突发信号(s)的所述信号部分的检测的门限信号之间的比较，所述门限检测器(224)每当检测到输入信号部分时产生所述控制信号(BD)。

12.如权利要求4所述的电路(1)，其特征在于，它适用于包含实分量以及相对于所述实分量相移了实质上90度的虚分量的复合信号的形式的输入突发信号(s)。

13.包括如权利要求4或5所述的电路(1)的第一通信系统，其中表示所述估算值(Dcest)的所述输出信号被反馈到差值电路(2)，所述差值电路(2)计算中频信号SIF与所述寄生加性分量(Dcest)之间的差值，从而产生具有表示基本为零的所述估算值(Dcest)的所述输出信号的输入突发信号(s)。

14.包括如权利要求4或5所述的电路(1)的第二通信系统，其中表示所述估算值(Dcest)的所述输出信号控制本地振荡器(4)，所述本地振荡器产生周期信号，所述周期信号被输入耦合到所述本地振荡器(4)的混频器(3)，所述混频器(3)把输入射频突发信号(SRF)与所述振荡器(4)的所述周期信号结合，从而获得中频信号sIF，所述中频信号sIF被输入耦合到所述混频器(3)的检测器(6)，所述检测器(6)产生所述输入突发信号s，所述输入突发信号s具有表示基本为零的所述估算值(Dcest)的输出信号。

15.如权利要求14所述的第二通信系统，其特征在于，所述本地振荡器(4)是正交振荡器。

16.如权利要求13或14所述的第二通信系统，其特征在于，所述本地振荡器(4)是正交振荡器。

Images