CN100481366C - 静电卡盘、基片支持、夹具和电极结构及其制造方法 - Google Patents

静电卡盘、基片支持、夹具和电极结构及其制造方法 Download PDF

Info

Publication number
CN100481366C
CN100481366C CNB2004100908408A CN200410090840A CN100481366C CN 100481366 C CN100481366 C CN 100481366C CN B2004100908408 A CNB2004100908408 A CN B2004100908408A CN 200410090840 A CN200410090840 A CN 200410090840A CN 100481366 C CN100481366 C CN 100481366C
Authority
CN
China
Prior art keywords
knot
layer
insulating barrier
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100908408A
Other languages
English (en)
Other versions
CN1638084A (zh
Inventor
许光虎
崔浚泳
李哲源
曹生贤
安成一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ADP Engineering Co Ltd
Original Assignee
ADP Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2003-0080414A external-priority patent/KR100505512B1/ko
Priority claimed from KR1020030093791A external-priority patent/KR100585032B1/ko
Application filed by ADP Engineering Co Ltd filed Critical ADP Engineering Co Ltd
Publication of CN1638084A publication Critical patent/CN1638084A/zh
Application granted granted Critical
Publication of CN100481366C publication Critical patent/CN100481366C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

公开了一种静电卡盘,其通过以下与基片进行点接触:使用多个支持球以使接触面积最小,以便于防止半导体基片的接触损坏;一种基片支持;一种用于基片固定的夹具;以及其制造方法。另外,公开了一种被用作在等离子体处理设备中提供的上电极或下电极的电极结构及其制造方法。

Description

静电卡盘、基片支持、夹具和电极结构及其制造方法
技术领域
本发明涉及一种静电卡盘(electrostatic chuck),其与基片(substrate)进行点接触:使用多个支持球以使接触面积最小以便于防止半导体基片的接触损坏;一种基片支持;一种用于基片固定的夹具;以及其制造方法。
另外,本发明涉及一种在等离子体处理设备中提供的电极的结构及其制造方法,更具体而言,涉及这样一种电极,其用于防止高频功率损失并通过以下形成均匀的等离子体:形成电极基体材料和绝缘层之间的总体区域上的金属层或者形成具有所述电极基体材料和所述绝缘层之间的特定形状的金属层,以及其制造方法。
背景技术
近些年来,产生了当在半导体干蚀刻处理中图案化半导体基片时对提高定位精度的迫切需要。静电卡盘是一种被用于使用静电力来提高所述定位精度的装置。
常规静电卡盘的实例被公开于题为“Electrostatic Chuck memberand Fabrication Method thereof”的日本专利公开No.2002-70340中。如图1中所示,所公开的静电卡盘组件包括:底涂层2,其由金属层制成并且被形成于基体的至少一个表面上;下绝缘层3,其由Al2O3陶瓷制成并被形成于底涂层2上;金属电极层4,其被形成于下绝缘层上;以及上绝缘层5,其由Al2O3陶瓷制成并被形成于金属电极层上作为顶涂层。
然而,这种常规静电卡盘具有这样的缺点:当该静电卡盘与基片10进行接触时在基片10上出现颗粒,而且,当基片的总体表面与静电卡盘进行接触时,具有维持基片平整度方面的困难。因此,所产生的问题在于当制造基片时,难以均匀地处理基片的表面并且保证基片的结构平整度。
另外,在静电卡盘与基片进行接触时,所产生的另一个问题在于当对基片执行蚀刻处理或沉积处理时,难以保证诸如温度和压力的处理条件的均匀性。
作为常规静电卡盘的另一个实例,有这样一种静电卡盘,其中静电卡盘和基片之间的接触平面被压纹以减小接触平面的面积。
然而,在此情况下,所存在的问题是难以准备和大规模生产压纹平面。另外,存在对基片上出现颗粒并且由于压纹平面的接触造成的磨损而导致损坏基片的担心,并且存在压纹平面的寿命短并因此制造静电卡盘的花费大的问题。
此外,常规静电卡盘的上述问题对于被用于检查基片的基片支持和用于抓住基片的夹具也是真实的。
上述等离子体处理设备包括下电极和上电极。
图2是一个断面图,其说明用作在等离子体处理设备中提供的上和下电极的电极的结构。如图2中所示,常规电极包括被形成为电极体的基体材料4a和被形成于基体材料4a上的绝缘层4b。在此,基体材料4a通常是通过对铝(Al)进行加工而形成的,然后绝缘层4b被形成于基体材料4a上。
然而,由于被用于基体材料4a的铝具有低硬度,通过机械加工形成的基体材料4a的表面是很粗糙的。也就是说,具有1.6到0.8um尺寸的大量凸起被形成于基体材料的表面上。因此,根据沿导体表面传播的高频信号的功率特性,导体表面的粗糙度或不均匀性对高频信号的功率传递有很大影响,这可导致高频信号的功率损失。另外,高频信号的功率传递处理中的功率损失被转换成热能,这导致电极温度的增加。
因此,常规电极具有以下问题:高频信号的功率损失、由于功率损失而导致的电极温度的增加以及由于电极温度增加而导致的电极损坏。
此外,最近,随着由等离子体处理设备处理的基片的变大,出现了这样的问题:由于在等离子体处理设备中产生的等离子体的密度的不均匀性而导致基片的不同部分经历不同的处理程度。由于高频信号的功率不被均匀地施加给常规电极,等离子体不能被均匀地产生。还有,随着电极面积的增加并因此电极的中心部分和边缘部分之间的等离子体的均匀性上的差异的增加,出现了待处理的基片的蚀刻或沉积的不均匀性的问题。
发明内容
考虑到上述问题,本发明的目的是提供一种静电卡盘,其能防止基片上颗粒的出现和基片的损坏并且在包括蚀刻、沉积等的处理中保证基片温度和压力的均匀性和处理均匀性。
本发明的另一个目的是提供一种具有功能和制造的稳定性以及延长的寿命的静电卡盘及其制造方法。
本发明的又一个目的是提供一种能防止基片损坏和变形并使颗粒的出现最小的基片支持及其制造方法。
本发明的又一个目的是提供一种夹具,其能防止基片的损坏和颗粒的出现并减轻对基片的冲击。
本发明的又一个目的是提供一种电极结构,其能防止高频信号的功率损失。
依照本发明的一个方面,以上和其它目的可通过提供一种静电卡盘来实现,该静电卡盘包括:支持组件,其顶表面是平的,并且具有电极棒,其中所述电极棒被插入在形成于所述支持组件中心的上侧和下侧的孔中;下绝缘层,其由支持组件的顶表面上涂敷的绝缘材料形成;多个电极图案,其被附着于下绝缘层并电连接于电极棒;上绝缘层,其由电极图案上涂敷的绝缘材料形成;结(junction)层,其由上绝缘层上涂敷的结材料形成;以及多个支持球,其由电介质制成并且被安排在结层上并且被结合和固定于结层。
依照本发明的另一个方面,以上和其它目的可通过提供一种基片支持来实现,该基片支持包括:支持组件,其顶表面是平的;绝缘层,其由支持组件的顶表面上涂敷的绝缘材料形成;结层,其由绝缘层上涂敷的结材料形成;以及多个支持球,其由电介质制成并且被安排在结层上并且被结合到结层。
依照本发明的又一个方面,以上和其它目的可通过提供一种用于制造基片支持的方法来实现,该方法包括以下步骤:通过在支持组件上涂敷绝缘材料来形成绝缘层,所述支持组件的顶表面是平的;通过在绝缘层上涂敷结材料来形成结层;以及在结层上安排由电介质制成的多个支持球并且结合到结层。
依照本发明的又一个方面,以上和其它目的可通过提供一种用于基片固定的夹具来实现,该夹具包括:无冲击阻尼层,其被附着于夹具的基片固定组件;结层,其由无冲击阻尼层上涂敷的结材料形成;以及多个支持球,其由电介质制成并且被安排在结层上并且被结合到结层。
依照本发明的又一个方面,以上和其它目的可通过提供一种用于制造用于基片固定的夹具的方法来实现,该方法包括以下步骤:将无冲击阻尼层附着于夹具的基片固定组件;通过在无冲击阻尼层上涂敷结材料来形成结层;以及在结层上安排由电介质制成的多个支持球并将支持球结合到结层。
依照本发明的又一个方面,以上和其它目的可通过提供一种用于制造静电卡盘的方法来实现,该方法包括以下步骤:通过在支持组件上涂敷绝缘材料来形成下绝缘层,所述支持组件的顶表面是平的,并且具有电极棒,其中所述电极棒被插入在形成于所述支持组件中心的上侧和下侧的孔中;将多个电极图案附着于下绝缘层并将该多个电极图案电连接于电极棒;通过在电极图案上涂敷绝缘材料来形成上绝缘层;通过在上绝缘层上涂敷结材料来形成结层;以及在结层上安排由电介质制成的多个支持球并且将支持球结合到结层。
依照本发明的又一个方面,以上和其它目的可通过提供一种被用于等离子体处理设备中的上电极或下电极的电极结构来实现,该电极结构包括:基体材料;在基体材料上形成的金属层,该金属层由具有比被用作基体材料的材料更好的传导率的金属制成;以及在金属层上形成的绝缘层。优选地,所述电极结构进一步包括在基体材料和金属层之间形成的粘结材料层。
依照本发明的又一个方面,以上和其它目的可通过提供一种用于制造电极的方法来实现,该电极被用于等离子体处理设备中的上电极或下电极,所述方法包括以下步骤:准备用于形成电极体基体材料;在基体材料上形成金属层,其中形成金属层包括使用镀处理、涂敷处理和真空蒸发处理之一来形成金属层;以及在金属层上形成绝缘层。
附图说明
从结合附图进行的以下详述来看,本发明的以上和其它目的、特点和其它优点将被更清楚地理解,在附图中:
图1是说明常规静电卡盘的概念图;
图2是说明常规等离子体处理设备中的电极结构的断面图;
图3是说明依照本发明的静电卡盘的断面图;
图4是说明依照本发明的基片支持的断面图;
图5是说明依照本发明的夹具的局部断面图;
图6是说明依照本发明的等离子体处理设备中的电极结构的断面图;
图7是说明依照本发明的等离子体处理设备中的另一个电极结构的断面图;并且
图8是说明依照本发明用于制造等离子体处理设备中的电极的方法的流程图。
具体实施方式
在以下将参照附图来描述本发明的优选实施例。
参考图3,依照本发明实施例的静电卡盘100包括:支持组件101;下绝缘层110,其由支持组件101上涂敷的绝缘材料形成;多个电极图案,其被附着于下绝缘层110;上绝缘层130,其由电极图案上涂敷的绝缘材料形成;结层,其由上绝缘层130上涂敷的结材料形成;多个支持球,其被安排并且结合到结层140;以及多个泄漏防止坝160,其被固定地安排在所述多个支持球之间。
支持组件101具有平的顶表面和在支持组件101的中心的上和下侧处形成的孔。电极棒103被插入在所述孔中,用来将电压施加给将在以后描述的电极图案。另一方面,每个都由倒转的梯形槽组成的多个氦通路105被提供于支持组件101上。氦通路105用作氦气的传递通路。
下绝缘层110被形成于支持组件101上并由Al2O3制成。下绝缘层110的厚度在100到400um的范围内是均匀的。
电极图案120被附着于下绝缘层110并被连接于支持组件101的电极棒103。另外,电极图案120的厚度在3到30um的范围内是均匀的。电极图案120由诸如铜(Cu)、镍(Ni)和钨(W)的金属制成。
上绝缘层130被形成于电极图案120上并由Al2O3制成。上绝缘层130的厚度在100到400um的范围内是均匀的。
结层140由聚酰亚胺或环氧(epoxy)制成并具有在几um到几百um的范围内均匀的厚度。
支持球150是通过使用包括冲击(impact)、散射、分布等的方法而均匀地安排在结层140上的,并且具有在几十um到几百um范围内均匀的直径。另外,支持球150优选地由诸如陶瓷和聚酰亚胺的电介质制成,或者可替换地,由诸如塑料的一般材料制成。另外,当支持球150被结合到结层140时,分离的粘结剂141被施加于支持球150的侧部分上以加强结合力,如在图3中的放大部分中所示。因此,支持球150被较强地结合到结层140。
泄漏防止坝160以所述多个支持球150之间的均匀间隔固定地安排,并用来防止从氦通路105排放的氦气的泄漏并将基片的总体底部维持在恒定温度和恒定压力,这是通过中断热的入口和出口来进行的。
另一方面,连通容器107被连接于支持组件101的每个氦通路105并从氦通路105经过上述元件到达结层140的顶表面。另外,氦通路105的上部通过塞子109从外部封闭,所述塞子具有在其中心形成的孔并且支持插在该孔中的连通容器107。
在以下将根据本发明的实施例来描述如以上构建的静电卡盘的操作。
首先,基片10被放置在多个支持球150上,同时恒定温度和恒定压力的氦气被排放到一个空间中,在该空间中,多个支持球150被安排经过支持101的氦通路105。之后,电压被施加给支持组件101的电极棒103并因此被施加给与其连接的多个电极图案120,而与被施加给电极棒103的电压不同的电压被施加给基片10。因此,基片10通过一个电力(electrical force)而固定于多个支持球150上,所述电力是由被施加给电极棒103的电压和被施加给基片10的电压之间的差而产生的。因此,在基片10与多个支持球150进行点接触时,基片的损坏和基片上颗粒的出现可被防止。另一方面,通过氦通路105向上排放的氦气被均匀地分布在基片10的底部上以使适合于处理基片10的温度和压力被恒定地维持。由于被固定地安排在支持球150之间的泄漏防止坝160,氦气不被泄漏出来。
另一方面,在使用等离子体源的处理中,可通过在包括结层140或粘结剂141和支持球150的静电卡盘100的最上部分上涂敷氧化铝来提高介电常数。
接下来,将参照图4来详细说明依照本发明另一个实施例的基片支持。
如图4中所示,基片支持200包括支持组件201,被附着于支持组件201的绝缘层210,由在绝缘层210上涂敷的结材料形成的结层240,以及在结层240上安排并被结合到结层240的多个支持球250。
支持组件201具有平的顶表面。
绝缘层210被形成于支持组件201上并由Al2O3制成。绝缘层210的厚度在100到400um的范围内是均匀的。
结层240由聚酰亚胺或环氧制成并具有在几um到几百um的范围内均匀的厚度。
支持球250是通过使用包括冲击、散射、分布等的方法而均匀地安排在结层240上的,并且具有在几十um到几百um范围内均匀的直径。另外,支持球250优选地由诸如陶瓷和聚酰亚胺的电介质制成,或者可替换地,由诸如塑料的一般材料制成,如在静电卡盘中。另外,当支持球250被结合到结层240时,分离的粘结剂被施加于支持球250的侧部分上以加强结合力,从而使支持球250被更强地结合到结层240,如在静电卡盘100中。
在如以上构建的基片支持200中,基片10以这样的方式被放置在多个支持球250上,即它由多个支持球上的多个点接触来支持。因此,基片的损坏和基片上颗粒的出现可被防止。
接下来,将参照图5来详细描述依照本发明又一个实施例的夹具。
如示出夹具300的局部断面图的图5中所示,夹具300包括:抓住(grip)组件301,用于抓住基片10;无冲击(shockless)阻尼层370,其被附着于抓住组件301的底部;结层340,其由阻尼层370底部上涂敷的结材料形成;多个支持球350,其被安排在结层340的底部上并被结合到结层340;以及分离的粘结剂341,其被涂敷在支持球350的侧部分上。在本描述中,为简洁起见,已结合静电卡盘100或基片支持200而描述的部分的说明将被省略。
抓住组件301被形成于用于夹具300的末端部分以抓住基片10。
阻尼层370被附着于抓住组件301的底部上以便于缓解对基片10的冲击,并且由可用于阻尼的诸如橡胶的常规一般材料制成。
借助如以上构建的夹具300,在被夹具300抓住的基片10与支持球350进行点接触时,基片10的损坏可被防止。另外,当基片10被夹具300抓住时,对基片10的冲击可通过阻尼层370的阻尼动作来缓解。
接下来,将参照图6来描述依照本发明又一个实施例的待用作等离子体处理设备中的上电极或下电极的电极的结构。
如图6中所示,所述电极包括基体材料121、金属层和绝缘层123。
在被用于制造平板显示器基片的等离子体处理设备中,基体材料121形成电极体并通常具有矩形形状。基体材料121由传导性金属制成,优选为铝(Al)合金,高频信号的功率可以施加给它。也就是说,优选的是通过使用机械加工方法来平面化铝合金的表面而形成矩形基体材料。
另外,金属层125被形成于基体材料121上。金属层125优选地由金(Au)、银(Ag)、镍(Ni)、铬(Cr)和铜(Cu)之一制成,其具有比被用作基体材料121的金属更好的传导率。也就是说,高频信号的功率可被容易地传递的通路是通过在基体材料121上形成在传导率上优于基体材料121的金属层而形成的。基体材料121具有粗糙表面,这是因为该表面是被机械加工的,而与基体材料121相比,金属层125具有很平且光滑的表面,这是因为它是通过涂敷而形成的。因此,高频信号的功率可被传递通过金属层而没有高频信号功率的损失。
另外,尽管金属层125可被形成于基体材料121的整个表面上,亦有可能通过以下仅在基体材料121的顶表面的特定区域上以特定形状形成金属层125:使用光刻(photolithography)处理来形成特定的图案化掩模并通过使用金属沉积处理或涂敷处理在所述图案化掩模内形成金属层。因此,等离子体密度可在期望区域处被选择性地提高。换句话说,在用于处理大基片的等离子体处理设备中,电极的中心、侧和边缘之间的等离子体均匀性上的差异可通过在电极的所述侧和边缘上以特定图案形成金属层125而显著减小。
因此,由于可形成用于仅在特定区域中选择性地增加等离子体密度的电极,可提供适合于处理大基片的等离子体处理设备。
另外,如图7中所示,优选的是提供金属层125和基体材料121之间的粘结材料127以使金属层125被更强地附着于基体材料121。
另外,绝缘层123被形成于金属层125上以保护基体材料121和金属层125并且将它们与外部隔离。一般而言,绝缘层123是通过使用阳极化方法来形成的。
在以下将参照图8来描述依照本发明的又一个实施例用于制造电极的方法。
首先执行基体材料准备步骤,其被称为将基体材料121加工成电极本身的形状的步骤。一般而言,由于使用等离子体气体的平板显示器制造设备具有矩形电极,一般将基体材料121加工成矩形形状。在此情况下,基体材料121由铝合金制成,并且其表面是通过机械加工方法来加工的。因此,考虑到铝合金的低硬度,铝合金具有明显粗糙的表面。
在基体材料准备步骤之后执行金属层形成步骤,用于在基体材料121上形成金属层125。优选的是,在基体材料121上形成例如具有大约2um到30um的很薄厚度的金属层125。在此情况下,金属层125可使用电镀方法或离子电镀方法来形成,或者可替换地使用其它方法,包括喷涂方法、真空蒸发处理(例如溅射方法、化学蒸发方法)等。
另外,依照本发明的实施例用于制造电极的方法可包括粘结材料形成步骤,用于在形成金属层125之前在基体材料121上形成粘结材料,从而使金属层125被更强地附着于基体材料121。
另外,在金属层形成步骤之前,可进一步包括在基体材料121上形成特定的图案化掩模的掩模形成步骤。在此,图案化掩模是指在基体材料121上以特定形状形成的图案,目的是以特定形状形成金属层125。可使用光致抗蚀剂(photoresist)来形成该图案化掩模。执行该步骤的原因是电极上的特定区域中的等离子体密度可通过在特定区域上以特定形状形成金属层125而选择性地提高。在此,可使用光刻处理或可替换地,使用采用屏蔽带(masking tape)的带敷处理(taping process)来形成图案化掩模。
应指出,在金属层125被形成之后绝缘层123被形成之前必须去除图案化掩模。因此,当使用图案化掩模形成金属层125时,可在金属层形成步骤和绝缘层形成步骤之间进一步执行去除图案化掩模的掩模去除步骤。
最后执行用于在金属层125上形成绝缘层123的绝缘层形成步骤。绝缘层通常是使用涂敷方法形成的,具体而言是阳极化方法或氧化铝(Al2O3)热喷涂或蒸发方法。
如从以上描述显而易见的,本发明提供了一种静电卡盘,其能防止半导体基片上颗粒的出现和基片的损坏,提高静电卡盘的介电常数并且在包括蚀刻、沉积等的处理中保证基片温度和压力的均匀性和处理均匀性;并且提供了一种具有功能和制造的稳定性以及延长的寿命的静电卡盘。
另外,本发明提供了一种能防止基片损坏和变形并使颗粒出现最小的基片支持。
另外,本发明提供了一种夹具,其能防止基片的损坏和基片上颗粒的出现并减轻对基片的冲击。
另外,本发明提供了一种电极,其能通过机械地和电地稳定金属层和基体材料之间的界面来防止高频信号的功率损失,并因此提高高频信号功率的传递效率。
另外,本发明提供了一种电极,其能便于高频信号功率的均匀传递并且当该电极被用作等离子体处理设备中的上电极或下电极时产生均匀的等离子体。
此外,本发明提供了一种电极,其能通过以下而选择性地提高等离子体密度和效率:形成特定的图案化金属层以使用于高效高频信号通路的电极可被形成为期望的形状。具体而言,可提供一种被用于处理大基片的等离子体处理设备,其能克服电极的中心部分和侧部分之间的等离子体均匀性上的差异。
尽管已为了说明的目的而公开了本发明的优选实施例,本领域的技术人员将理解,在如被公开于所附权利要求中的本发明的精神和范围内的各种修改、添加和替换是可能的。

Claims (7)

1.一种静电卡盘,包括:
支持组件,其顶表面是平的,并且具有电极棒,其中所述电极棒被插入在形成于所述支持组件中心的上侧和下侧的孔中;
下绝缘层,其由支持组件的顶表面上涂敷的绝缘材料形成;
多个电极图案,其被附着于下绝缘层并电连接到电极棒;
上绝缘层,其由电极图案上涂敷的绝缘材料形成;
结层,其由上绝缘层上涂敷的结材料形成;
多个支持球,其由电介质制成并且被安排在结层上并且被结合和固定到结层;
多个氦通路,其连接于经过所述下绝缘层、电极图案以及上绝缘层到达所述结层的顶表面的连通容器;
多个连通容器,其经过所述氦通路到达结层的顶表面;
多个塞子,其封闭氦通路的上部并支持连通容器;以及
多个泄漏防止坝,其被固定地安排在所述结层上并位于所述多个支持球之间,以使通过氦通路排放的氦气的温度和压力分布是均匀的。
2.如权利要求1所述的静电卡盘,其中氧化铝被涂敷于静电卡盘的最上部分上。
3.一种基片支持,包括:
支持组件,其顶表面是平的;
绝缘层,其由支持组件的顶表面上涂敷的绝缘材料形成;
结层,其由绝缘层上涂敷的结材料形成;以及
多个支持球,其由电介质制成并且被安排在结层上并且被结合到结层。
4.一种用于基片固定的夹具,包括:
无冲击阻尼层,其被附着于夹具的基片固定组件;
结层,其由所述无冲击阻尼层上涂敷的结材料形成;以及
多个支持球,其由电介质制成并且被安排在结层上并且被结合到结层。
5.一种用于制造静电卡盘的方法,包括以下步骤;
通过在支持组件上涂敷绝缘材料来形成下绝缘层,所述支持组件的顶表面是平的,并且具有电极棒,其中所述电极棒被插入在形成于所述支持组件中心的上侧和下侧的孔中;
将多个电极图案附着于下绝缘层并将该多个电极图案电连接到电极棒;
通过在电极图案上涂敷绝缘材料来形成上绝缘层;
通过在上绝缘层上涂敷结材料来形成结层;
在结层上安排由电介质制成的多个支持球并且将支持球结合到结层;
将多个氦通路连接至连通容器,所述连通容器经过所述下绝缘层、电极图案以及上绝缘层到达所述结层的顶表面;
安排多个连通容器,其经过所述氦通路到达结层的顶表面;
安排多个塞子,其封闭氦通路的上部并支持连通容器;以及
将多个泄漏防止坝固定地安排在所述结层上并使其位于所述多个支持球之间,以使通过氦通路排放的氦气的温度和压力分布是均匀的。
6.一种用于制造基片支持的方法,包括以下步骤:
通过在支持组件上涂敷绝缘材料来形成绝缘层,所述支持组件的顶表面是平的;
通过在绝缘层上涂敷结材料来形成结层;以及
在结层上安排由电介质制成的多个支持球并且结合到结层。
7.一种用于制造用于基片固定的夹具的方法,包括以下步骤;
将无冲击阻尼层附着于用于基片固定的夹具的基片固定组件;
通过在所述无冲击阻尼层上涂敷结材料来形成结层;以及
在结层上安排由电介质制成的多个支持球并将支持球结合到结层。
CNB2004100908408A 2003-11-14 2004-11-12 静电卡盘、基片支持、夹具和电极结构及其制造方法 Expired - Fee Related CN100481366C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020030080414 2003-11-14
KR10-2003-0080414A KR100505512B1 (ko) 2003-11-14 2003-11-14 지지볼을 접촉면으로 하는 정전척, 기판지지대,기판고정용 클램프 및 그 제조방법
KR1020030093791 2003-12-19
KR1020030093791A KR100585032B1 (ko) 2003-12-19 2003-12-19 플라즈마 처리장치의 전극구조 및 제조방법

Publications (2)

Publication Number Publication Date
CN1638084A CN1638084A (zh) 2005-07-13
CN100481366C true CN100481366C (zh) 2009-04-22

Family

ID=34863600

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100908408A Expired - Fee Related CN100481366C (zh) 2003-11-14 2004-11-12 静电卡盘、基片支持、夹具和电极结构及其制造方法

Country Status (2)

Country Link
CN (1) CN100481366C (zh)
TW (1) TWI274394B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4542959B2 (ja) * 2005-07-14 2010-09-15 東京エレクトロン株式会社 静電吸着電極、基板処理装置および静電吸着電極の製造方法
JP4244229B2 (ja) * 2006-02-08 2009-03-25 Toto株式会社 静電チャック
KR101000344B1 (ko) * 2006-05-19 2010-12-13 엘아이지에이디피 주식회사 엠보싱 형성 장치 및 그 형성 방법
CN101477962B (zh) * 2008-01-03 2010-11-10 北京北方微电子基地设备工艺研究中心有限责任公司 一种带有连接层的卡盘装置及其制造方法
KR101058748B1 (ko) * 2008-09-19 2011-08-24 주식회사 아토 정전척 및 그 제조방법
WO2012033922A2 (en) * 2010-09-08 2012-03-15 Entegris, Inc. High conductivity electrostatic chuck
CN104377105B (zh) * 2013-08-15 2017-02-08 中微半导体设备(上海)有限公司 等离子体处理装置及氦气管
CN104752118B (zh) * 2013-12-25 2017-02-15 中微半导体设备(上海)有限公司 等离子体处理腔室及其静电夹盘的制造方法

Also Published As

Publication number Publication date
CN1638084A (zh) 2005-07-13
TW200520141A (en) 2005-06-16
TWI274394B (en) 2007-02-21

Similar Documents

Publication Publication Date Title
JP4286497B2 (ja) 半導体装置の製造方法
JP5143382B2 (ja) 半導体装置及びその製造方法
US5703493A (en) Wafer holder for semiconductor applications
US7326637B2 (en) Method and system for bonding a semiconductor chip onto a carrier using micro-pins
JP2006303077A (ja) 半導体チップの製造方法
US20160190028A1 (en) Method and structure for fan-out wafer level packaging
CN100481366C (zh) 静电卡盘、基片支持、夹具和电极结构及其制造方法
CN107180788A (zh) 元件芯片的制造方法
KR102255246B1 (ko) 정전척 및 그 제조방법
CN108962820A (zh) 处理衬底的方法
CN111128915A (zh) 一种晶圆级封装芯片及方法
US11444244B2 (en) Mask plate and fabrication method thereof
US20190385962A1 (en) Semiconductor structure and method for wafer scale chip package
JP3881290B2 (ja) プラズマ処理装置
KR100585032B1 (ko) 플라즈마 처리장치의 전극구조 및 제조방법
CN111863596B (zh) 一种晶圆的铜柱与厚膜镀铜结构的制造工艺
KR100505512B1 (ko) 지지볼을 접촉면으로 하는 정전척, 기판지지대,기판고정용 클램프 및 그 제조방법
JPS63131519A (ja) ドライエツチング装置
KR102660656B1 (ko) 마스크와 프레임의 연결체 및 그 제조 방법
US20220068612A1 (en) Wafer support and equipment for thin-film deposition or pre-cleaning using the same
TWI406601B (zh) 電漿製程反應室之電極設計
TWI440123B (zh) 用於承載基材之裝置與方法
KR20050120925A (ko) 웨이퍼 지지장치 및 이를 이용한 무전해 니켈 범핑 방법
KR200367932Y1 (ko) 반도체 및 액정패널 제조설비용 정전척
JP4196481B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20181112

CF01 Termination of patent right due to non-payment of annual fee