CN100479324C - 解调装置和解调方法 - Google Patents

解调装置和解调方法 Download PDF

Info

Publication number
CN100479324C
CN100479324C CNB2004100821724A CN200410082172A CN100479324C CN 100479324 C CN100479324 C CN 100479324C CN B2004100821724 A CNB2004100821724 A CN B2004100821724A CN 200410082172 A CN200410082172 A CN 200410082172A CN 100479324 C CN100479324 C CN 100479324C
Authority
CN
China
Prior art keywords
frequency
signal
demodulating equipment
input signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100821724A
Other languages
English (en)
Other versions
CN1667944A (zh
Inventor
丸谷正纯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1667944A publication Critical patent/CN1667944A/zh
Application granted granted Critical
Publication of CN100479324C publication Critical patent/CN100479324C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/26Circuits for superheterodyne receivers
    • H04B1/28Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

本发明提供了一种解调装置和解调方法。该解调装置包括:用于生成本机信号的合成器;混频器,用于对由载频调制的输入信号和本机信号进行混频,以输出其载波具有中频的中频信号;中频设置单元,用于设置多个中频中的一个;以及解调器,用于提取和再现处于所设中频的中频信号。

Description

解调装置和解调方法
技术领域
本发明涉及解调技术,更具体来说,涉及对由载频调制的输入信号进行解调的技术。
背景技术
图8示出了诸如电视广播和蜂窝式电话的无线电通信的频带的示例。横轴表示频率,而纵轴表示频谱强度。例如,频带801中从01ch(频道)到06ch(频道)的所有频道都按规则频率间隔Δf来排列,频带802中从07ch(频道)到10ch(频道)的所有频道都按规则频率间隔Δfa来排列,而频带803中从11ch(频道)到14ch(频道)的所有频道都按规则频率间隔Δfa来排列。然而,频带801与频带802之间存在频带间隙805,而频带802与频带803之间存在频带间隙806。结果,在01ch(频道)到14ch(频道)的整个频带804中,频道之间的频率间隔是不规则的。以下,“ch”表示频道。
由诸如电视广播和蜂窝式电话的无线电通信所使用的频率的增加和由此导致的频带不足已被全社会公认为严重的问题。正在进行对过去所分配的频带的使用的复查和旨在将统一为国际标准的对频带再分配的调整。结果,在某些应用中分配了不连续频带,并且可设置为与当前系统共用的频率受到限制。从而,在某些情况下,如图8中所示,信号无线电波的载频在频域中不按规则间隔排列。此外,在诸如光通信的缆线通信中也采用了这种按不规则间隔的信号排列,以减小由于材料特性而导致的限制并抑制信号之间的干扰。
不管缆线或无线电,都需要这样一种接收系统的接收方法,即,其从在这种频域中未基于简单规则排列的一组多个信号中仅接收希望的信号分量。
在以下描述中,将电视广播作为示例。在电视广播中,为从用于接收的多个频道中仅选择希望的频道,接收器侧需要从一宽频段内仅分选(segment)出一特定信号分量并再现该信号。对于实际电子电路中的信号再现,从功耗和电路性能方面来说,低频下的信号处理具有很大优势。中频(IF)接收也是这种接收方法中的一种。
图9示出了中频接收。混频器901将输入信号SIN与本机信号SL进行混合,以输出中频信号SIF。为描述中频接收,下面将定义几个术语,以。对于输入信号SIN在频域(以下,称为频谱)中的分布,在称为载频的中心载频Freq_C的周围,分布有根据信息和调制方法而调制出的各种频率下的一组分量。例如,在无线电通信领域中,这种信号频谱由政府、行业组织等来管理,并且它们按待分布的规定频率间隔大量排列。作为其载频Freq_C,使用MHz或GHz量级的高频。为在接收器中将这些高频变换为KHz量级的低载频,使用了本机信号(频率为Freq_L0)SL。混频器901(其为乘法器)对所接收到的输入信号SIN与本机信号SL进行混合,以将输入信号SIN变换为中频信号SIF,中频信号SIF的频率分布中心为中频Freq_IF(|Freq_C-Freq_L0|)(其为差频)。
图10示出了根据现有技术的接收方法。混频器901对01ch的输入信号1001与本机信号1002进行混合,以按中频Freq_IF_fix输出中频信号。此外,混频器901对02ch的输入信号1003与本机信号1004进行混合,以按中频Freq_IF_fix输出中频信号。混频器901还对Nch的输入信号1005与本机信号1006进行混合,以按中频Freq_IF_fix输出中频信号。
如图10中所示,考虑到待再现信号的频谱扩展和来自在输入信号SIN周围存在的多余信号的干扰,通常将图9中的中频Freq_IF固定在一个值Freq_IF_fix。当提供本机信号SL时,用于按频率Freq_L0输出本机信号SL的合成器侧调节振荡频率,使得差频恒定地固定在Freq_IF_fix。
在图10中,为把差频恒定地设置在固定频率Freq_IF_fix,即使所有频道的输入信号SIN的载频Freq_C都不同,由合成器所输出的本机信号的频率也必须可被设置在等于Freq_C-Freq_IF_fix或Freq_C+Freq_IF_fix的频率处。如果所有载频Freq_C按规则间隔排列,那么这不会产生显著的问题,但是如果所有载频Freq_C未按规则间隔排列,那么该设置在确定合成器的频率的锁相环电路(PLL)具有简单电路的情况下就不可行。结果,产生了几个问题。下面将利用带有简单电路的模型PLL来对此进行描述。
图11示出了一接收系统的结构。合成器1102具有PLL(锁相环)电路1111和VCO(压控振荡器)电路1112,并且输出图9中的本机信号SL。调谐单元1101选择并提取在例如图8中所示的01ch到14ch中的一个频道的输入信号SIN,并将其输出给数字信号处理单元1103。数字信号处理单元1103包括图9中的混频器901,并且对输入信号SIN与本机信号SL进行混合,以输出所得信号。
PLL电路1111具有基准信号生成器(振荡频率Freq_ref)1121、相位比较器1122、滤波器1123、分频器1124、以及放大器1125。基准信号生成器1121按频率Freq_ref输出基准信号。相位比较器1122对基准信号与放大器1125的输出信号进行比较,以向滤波器1123输出比较结果。VCO电路1112基于滤波器1123的输出信号来调节其相位以生成一信号。分频器1124将VCO电路1112的输出信号的频率分频至1/P。放大器1125对分频器1124的输出信号进行放大,以向相位比较器1122输出所得信号。结果,VCO电路1112输出具有频率P×Freq_ref的本机信号。
图12示出了其中频道按规则频率间隔Δfa排列的输入信号,而图12B示出了与该输入信号相对应的本机信号。
如图12A中所示,当待接收的信号的载频按规则间隔Δfa排列时,带有最简单结构的合成器1102(图11)将基准信号生成器1121的频率Freq_ref设置为Δfa,并且采用能够在大范围内设置分度比(division ratio)P的分频器作为分频器1124。如图12B中所示,合成器1102能够输出频率为P×Δfa的本机信号。下面将给出具体示例。
图13A示出了其中各频道的载频按规则间隔排列的输入信号。频率间隔为500kHz。01ch的载频Freq_C为499.8MHz,而10ch的载频Freq_C为504.3MHz。01ch到10ch的输入信号的载频落在499.8MHz到504.3MHz的范围内,并按500kHz的间隔排列。
图13B示出了与图13A中的输入信号相对应的本机信号。各频道的本机信号的频率按规则间隔排列,并且其频率间隔与输入信号的相同,即,为500kHz。因此,图11中的基准信号生成器1121的基准信号的频率Freq_ref也是500kHz。01ch的本机信号频率Freq_L0为50MHz(1/1000分频)。10ch的本机信号频率Freq_L0为504.5MHz(1/1009分频)。本机信号的频率落在从500MHz到504.5MHz的范围内,并且所有这些频率的最大公约数为500kHz。待由PLL电路1111中的分频器1124来设置的所需的分频值的范围是从1/1000到1/1009。
中频Freq_IF是输入信号的载频Freq_C与本机信号频率Freq_L0之差的绝对值。因此,所有频道中的中频Freq_IF都固定在20kHz。
如图13C中所示,当各频道的输入信号如图13A中那样按规则间隔排列时,中频信号的频率Freq_IF固定在200kHz,并且图13B中的本机信号的频率间隔(相位比较基准信号的频率Freq_ref)固定在500kHz。
图16示出了这样一种接收系统,其被构成为将1/N分频器1601添加到图11中的接收系统。1/N分频器1601置于合成器1102与数字信号处理单元1103之间。
基准信号生成器1121按频率N×Freq_ref(其为图11中的N倍)输出基准信号。相位比较器1122基于该基准信号对相位进行比较。结果,VCO电路1112按频率N×P×Freq_ref(其为图11中的N倍)输出信号。1/N分频器1601将VCO电路1112的输出信号的频率分频至1/N,以向数字信号处理单元1103按频率P×Freq_ref输出本机信号。
此外,日本专利申请特开平No.5-2537公开了一种用于转换无线电频率和中频的频率转换器。
发明内容
本发明的目的是,当将其载频按不规则间隔排列的多个频道的输入信号与所述各频道的本机信号进行混合时,将所述各频道的本机信号的频率间隔设置得较大。
根据本发明的其中一个方面,提供了一种解调装置,其包括:用于生成本机信号的合成器;以及混频器,用于对由载频调制的输入信号与本机信号进行混合,以输出其载波具有中频的中频信号。中频设置单元设置多个中频中的一个,而解调器提取和再现处于所设中频下的中频信号。
附图说明
图1是示出包括有根据本发明第一实施例的解调装置的接收系统的结构示例的框图;
图2A到图2C是用于描述第一实施例的操作的图;
图3是示出包括有根据本发明第二实施例的解调装置的接收系统的图;
图4是示出包括有根据本发明第三实施例的解调装置的接收系统的图;
图5是示出包括有根据本发明第四实施例的解调装置的接收系统的结构示例的图;
图6是示出包括有根据本发明第五实施例的解调装置的接收系统的结构示例的图;
图7是示出包括有根据本发明第六实施例的解调装置的接收系统的结构示例的图;
图8是示出诸如电视广播和蜂窝式电话的无线电通信的频带的图;
图9是示出中频接收的图;
图10是示出根据现有技术的接收方法的图;
图11是示出一接收系统的结构的框图;
图12A是示出其中频道按规则间隔排列的输入信号的图,而图12B是示出与该输入信号相对应的本机信号的图;
图13A到13C是示出图12A和图12B中的信号的具体示例的图;
图14A是示出其中频道按不规则间隔排列的输入信号的图,而图14B是示出与该输入信号相对应的本机信号的图;
图15A到15C是示出图14A和图14B中的信号的具体示例的图;以及
图16是示出另一接收系统的结构的框图。
具体实施方式
首先,描述载频Freq_C的不规则排列的问题。
图14A示出了其中频道按不规则间隔排列的输入信号,而图14B示出了与该输入信号相对应的本机信号。
当输入信号的载频未按规则间隔排列时,基准信号频率Freq_ref必须被设置为频率F1,其为所有必需本机信号的振荡频率的最大公约数。即,由图14B中的虚线(包括实线)所示的多个频率之间的每个间隔都为频率F1。对最大公约数F1乘以整数使得可以按由实线所示的所有必需的频率来产生本机信号。结果,分频器1124必需能够在几倍到几十倍的宽范围内来设置分度比。然而,当基准信号频率Freq_ref降低时,它将影响滤波器1123等的频带设置,从而劣化PLL电路1111的降低相位噪声的能力。这将导致诸如使电路所需要的噪声特性变得不满意的问题。另外,从电路的最大操作速度和功耗的方面来说,能够在宽范围内设置分度比的分频器1124不具有优势。
解决分频器1124的计数器大小过度增大的问题的公知方法是分数分频(fractional frequency division)及其应用电路,即,Δ-∑(delta-sigma)分数分频。然而,这些分频中,如果载频未按规则间隔排列,那么也有必要使得输出频率可以按所有信号的载频的最大公约数的间隔来设置。这进一步增加了电路尺度,并且未解决由于对操作速度的限制而产生的功耗和速度问题。
图15A到15C示出了图14A和图14B中的信号的具体示例。
图15A示出了其各频道的载频按不规则间隔排列的输入信号。从01ch到06ch的频率间隔是规则的,即,500kHz,并且从07ch到10ch的频率间隔是规则的,即,500kHz。但是,06ch与07ch之间的频率间隔为800kHz。从01ch到10ch的整个频道中的间隔是不规则的。01ch的载频Freq_C为499.8MHz,06ch的载频Freq_C为502.3MHz,07ch的载频Freq_C为503.1MHz,而10ch的载频Freq_C为504.6MHz。即,01ch到06ch的各信号的载频落在从499.8MHz到502.3MHz的范围内,并按500kHz的间隔排列。07ch到10ch的各信号的载频落在从503.1MHz到504.6MHz的范围内,并按500kHz的间隔排列。
图15B示出了与图15A中的输入信号相对应的本机信号。与所述各频道的本机信号的最大公约数相对应的频率为100kHz,与其相对应地,基准信号频率Freq_ref也是100kHz。01ch的本机信号频率Freq_L0为500MHz(1/5000分频),06ch的本机信号频率Freq_L0为502.5MHz,07ch的本机信号频率Freq_L0为503.3MHz,并且10ch的本机信号频率Freq_L0为504.8MHz(1/5048分频)。
因此,01ch到06ch的本机信号的频率落在从500MHz到502.5MHz的范围内,而07ch到10ch的本机信号的频率落在从503.3MHz到504.8MHz的范围内。所有这些频率的最大公约数为100kHz。待由PLL电路1111中的分频器1124来设置的所需的分频值的从1/5000变化到1/5048,这些分频值约为图13A到图13C中的1/5倍。
中频Freq_IF是输入信号的载频Freq_C与本机信号频率Freq_L0之差的绝对值。因此,所有频道中的中频Freq_IF都固定在200kHZ。
如图15C中所示,当各频道的输入信号如图15A中那样按不规则间隔排列时,中频信号的频率Freq_IF固定在200kHz,并且图15B中的本机信号的频率间隔(相位比较基准信号的频率Freq_ref)固定在100kHz。
由合成器1102输出的本机信号所需的频谱纯度往往使得需要提高基准信号频率(相位比较频率)N×Freq_ref和滤波器1123的频带。在这种情况下,如图16中所示,可在合成器1102的输出的后级设置一分频器1601,使得用于相位比较的基准信号频率N×Freq_ref保持较高,从而使得可以将频率间隔微调到希望值。然而,为实现其中添加了分频器1601的该结构,有必要通过设置在后级中的分频器1601的分频比N来提高VCO电路1112的振荡频率。因此,VCO电路1112在更高频带中振荡。结果,置于后级中的分频器1601和缓冲电路(连接在合成器1102与分频器1601之间的缓冲电路)需以更高速度来操作。因此,从电路的结构和功耗的角度来说,产生了新问题。
第一实施例
图1示出了包括有根据本发明第一实施例的解调装置的接收系统100的结构示例。接收系统100具有前端单元101、合成器102、中频设置单元104、以及数字信号处理单元110。数字信号处理单元110具有混频器103和中频带信号处理单元105。
前端单元101包括调谐器、放大器等,并且它根据接收信号设置输入信号(频道选择信号)S1对在输入信号SIN的多个频道中的一个频道的信号进行提取和放大。如图2A中所示,输入信号SIN是由例如10个频道的载频调制的信号,并且各频道的载频按不规则间隔排列。01ch到06ch中的间隔是规则的,为500kHz。06ch与07ch之间的间隔为800kHz。07ch到10ch中的间隔为500kHz。01ch中的载频为499.8MHz,06ch中为502.3MHz,07ch中为503.1MHz,10ch中为504.6MHz。
合成器102具有与图11中的合成器1102相同的结构,具有PLL电路1111和VCO电路1112。PLL电路1111具有基准信号生成器1121、相位比较器1122、滤波器1123、分频器1124以及放大器1125。基准信号生成器1121按频率Freq_ref输出基准信号。相位比较器1122对基准信号与放大器1125的输出信号进行比较,以向滤波器1123输出比较结果。VCO电路1112基于滤波器1123的输出信号来调节相位以生成一信号。分频器1124将VCO电路1112的输出信号的频率分频至1/P。放大器1125对分频器1124的输出信号进行放大,以向相位比较器1122输出所得信号。结果,VCO电路1112输出具有频率P×Freq_ref的本机信号。合成器102根据接收信号设置输入信号(频道选择信号)S1按指定频道的频率来生成本机信号SL。如图2B中所示,各频道的本机信号按500kHz的规则间隔排列。即,基准信号生成器1121的基准信号频率Freq_ref为500kHz。合成器102能够按P×500kHz来输出本机信号。01ch中本机信号的频率为500MHz,06ch中为502.5MHz,07ch中为503MHz,10ch中为504.5MHz。合成器102选择性地输出其频率间隔固定的多个频道的本机信号中的一个。顺便指出,各种其他方法可用于实现PLL电路1111。可使用外部输入的信号,而不使用基准信号生成器。另外,可使用不带放大器1125的PLL电路1111。
混频器103对来自前端单元101的输入信号与本机信号SL进行混合(相乘),以输出其载波具有中频的中频信号SIF。中频信号SIF的中频是输入信号的载频与本机信号SL的频率之差的绝对值。即,本机信号SL的频率是与输入信号的载频不同的频率。所述中频是低于输入信号的载频的频率。
如由图2A中的输入信号SIN和图2B中的本机信号SL所示,在01ch中,输入信号SIN的载频为499.8MHz,本机信号SL的频率为500MHz,而中频信号SIF的频率为200kHz。在06ch中,输入信号SIN的载频为502.3MHz,本机信号SL的频率为502.5MHz,而中频信号SIF的频率为200kHz。由此,在01ch到06ch中,中频信号SIF的频率为200kHz。
另一方面,在07ch中,输入信号SIN的载频为503.1MHz,本机信号SL的频率为503MHz,而中频信号SIF的频率为100kHz。在10ch中,输入信号SIN的载频为504.6MHz,本机信号SL的频率为504.5MHz,而中频信号SIF的频率为100kHz。由此,在07ch到10ch中,中频信号SIF的频率为100kHz。
如上所述,混频器103按取决于输入信号的载频而不同的中频来输出中频信号SIF。对于01ch到06ch中频信号SIF的频率为200kHz,而对于07ch到10ch为100kHz。
中频设置单元104根据中频设置输入信号S2来设置多个(例如,两个)中频中的一个。例如,中频设置单元104对于01ch到06ch设置200kHz的中频,而对于07ch到10ch则设置100kHz的中频。
中频带信号处理单元105包括一解调器,并且其对处于由中频设置单元104所设置的中频下的中频信号SIF进行提取和再现,以输出解调信号SOUT。
图2A示出了如图15A中其各频道的载频按不规则间隔排列的输入信号。01ch到06ch的频率间隔是规则的,为500kHz,并且07ch到10ch的频率间隔是规则的,为500kHz。但是,06ch与07ch之间的频率间隔为800kHz。01ch到10ch的整个频带中的间隔是不规则的。01ch的载频为499.8MHz,06ch的载频为502.3MHz,07ch的载频为503.1MHz,而10ch的载频为504.6MHz。即,在01ch到06ch中,各信号的载频落在从499.8MHz到502.3MHz的范围内,并按500kHz的间隔排列。07ch到10ch的各信号的载频落在从503.1MHz到504.6MHz的范围内,并按500kHz的间隔排列。
图2B示出了与图2A中的输入信号相对应的本机信号。各频道的本机信号的频率间隔固定在500kHz。与其相对应地,合成器102中的图11中的PLL电路1111的基准信号生成器1121的基准信号频率Freq_ref也是500kHz。01ch的本机信号频率为500MHz(1/1000分频),06ch的本机信号频率为502.5MHz,07ch的本机信号频率为503.3MHz,而10ch的本机信号频率为504.5MHz(1/1010分频)。即,当本机信号的频率为500MHz到502.5MHz(01ch到06ch)时,中频被设为200kHz,而当本机信号的频率为503.0MHz到504.5MHz(07ch到10ch)时,中频被设为100kHz,本机信号的所有频率的最大公约数为500kHz。必需使得PLL电路1111中的分频器1124能够设置在1/1000到1/1010的范围内的分频值,这些分频值约为图15A到图15C的情况下的5倍。
如图2C中所示,当各频道的输入信号如图2A中那样按不规则间隔排列时,中频信号的频率为200kHz或100kHz,并且图2B中的本机信号的频率间隔(相位比较基准信号的频率Freq_ref)固定在500kHz。基准信号频率Freq_ref为500kHz,其为图15A到15C的情况下的5倍。
由于PLL电路1111的基准信号频率Freq_ref可设得较高,所以可减小PLL电路1111的相位噪声。此外,从最大操作速度和功耗的方面来看,PLL电路1111的分频器1124具有优势。
在本实施例中,中频信号SIF的频率不是固定的,而是可以根据输入信号SIN的载频并考虑其他多余信号干扰的影响,来从多个中频中进行选择。具体来说,在本实施例中,用于由置于混频器103的后级中的中频带信号处理单元105来进行的信号处理的中频不是固定的,而在此添加了能够设置所述多个中频中的中频的中频设置单元104。因此,可将由合成器102所输出的本机信号SL的频率间隔设置得较大。另外,可将相位比较器1122(图11)的相位比较频率Freq_ref设置得较高,以使得可以改进PLL电路的性能,并可简化PLL电路的结构,从而抑制功耗的增加。作为解决由中频信号SIF的不固定频率所造成的影响的措施,只需使中频设置单元104对用于信号处理的中频的选择进行简单的调节。即使在输出其载频按不规则间隔排列的多个频道的输入信号SIN时,也可对所述多个频道的中频信号进行准确的提取和再现。
第二实施例
图3示出了包括有根据本发明第二实施例的解调装置的接收系统。第二实施例的接收系统具有与第一实施例相同的结构。在其说明中,输入信号SIN是其中多个频道的频带不连续的输入信号。具体来说,各频道的信号的排列间隔是规则的,并且部分地存在频率偏移。例如,01ch与02ch之间、03ch与04ch之间以及05ch与06ch之间的频率间隔都是Δfa。02ch与03ch之间存在未用的偏移宽度fs1,并且04ch与05ch之间存在未用的偏移宽度fs2。在此情况下,取决于频道,混频器103输出例如两种信号(即,其中频互不相同的中频信号SIF1和SIF2)中的一个信号。根据频道来选择所述两种中频的一个,从而可准确地提取并再现中频信号SIF。
第三实施例
图4示出了包括有根据本发明第三实施例的解调装置的接收系统。第三实施例的接收系统具有与第一实施例相同的结构。在其说明中,输入信号SIN是具有多种(例如,三种)载频间隔的多个频道的输入信号。例如,01ch与02ch之间及04ch与05ch之间的频率间隔为Δfa,02ch与03ch之间及05ch与06ch之间的频率间隔为Δfb,而03ch与04ch之间的频率间隔为Δfc。在此情况下,取决于频道,混频器103输出例如其中频互不相同的三种中频信号SIF1、SIF2以及SIF3中的一个。根据频道来选择所述三种中频中的一个,从而可准确地提取并再现中频信号SIF。
第四实施例
图5示出了包括有根据本发明第四实施例的解调装置的接收系统的结构示例。在第一实施例中,中频设置单元104根据外部输入的中频设置输入信号S2来设置中频,而在第四实施例中,中频设置单元104根据接收信号设置输入信号(频道选择信号)S1来设置中频。这可简化接收系统。
存储器501存储接收信号设置输入信号S1与中频之间的对应关系,并根据接收信号设置输入信号S1来向中频设置单元104输出中频信息。中频设置单元104根据该中频信息来设置中频。中频带信号处理单元105对所设中频处的中频信号SIF进行提取和再现,以输出解调信号SOUT。顺便指出,可使用逻辑电路,而不使用存储器501。
第五实施例
图6示出了包括有根据本发明第五实施例的解调装置的接收系统的结构示例。在第一实施例中,中频设置单元104根据外部输入的中频设置输入信号S2来设置中频,而在第五实施例中,中频设置单元104根据解调信号SOUT来设置中频。
最佳中频确定电路601根据解调信号SOUT来确定最佳中频。例如,可将基准模式(reference pattern)置于输入信号SIN的头部中。由于最佳中频确定电路601已识别出基准模式的位置和内容,所以它对与基准模式相对应的解调信号SOUT的差错率进行检测。如果差错率为0或较小,那么当前设置的中频是正确的,因此,中频设置单元104不改变该中频。如果差错率较大,那么当前设置的中频是不正确的,因此,中频设置单元104改变该中频,以设置另一中频。中频设置单元104重复此设置改变,使其能够在适当的时候将中频设为正确的中频。中频带信号处理单元105可以准确地提取和解调所设中频下的中频信号SIF。这使得可在没有任何预先设置的情况下自动选择最佳中频。因此,可以简化系统,并且预先设置变得不必要。
顺便指出,可将解调器置于最佳中频确定电路601中,并且可将中频信号SIF输出给最佳中频确定电路601。中频设置单元104可以基于由对混频器103输出的中频信号SIF进行提取和再现而产生的解调信号来设置中频。此外,在不检测基准模式的差错率的情况下,可以检测诸如基准模式的部分频率分量的强度的信息,并可向中频设置单元104输出控制信号。
第六实施例
图7示出了包括有根据本发明第六实施例的解调装置的接收系统的结构示例。本实施例被配置成将与图16中的1/N分频器1601相似的1/N分频器701置于第一实施例的接收系统中。1/N分频器701连接在合成器102与混频器103之间。
合成器102具有与图16中的合成器1102相同的结构,包括PLL电路1111和VCO电路1112。PLL电路1111具有基准信号生成器1121、相位比较器1122、滤波器1123、分频器1124、以及放大器1125。基准信号生成器1121按频率N×Freq_ref(其为第一实施例中的N倍)输出基准信号。相位比较器1122基于所述基准信号执行相位比较。结果,VCO电路1112按N×P×Freq_ref(其为第一实施例中的N倍)输出基准信号。1/N分频器701将VCO电路1112的输出信号的频率分频至1/N,以按频率P×Freq_ref向混频器103输出本机信号SL。顺便指出,可以使用不带放大器1125的PLL电路1111。
合成器1102的输出信号所需的频谱纯度往往使得需要提高基准信号频率(相位比较频率)N×Freq_ref和滤波器1123的频带。在这种情况下,分频器701设置在合成器1102的输出的后级,使得用于相位比较的基准信号频率N×Freq_ref保持较高,这使得可将频率间隔微调到希望值。
即使在其载频按不规则间隔排列的多个频道的输入信号的情况下,也可将各频道的本机信号的频率间隔设置得较大。在此情况下,中频不是固定的,而是可变的。可以设置多个中频中的一个,以准确提取和再现所设中频下的中频信号。
当在合成器中使用了PLL电路时,可提高PLL电路的基准信号的频率,以减小相位噪声。另外,从最大操作速度和功耗的方面来看,PLL电路的分频器具有优势。
所给出的多个实施例在各个方面来说都应被视为是示例性的,而非限制性的,因此落在所附权利要求的等同物的内涵和范围之内的所有改变都应包括在其内。本发明可在不偏离其精神或实质特征的情况下按其他特定形式来实现。

Claims (20)

1、一种解调装置,包括:
合成器,用于生成本机信号;
混频器,用于对经调制的载波与由合成器生成的本机信号进行混合,以输出该载波的频率与该本机信号的频率之差,作为其载波被调制且为新载波的中频信号;
中频设置单元,用于从多个中频中设置一个中频;以及
解调器,用于解调从混频器输出的处于由中频设置单元设置的中频下的中频信号。
2、如权利要求1所述的解调装置,
其中所述混频器根据输入信号的载频按不同中频输出中频信号,并且
其中所述解调器准确地提取和再现处于所设中频的中频信号。
3、如权利要求1所述的解调装置,其中,所述合成器选择性地输出其频率间隔固定的多个本机信号中的一个。
4、如权利要求1所述的解调装置,其中,所述中频信号的中频是具有输入信号的载频与本机信号的频率之差的绝对值的频率。
5、如权利要求1所述的解调装置,
其中所述混频器能够接收其载频按不规则间隔排列的多个频道的输入信号,并且
其中所述解调器准确地提取和再现所述多个频道的中频信号。
6、如权利要求1所述的解调装置,
其中所述混频器能够接收其频带不连续的多个频道的输入信号,并且
其中所述解调器准确地提取和再现所述多个频道的中频信号。
7、如权利要求1所述的解调装置,
其中所述混频器能够接收其载频按多种间隔排列的多个频道的输入信号,并且
其中所述解调器准确地提取和再现所述多个频道的中频信号。
8、如权利要求1所述的解调装置,其中,所述中频设置单元根据频道选择信号设置多个中频中的一个。
9、如权利要求8所述的解调装置,还包括调谐器,其用于根据频道选择信号提取多个频道中的一个的输入信号,以向所述混频器输出所提取的输入信号。
10、如权利要求8所述的解调装置,其中,所述中频设置单元包括用于根据频道选择信号输出中频信息的存储器。
11、如权利要求1所述的解调装置,其中,所述中频设置单元基于对由所述混频器输出的中频信号进行提取和再现而产生的解调信号,来设置中频。
12、如权利要求3所述的解调装置,其中,所述合成器具有锁相环电路。
13、如权利要求1所述的解调装置,其中,所述混频器对输入信号与频率不同于该输入信号的载频的本机信号进行混合。
14、如权利要求1所述的解调装置,其中,从混频器输出的中频信号的所述中频低于混频器的载频。
15、如权利要求1所述的解调装置,还包括调谐器,其用于根据频道选择信号提取多个频道中的一个频道的输入信号,以向所述混频器输出所提取的输入信号。
16、如权利要求15所述的解调装置,其中,所述合成器根据频道选择信号选择性地输出其频率间隔固定的多个本机信号中的一个。
17、如权利要求1所述的解调装置,其中,所述合成器具有锁相环电路和压控振荡器电路。
18、如权利要求17所述的解调装置,其中,所述合成器具有分频器,该分频器用于对所述压控振荡器的输出信号的频率进行分频,以向所述混频器输出所得信号。
19、如权利要求17所述的解调装置,其中,所述锁相环电路包括基准信号生成器、相位比较器、滤波器、分频器以及放大器,
所述基准信号生成器输出基准信号,
所述相位比较器对所述基准信号与所述放大器的输出信号进行比较,并将比较结果输出给所述滤波器,
所述压控振荡器电路基于所述滤波器的输出信号来调节其相位以生成一信号,
所述分频器对所述压控振荡器电路所生成的信号进行分频,
所述放大器对所述分频器的输出信号进行放大,并将经放大的信号输出给所述相位比较器。
20、一种解调方法,包括以下步骤:
生成本机信号;
对经调制的载波与由合成器生成的本机信号进行混频,以输出该载波的频率与该本机信号的频率之差,作为其载波被调制且为新载波的中频信号;
从多个中频中设置一个中频;以及
解调从混频器输出的处于由中频设置单元设置的中频下的中频信号。
CNB2004100821724A 2004-03-09 2004-12-31 解调装置和解调方法 Expired - Fee Related CN100479324C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004066007 2004-03-09
JP2004066007A JP2005260356A (ja) 2004-03-09 2004-03-09 復調装置及び復調方法

Publications (2)

Publication Number Publication Date
CN1667944A CN1667944A (zh) 2005-09-14
CN100479324C true CN100479324C (zh) 2009-04-15

Family

ID=34824558

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100821724A Expired - Fee Related CN100479324C (zh) 2004-03-09 2004-12-31 解调装置和解调方法

Country Status (4)

Country Link
US (1) US20050201496A1 (zh)
EP (1) EP1575179A2 (zh)
JP (1) JP2005260356A (zh)
CN (1) CN100479324C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012075068A (ja) * 2010-09-30 2012-04-12 On Semiconductor Trading Ltd チューナ
JPWO2012144084A1 (ja) * 2011-04-21 2014-07-28 和廣 柴田 複合型アンテナ
JP2013017037A (ja) * 2011-07-04 2013-01-24 Nippon Antenna Co Ltd レベル調整装置
JP5874002B2 (ja) * 2011-11-10 2016-03-01 パナソニックIpマネジメント株式会社 送信装置及び送信方法
CN106637267A (zh) 2015-10-28 2017-05-10 通用电气公司 用于从金属基材去除氧化物的方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517678A (en) * 1988-11-02 1996-05-14 Deutsche Thomson-Brandt Gmbh Satellite radio receiver
US6002924A (en) * 1996-12-31 1999-12-14 Aor, Ltd. Full-spectrum all-mode radio receiver apparatus and method
JPH11127085A (ja) * 1997-10-20 1999-05-11 Fujitsu Ltd 2モード復調装置
DE10205044A1 (de) * 2002-02-07 2003-08-21 Philips Intellectual Property Digitaler Phase Locked Loop
US20040038649A1 (en) * 2002-08-26 2004-02-26 Qiang Lin Zero intermediate frequency to low intermediate frequency receiver architecture
US7155172B2 (en) * 2002-10-10 2006-12-26 Battelle Memorial Institute RFID receiver apparatus and method

Also Published As

Publication number Publication date
CN1667944A (zh) 2005-09-14
JP2005260356A (ja) 2005-09-22
EP1575179A2 (en) 2005-09-14
US20050201496A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
US7272374B2 (en) Dynamic selection of local oscillator signal injection for image rejection in integrated receivers
US7272375B2 (en) Integrated low-IF terrestrial audio broadcast receiver and associated method
US7272373B2 (en) Ratiometric clock systems for integrated receivers and associated methods
US8750441B2 (en) Signal cancellation to reduce phase noise, period jitter, and other contamination in local oscillator, frequency timing, or other timing generators or signal sources
US7564928B2 (en) System and method of frequency synthesis to avoid gaps and VCO pulling in direct broadcast statelite systems
US20110158368A1 (en) Loop bandwidth enhancement technique for a digital pll and a hf divider that enables this technique
US7521974B2 (en) Translational phase locked loop using a quantized interpolated edge timed synthesizer
CN104052947A (zh) 使用内插分频器的多调谐器
KR20120024433A (ko) 저속 직접 변환 fsk 라디오 주파수 신호 수신기
US7974333B2 (en) Semiconductor apparatus and radio circuit apparatus using the same
US7634237B2 (en) Method and system for a fractional-N synthesizer for a mobile digital cellular television environment
CN101784179B (zh) 电子设备
CN101320990B (zh) 多通道接收器及其减少干扰的方法
CN104836581A (zh) 采用多谐波基准的高性能宽带频率源产生电路及其产生方法
US7656968B2 (en) Radio receiver, system on a chip integrated circuit and methods for use therewith
CN100479324C (zh) 解调装置和解调方法
US7551906B2 (en) AM/FM radio receiver and local oscillator circuit used therein
US8280340B2 (en) Clock generation for integrated radio frequency receivers
JPH11112462A (ja) デジタル放送の受信機
CN1103530C (zh) 声音中频信号处理电路
CN201022190Y (zh) 一种锁相环电路
EP2302800A1 (en) Digital phase-locked loops and frequency adjusting methods thereof
EP1863170B1 (en) Dynamic frequency divider by N
US20070037527A1 (en) Equal duty cycle frequency divider
US8768282B2 (en) Apparatus generating subcarrier for transmission between ultra-high frequency channels and method generating of the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090415

Termination date: 20100201