CN100474113C - 射频器件产品的通孔刻蚀方法 - Google Patents
射频器件产品的通孔刻蚀方法 Download PDFInfo
- Publication number
- CN100474113C CN100474113C CNB2004100534185A CN200410053418A CN100474113C CN 100474113 C CN100474113 C CN 100474113C CN B2004100534185 A CNB2004100534185 A CN B2004100534185A CN 200410053418 A CN200410053418 A CN 200410053418A CN 100474113 C CN100474113 C CN 100474113C
- Authority
- CN
- China
- Prior art keywords
- etching
- watts
- holders
- hole
- backside helium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种射频器件产品的通孔刻蚀方法,旨在提供一种刻蚀效率高且效果好的射频器件产品的通孔刻蚀方法。其技术方案的要点是:第一步,进行顶层氮氧化硅的刻蚀,将该层膜刻蚀干净;第二步,进行氧化膜的主刻蚀,追加50%的过刻蚀,以确保硅片面内每个接触孔都打开;第三步,对底部氮化硅进行刻蚀,调整三氟甲烷和氧气的比例,加上氩气稀释,选择对氧化膜高的刻蚀速率选择比去除氮氧化硅,使孔停在下层氮化钛中。
Description
技术领域
本发明涉及射频器件产品的刻蚀方法,尤其是涉及射频器件产品的通孔刻蚀方法。
背景技术
目前,在射频器件工艺中,需要在做第二层铝配线时,需要做金属电容(MIM)。金属电容的制作方法如下:即在第二层铝淀积后,再依次淀积一层作为电介质层的氮化硅和作为上部电极的金属氮化钛,并涂好光刻胶且曝光,进行氮化硅的干法刻蚀。为了防止漏电,且考虑到工艺窗口和工艺稳定性,要求在氮化硅刻蚀时只能刻掉一半。
所以在之后的第二次通孔刻蚀时有2种深度不同的孔,即,通孔模式一1和通孔模式二2(如图1所示)。
1)一种刻到上部电极的氮化钛上,孔的深度浅一些,即通孔模式一1;
2)另一种刻到第二层铝配线的顶部氮化钛上,孔的深度深一些,并且在铝配线上还有一层剩下的氮化硅,即通孔模式二2。
现有的刻蚀过程中常见的问题为:
1、对于通孔模式二2的结构,由于需要刻蚀的深度比结构深,而且在金属铝线上还有一层氮化硅,所以所需刻蚀时间长,考虑到成膜机成长氧化膜的膜厚变化以及硅片面内不均匀性,还有刻蚀机刻蚀速率的变化,通常会加一定的过刻蚀时间来防止刻蚀不足而造成电路不通。加之刻蚀氮化硅的速率低,就需要更长的刻蚀时间,因此容易导致通孔对顶部氮化钛刻蚀量过多而导致漏电。
2、由于在小尺寸的器件设计时,为了节约面积,提高集成度,设计了无边界通孔—Board less via(孔边沿和金属连线铝线的边沿相接),在实际生产中,经常会有曝光位置偏移,当通孔过刻蚀时,通孔会顺着铝线的边缘往下刻蚀很深;在下一步淀积阻挡金属层时,会因覆盖率不好而不能完全覆盖,导致在淀积金属钨时,发生反应异常,最终使电路导通不良。(如图2所示)。
发明内容
本发明的目的在于针对现有技术的上述不足,提出一种刻蚀效率高且效果好的射频器件产品的通孔刻蚀方法。
本发明的上述目的是通过下述技术方案实现的:第一步,进行顶层氮氧化硅的刻蚀,将该层膜刻蚀干净;第二步,进行氧化膜的主刻蚀,追加50%的过刻蚀,以确保硅片面内每个接触孔都打开;第三步,对底部氮化硅进行刻蚀,调整三氟甲烷和氧气的比例,加上氩气稀释,选择氮化硅对氧化膜的刻蚀速率选择比大于5的刻蚀工艺去除氮化硅,使孔停在下层氮化钛中。
在第一步进行顶层氮氧化硅的刻蚀时,选择上下部电极间距15—19mm;腔体压力55—65毫托:上部功率900—1100瓦:下部功率900—1100瓦;氩气180—220sccm;三氟甲烷15—25sccm;氧气12—20sccm;背部氦气压力中心5—15托;背部氦气压力边缘15—25托;在第一步进行顶层氮氧化硅的刻蚀时,选择上下部电极间距17mm,腔体压力60毫托,上部功率1000瓦,下部功率1000瓦,氩气200sccm,三氟甲烷20sccm,氧气15sccm,背部氦气压力中部10托,背部氦气压力边缘20托;在第二步进行氧化膜的主刻蚀时,选择上千部电极间距15—19mm;腔体压力20—30毫托;上部功率1600—2000瓦;下部功率1250—1650瓦;八氟化四碳(C4F8)15—25sccm:氩气500—600sccm;氧气10—15sccm;背部氦气压力中心5一15托;背部氦气压力边缘15—25托;在第二步进行氧化膜的主刻蚀时,选择上下部电极间距17mm,腔体压力25毫托,上部功率1800瓦,下部功率1450瓦,八氟化四碳(C4F8)18sccm,氩气550sccm,氧气12sccm,背部氦气压力中部10托,背部氦气压力边缘20托;在第三步对底部氮化硅进行刻蚀时,选择上下部电极间距15—25mm;腔体压力35—45毫托;上部功率900一1100瓦;下部功率150—300瓦;氩气180—220sccm:三氟甲烷12—20sccm;氧气12—20sccm;背部氦气压力中心10—20托:背部氦气压力边缘5—15托;在第三步对底部氮化硅进行刻蚀时,选择上下部电极间距20mm,腔体压力40毫托,上部功率1000瓦,下部功率200瓦,氩气200sccm,三氟甲烷15sccm,氧气15sccm,背部氦气压力中部15托,背部氦气压力边缘5托。
和观有技术相比,本发明具有以下有益效果:
1、在第二步氧化膜主刻蚀时,只需保证将氧化膜刻蚀干净,无须单纯加长时间而造成过刻蚀;
2、在第三步氮化硅刻蚀时,由于对氧化膜高刻蚀速率选择比(大于5),保证能将氮化硅上,刻蚀干净,即使曝光发生位置偏移时也会使偏移部分停在氧化膜中,不会沿铝线边缘向下刻蚀过深。
附图说明
图1是通孔刻蚀时刻蚀层的结构示意图;
图2是现有技术所刻蚀的通孔的结构示意图;
图3是本发明所刻蚀的通孔的结构示意图。
其中,1为通孔模式一;2为通孔模式二。
具体实施方式
下面结合附图和实施例对本发明作进一步描述。
由于通孔的刻蚀从上到下要依次刻SiON/TEOS oxide/(Si3N4)(如图1所示),所以针对不同材料的膜,用相应的刻蚀条件。
第一步:顶层氮氧化硅的刻蚀。如果不把这层膜刻干净(有氮氧化硅残留),将会影响到氧化膜的刻蚀,发生开孔中途停止。
主要参数:上下部电极间距15—19mm,优选17mm;腔体压力55—65毫托,优选60毫托;上部功率900—1100瓦,优选1000瓦;下部功率900—1100瓦,优选1000瓦;氩气180—220sccm,优选200sccm;三氟甲烷15—25sccm,优选20sccm;氧气12—20sccm,优选15sccm;背部氦气压力中心5—15托,优选10托;背部氦气压力边缘15—25托,优选20托。
第二步:氧化膜的主刻蚀。考虑到氧化膜淀积的膜厚变化和面内不均匀性,以及干法刻蚀速率变化和面内不均匀性,追加50%的过刻蚀,可以确保硅片面内每个接触孔都打开。
主要参数:上下部电极间距15—19mm,优选17mm;腔体压力20—30毫托,优选25毫托;上部功率1600—2000瓦,优选1800瓦;下部功率1250—1650瓦,优选1450瓦:八氟化四碳(C4F8)15—25sccm,优选18sccm;氩气500—600sccm,优选550sccm;氧气10—15sccm,优选12sccm;背部氦气压力中心5—15托,优选10托;背部氦气压力边缘15—25托,优选20托。
第三步:底部氮化硅的刻蚀。调整三氟甲烷和氧气的比例,加上氩气稀释,得到较高的氮化硅对氧化膜的刻蚀选择比的条件,去除氮氧化硅,使孔停在下层氮化钛中。采用对氧化膜高的刻蚀速率选择比,即使当孔曝光发生便移时,由于对氧化膜低的刻蚀速率,使通孔能停在的氧化层中,不会使通孔沿着铝线侧壁往下刻蚀过深。如图3所示。
主要参数:上下部电极间距15—25mm,优选20mm;腔体压力35—45毫托,优选40毫托;上部功率900—1100瓦,优选1000瓦;下部功率150—300瓦,优选200瓦;氩气180—220sccm,优选200sccm;三氟甲烷12—20sccm,优选15sccm;氧气12—20sccm,优选15sccm;背部氦气压力中心10—20托,优选15托;背部氦气压力边缘5—15托,优选5托。
Claims (7)
1、一种射频器件产品的通孔刻蚀方法,其特征在于:
第一步,进行顶层氮氧化硅的刻蚀,将该层膜刻蚀干净;
第二步,进行氧化膜的主刻蚀,追加50%的过刻蚀,以确保硅片面内每个接触孔都打开;
第三步,对底部氮化硅进行刻蚀,调整三氟甲烷和氧气的比例,加上氩气稀释,选择氮化硅对氧化膜的刻蚀速率选择比大于5的刻蚀工艺去除氮化硅,使孔停在下层氮化钛中。
2、根据权利要求1所述的射频器件产品的通孔刻蚀方法,其特征在于:在第一步进行顶层氮氧化硅的刻蚀时,选择上下部电极间距15—19mm;腔体压力55—65毫托;上部功率900—1100瓦;下部功率900—1100瓦;氩气180—220sccm;三氟甲烷15—25sccm;氧气12—20sccm;背部氦气压力中心5—15托;背部氦气压力边缘15—25托。
3、根据权利要求2所述的射频器件产品的通孔刻蚀方法,其特征在于:在第一步进行顶层氮氧化硅的刻蚀时,选择上下部电极间距17mm,腔体压力60毫托,上部功率1000瓦,下部功率1000瓦,氩气200sccm,三氟甲烷20sccm,氧气15sccm,背部氦气压力中部10托,背部氦气压力边缘20托。
4、根据权利要求1所述的射频器件产品的通孔刻蚀方法,其特征在于:在第二步进行氧化膜的主刻蚀时,选择上下部电极间距15—19mm;腔体压力20—30毫托;上部功率1600—2000瓦;下部功率1250—1650瓦;八氟化四碳(C4F8)15—25sccm;氩气500—600sccm;氧气10—15sccm;背部氦气压力中心5—15托;背部氦气压力边缘15—25托。
5、根据权利要求4所述的射频器件产品的通孔刻蚀方法,其特征在于:在第二步进行氧化膜的主刻蚀时,选择上下部电极间距17mm,腔体压力25毫托,上部功率1800瓦,下部功率1450瓦,八氟化四碳(C4F8)18sccm,氩气550sccm,氧气12sccm,背部氦气压力中部10托,背部氦气压力边缘20托。
6、根据权利要求1所述的射频器件产品的通孔刻蚀方法,其特征在于:在第三步对底部氮化硅进行刻蚀时,选择上下部电极间距15—25mm;腔体压力35—45毫托;上部功率900—1100瓦;下部功率150——300瓦;氩气180—220sccm;三氟甲烷12—20sccm;氧气12—20sccm;背部氦气压力中心10—20托;背部氦气压力边缘5—15托。
7、根据权利要求6所述的射频器件产品的通孔刻蚀方法,其特征在于:在第三步对底部氮化硅进行刻蚀时,选择上下部电极间距20mm,腔体压力40毫托,上部功率1000瓦,下部功率200瓦,氩气200sccm,三氟甲烷15sccm,氧气15sccm,背部氦气压力中部15托,背部氦气压力边缘5托。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100534185A CN100474113C (zh) | 2004-08-04 | 2004-08-04 | 射频器件产品的通孔刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100534185A CN100474113C (zh) | 2004-08-04 | 2004-08-04 | 射频器件产品的通孔刻蚀方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1731286A CN1731286A (zh) | 2006-02-08 |
CN100474113C true CN100474113C (zh) | 2009-04-01 |
Family
ID=35963665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100534185A Expired - Fee Related CN100474113C (zh) | 2004-08-04 | 2004-08-04 | 射频器件产品的通孔刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100474113C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101393842B (zh) * | 2007-09-20 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
CN101452213B (zh) * | 2007-12-06 | 2011-03-23 | 上海华虹Nec电子有限公司 | 接触孔的两次图形曝光方法 |
CN103367104A (zh) * | 2012-03-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | 一种对金属电容上电极的刻蚀方法 |
CN112582263B (zh) * | 2019-09-30 | 2024-04-26 | 扬州扬杰电子科技股份有限公司 | 一种点状残留改善方法 |
-
2004
- 2004-08-04 CN CNB2004100534185A patent/CN100474113C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1731286A (zh) | 2006-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0629253A (ja) | 半導体基板上のデバイスの製造中に平行板反応器内で耐火性金属層をエッチングする方法 | |
IL169135A0 (en) | A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
CN100524691C (zh) | 嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法 | |
US20080166851A1 (en) | Metal-insulator-metal (mim) capacitor and method for fabricating the same | |
CN100474113C (zh) | 射频器件产品的通孔刻蚀方法 | |
EP1020895A3 (en) | Integrated circuit capacitor | |
CN100359646C (zh) | 一种图像感应器的接触孔的刻蚀方法 | |
US7341955B2 (en) | Method for fabricating semiconductor device | |
CN100388437C (zh) | 用于0.18微米接触孔的刻蚀方法 | |
KR20000026283A (ko) | 커패시터의 제조 방법 | |
US7846808B2 (en) | Method for manufacturing a semiconductor capacitor | |
KR100607781B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
US6667208B2 (en) | Method for manufacturing a capacitor lower electrode over a transistor and a bit line corresponding to a cell area of a semiconductor device | |
KR100721190B1 (ko) | 반도체 메모리소자 제조방법 | |
KR100688786B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
JP3114640B2 (ja) | 半導体装置の製造方法 | |
KR100607778B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
KR100324330B1 (ko) | 반도체소자의 콘택 형성방법 | |
KR100460719B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
KR100365757B1 (ko) | 상감기법을 이용한 캐패시터 전극 형성 방법 | |
KR19990085335A (ko) | 반도체 장치의 콘택홀 형성방법 및 그 구조 | |
JPH04100218A (ja) | 半導体装置の製造方法 | |
KR19990059119A (ko) | 반도체 소자의 비트라인 형성 방법 | |
KR20030059461A (ko) | 반도체소자의 캐패시터 제조방법 | |
JPS6060750A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20171225 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corp. Address before: No. 1188, Chuan Qiao Road, Pudong, Shanghai Patentee before: Shanghai Hua Hong NEC Electronics Co.,Ltd. |
|
TR01 | Transfer of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090401 Termination date: 20210804 |
|
CF01 | Termination of patent right due to non-payment of annual fee |