CN100470808C - 动态随机存取存储器结构及其制备方法 - Google Patents
动态随机存取存储器结构及其制备方法 Download PDFInfo
- Publication number
- CN100470808C CN100470808C CNB200610003461XA CN200610003461A CN100470808C CN 100470808 C CN100470808 C CN 100470808C CN B200610003461X A CNB200610003461X A CN B200610003461XA CN 200610003461 A CN200610003461 A CN 200610003461A CN 100470808 C CN100470808 C CN 100470808C
- Authority
- CN
- China
- Prior art keywords
- cylinder
- conduction region
- cylinders
- semiconductor substrate
- conductive area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种具有直立式浮动本体存储单元之动态随机存取存储器结构，其包含具有多个圆柱体之半导体基板、设置于该圆柱体顶部之上导电区、设置于该上导电区下方之圆柱体内的本体、设置于该本体下方之圆柱体内的下导电区、环绕该圆柱体之侧壁的栅氧化层、环绕于该栅氧化层表面之栅极结构以及设置于该基板表面及该柱体内之氧化层，且该下导电区设置于该柱体内之氧化层上。该上导电区作为漏极，该下导电区作为源极，且该本体可储存载流子。较佳地，该动态随机存取存储器结构另包含设置于该基板表面之导电层，且该下导电区与该导电层相连接。
Description
技术领域
本发明涉及一种动态随机存取存储器结构及其制备方法，特别涉及一种具有直立式浮动本体(vertical floating body)存储单元之动态随机存取存储器结构及其制备方法。
背景技术
传统之动态随机存取存储器之存储单元由金属氧化物场效晶体管与电容器构成，其中该晶体管之源极电气连接于该电容器之上层电极。电容器可分为堆叠式和深沟槽式两种形态。堆叠式电容器直接在硅基板表面形成电容器，而深沟槽式电容器则是在硅基板内部形成电容器。近年来，动态随机存取存储器之集成度随着半导体工艺技术之创新而快速地增加。欲达到高集成度之目的，必须缩小存储单元之尺寸，公知技术主要通过缩小晶体管与电容器之尺寸而缩小存储单元之整体尺寸。
2002年，Takahsi Ohasawa等人提出一种新的动态随机存取存储单元，称为浮动本体存储单元(floating body cell，FBC，参考：″Memory DesignUsing One-Transistor Gain Cell on SOI″，ISSCC Digest of Technieal Paper，PP152-153)。该浮动本体存储单元是由具有形成于绝缘层上硅晶(silicon oninsulator，SOI)基板上之浮动本体的金属氧化物场效晶体管构成，其中该浮动本体可储存载流子。与公知的采用晶体管/电容器之存储器单元相比，浮动本体存储单元是将电荷储存于浮动本体因而不需要额外再制造电容器，其具有存储器结构较单纯、存储单元单位面积较小及高集成度的优点。
另外，公知晶体管/电容器之存储单元是通过读出电压与参考电压比对以判断储存数据为“1”或“0”。相对地，浮动本体存储单元是通过读出电流之大小判断储存数据为“1”或“0”。然而，公知浮动本体存储单元之浮动本体储存的载流子接近于不同材料之界面(interface)附近，而界面上的缺陷容易与载流子再结合，影响储存于浮动本体内之载流子的保存时间(retentiontime)。
发明内容
本发明之主要目的是提供一种具有直立式浮动本体存储单元之动态随机存取存储器结构及其制备方法，其将代表数据之载流子储存于直立设置之浮动本体的中心处，以避免载流子储存在不同材料之界面(interface)附近，因而具有较长的保存时间。
为达到上述目的，本发明第一实施例提出一种具有直立式浮动本体存储单元之动态随机存取存储器结构，其包含具有多个圆柱体之半导体基板、设置于该圆柱体顶部之上导电区、设置于该上导电区下方之圆柱体内的本体、设置于该本体下方之圆柱体内的下导电区、设置于该圆柱体之侧壁的栅氧化层以及设置于该栅氧化层表面之栅极结构。该上导电区作为漏极，该下导电区作为源极，且该本体可储存载流子。较佳地，该动态随机存取存储器结构另包含设置于该半导体基板表面之导电层，且该下导电区与该导电层相连接。此外，本发明第二实施例之动态随机存取存储器结构另包含设置于该半导体基板表面及该圆柱体内之氧化层且该下导电区设置该圆柱体内之氧化层上，而设置于该氧化层上之第一导电区块，则用以电气连接两圆柱体内之下导电区。
根据上述目的，本发明提出一种动态随机存取存储器结构之制备方法，包含形成下导电区于半导体基板之中、去除预定部分之半导体基板以形成多个柱体，其底部低于该下导电区之底面、形成第一氧化层于该半导体基板表面及该柱体内之下导电区下方、形成第一导电区块于相邻两柱体之间以电气连接两柱体内之下导电区、形成第二氧化层，其覆盖该第一导电区块、形成栅氧化层于该柱体之侧壁、形成栅极结构于该栅氧化层表面以及形成上导电区于该柱体之顶部。
公知技术之浮动本体存储单元采取水平设置且必须使用昂贵的绝缘层上硅晶基板，而本发明之动态随机存取存储器结构之浮动本体存储单元采取直立设置因而可增加集成度，且代表数据之电荷储存于直立设置之浮动本体的中心处，可避免载流子储存在不同材料之界面(interface)附近，例如柱体之表面，因而具有较长的载流子保存时间。再者，本发明制备方法中直立式浮动本体存储单元可使用硅基板搭配区域硅氧化法形成绝缘层上硅晶基板结构，不须使用昂贵的绝缘层上硅晶基板，因而可大幅地降低制造成本。
附图说明
图1至图6表示本发明第一实例之动态随机存取存储器结构；
图7及图8表示本发明第二实施例之动态随机存取存储器结构；
图9至图14表示本发明第三实施例之动态随机存取存储器结构；以及
图15至图18表示本发明第四实施例之动态随机存取存储器结构。
主要元件标记说明
10 动态随机存取存储器结构 12 基板
14 导电层 14′导电层
16 掩膜层 18 圆柱体
20 氧化层 22 栅氧化层
24 多晶硅层 24′栅极结构
26 介电层 28 导电区块
30 上导电区 32 位线
34 字符线 36 本体
38 下导电区 40 浮动本体存储单元
42 介电层 50 动态随机存取存储器结构
52 接触插塞 60 动态随机存取存储器结构
62 下导电区 64 氧化层
66 介电层 66′环状介电层
68 氧化层 70 导电区块
74 浮动本体存储单元 80 动态随机存取存储器结构
82 下导电区 84 浮动本体存储单元
90 动态随机存取存储器阵列
具体实施方式
图1至图6表示本发明第一实施例之动态随机存取存储器结构10之制造流程。首先进行布植工艺，将离子布植于半导体基板(例如硅基板)12之预定深度内，用以形成导电层14于该半导体基板12之中。之后，形成掩膜层16于该半导体基板12上，再进行蚀刻工艺去除未被该掩膜层16覆盖之半导体基板12直到该导电层14内部以形成多个圆柱体18。进一步说，该导电层14可分为两部分，即该圆柱体18底部之下导电区38与该半导体基板12表面之导电层14′，如图2所示。
参照图3，进行热氧化工艺，以形成氧化层20于该半导体基板12表面及栅氧化层22于该圆柱体18之侧壁。之后，进行沉积工艺以形成掺杂多晶硅层24，其覆盖该圆柱体18及该半导体基板12之表面，如图4所示。
参照图5，进行各向异性蚀刻工艺，去除一部分之多晶硅层24以形成栅极结构24′，其具有间隙壁之形貌。具体地说，该栅氧化层22环绕该圆柱体18之侧壁，且该栅极结构24′环绕该栅氧化层22。之后，进行布植工艺以将离子布植于该圆柱体18之顶部以形成上导电区30。具体地说，该上导电区30可作为漏极，该下导电区38可作为源极，而该上导电区30与该下导电区38间之圆柱体18则为可储存载流子之本体36。
参照图6，进行沉积及回蚀工艺，形成第一介电层26于该半导体基板12上。其次，利用光刻、蚀刻及沉积技术形成导电区块28于两圆柱体18之间，用以电气连接两圆柱体18侧壁上之栅极结构24′而形成字符线。之后，沉积第二介电层42，并可利用光刻、蚀刻及沉积技术形成电气连接该圆柱体18顶部之上导电区30(作为漏极)的位线32。再者，该半导体基板12表面之导电层14′亦电气连接该圆柱体18底部之下导电区38(作为源极)。该下导电区38、本体36、上导电区30、栅氧化层22与栅极结构24′构成浮动本体存储单元40。进一步说，该动态随机存取存储器结构10之位线32可平行或垂直于该字符线。
图7及图8表示本发明第二实施例之动态随机存取存储器结构50之制造流程。图6所示之动态随机存取存储器结构10利用该导电区块28电气连接相邻两圆柱体18侧壁上之栅极结构24′而形成字符线，而图7之动态随机存取存储器结构50利用接触插塞52电气连接该圆柱体18侧壁上之栅极结构24′至设置于该位线32上方之字符线34。该接触插塞52利用沉积一层较厚之第一介电层26，再利用蚀刻挖洞并沉积插塞金属而得。该动态随机存取存储器结构50之位线32不可平行于该字符线34，而是如图8所示两者方向呈垂直状态。
进一步说，本发明之动态随机存取存储器阵列90包含多个浮动本体存储单元40、多条位线32以及多个字符线34，其中该浮动本体存储单元40是以多行与多列方式排列设置于该半导体基板12上。再者，各位线32连接一列之浮动本体存储单元40的上导电区30，而各字符线34连接一行之浮动本体存储单元40的栅极结构24′。此外，预定区块内之浮动本体存储单元40的下导电区38是通过该导电层14′彼此连接而形成共用源极。
图9至图14表示本发明第三实施例之动态随机存取存储器结构60之制造流程。首先进行布植工艺以将离子布植于半导体基板12之内，以形成导电层14于该半导体基板12之中。之后，形成掩膜层16于该半导体基板12上，再进行蚀刻工艺去除未被该掩膜层16覆盖之半导体基板12直到该导电层14之下方而形成多个圆柱体18。具体地说，该圆柱体18之底部低于该导电层14之底面，而该圆柱体18内部之导电层14可视为下导电区62，如图10所示。
参照图11，形成氧化层64于该半导体基板12上，再利用蚀刻工艺去除该氧化层64至预定深度以曝露一部分之圆柱体18。之后，进行沉积工艺以形成由氮化硅构成之介电层66于该半导体基板12上并覆盖该圆柱体18，再进行蚀刻工艺以局部去除在该半导体基板12表面之介电层66，以形成包覆一部分之圆柱体18侧壁的环状介电层66′，如图12所示。
参照图13，接着去除该氧化层64，并进行热氧化工艺以形成氧化层68于未被该环状介电层66′包覆之圆柱体18内及该半导体基板12表面，亦即进行区域硅氧化法(1ocal oxidation of silicon，LOCOS)。之后，在去除该环状介电层66′之后，再利用沉积及蚀刻工艺以形成导电区块70于该圆柱体18之间，其中该导电区块70具有高于该圆柱体18内之氧化层68的顶端，以电气连接两圆柱体18内之下导电区62。接着，进行图3至图6所示之工艺以完成该动态随机存取存储器结构60，如图14所示。进一步说，该栅氧化层22、栅极结构24′、上导电区30、本体36及下导电区62构成直立式浮动本体存储单元74。
图15至图18表示本发明第四实施例之动态随机存取存储器结构80之制造流程。首先形成掩膜层16于半导体基板12上，再进行蚀刻工艺去除未被该掩膜层16覆盖之半导体基板12至预定深度而形成多个圆柱体18。之后，进行图11及图12所述之工艺以形成环状介电层66′，其包覆预定部分之圆柱体18侧壁，如图16所示。
参照图17，进行热氧化工艺以形成氧化层68于未被该环状介电层66′包覆之圆柱体18内及该半导体基板12表面。之后，在去除该环状介电层66′之后，利用沉积及蚀刻口工艺以形成导电区块70于该圆柱体18之间。具体地说，该导电区块70具有高于该圆柱体18内之氧化层68的顶端，且该导电区块70较佳地是由掺杂多晶硅构成。
参照图18，进行热处理工艺以驱使该导电区块70内之离子扩散进入该圆柱体18内以形成下导电区82于该圆柱体18内之氧化层68上。之后，进行图3至图6所示之工艺以完成该动态随机存取存储器结构80。进一步说，该栅氧化层22、栅极结构24′、上导电区30、本体36及下导电区82构成直立式浮动本体存储单元84。
在该直立式浮动本体存储单元40(其它实施例之直立式浮动本体存储单元亦同)写入数据“1”时，将该下导电区38(源极)接地，且施加正电压至该上导电区30(漏极)与该栅极结构24′，以使该直立式浮动本体存储单元40操作于饱合区(saturation region)，因而空穴将射入该本体36内以写入数据“1”。在该直立式浮动本体存储单元40写入数据“0”时，将该下导电区38(源极)接地，且施加正电压至该栅极结构24′及负电压至该上导电区30(漏极)，以正向偏压该PN接合面，因此该本体36内之空穴将射向该上导电区30以写入数据“0”。
在读取储存数据时，将该下导电区38(源极)接地，且施加较写入数据略小之正电压至该上导电区30(漏极)与该栅极结构24′，以使该直立式浮动本体存储单元40操作于线性区(linear region)。如此，漏极电流之大小取决于储存于该本体36内部之空穴数量，该浮动本体存储单元40即可通过读出之漏极电流的大小判断储存数据为“1”或“0”。具体地说，在写入数据或读取数据过程中，环绕该储存载流子(空穴)之圆柱状本体36的栅极结构24′均被施予正电压，如此载流子将主要分布于该圆柱状本体36之中心处，不易与在界面(interface)附近的缺陷再结合，因而具有较长的保存时间。
此外，本发明制备该直立式浮动本体存储单元40可使用硅基板12搭配区域硅氧化法形成绝缘层上硅晶基板结构，不须使用昂贵的绝缘层上硅晶基板，因而可大幅地降低制造成本。再者，本发明可通过增加该圆柱体18之高度而增加该直立式浮动本体存储单元40之晶体管的宽度(即该本体36之高度)，而不会增加其占用之硅基板面积。
本发明之技术内容及技术特点已揭示如上，然而所属技术领域的技术人员仍可能基于本发明之教示及揭示而作种种不背离本发明精神之替换及改进。因此，本发明之权利要求应不限于实施例所揭示者，而应包括各种不背离本发明之替换及改进，并为权利要求所涵盖。
Claims (29)
1.一种动态随机存取存储器结构，其特征是包含：
具有多个柱体之基板；
上导电区，设置于该柱体顶部；
可储存载流子之本体，设置于该上导电区下方之柱体内；
下导电区，设置于该本体下方之柱体内；
栅氧化层，设置于该柱体之侧壁；
栅极结构，设置于该栅氧化层表面；以及
设置于该基板表面及该柱体内之氧化层，且该下导电区设置于该柱体内之氧化层上。
2.根据权利要求1所述的动态随机存取存储器结构，其特征是该柱体呈圆柱状。
3.根据权利要求1所述的动态随机存取存储器结构，其特征是该栅氧化层环绕该柱体之侧壁，且该栅极结构环绕该栅氧化层。
4.根据权利要求1所述的动态随机存取存储器结构，其特征是该上导电区作为漏极，且该下导电区作为源极。
5.根据权利要求1所述的动态随机存取存储器结构，其特征是另包含设置于该基板表面之导电层，且该下导电区与该导电层相连接。
6.根据权利要求1所述的动态随机存取存储器结构，其特征是另包含设置于相邻两柱体间之第一导电区块，用以电气连接两柱体内之下导电区。
7.根据权利要求6所述的动态随机存取存储器结构，其特征是该第一导电区块具有顶端，其高于该柱体底部之氧化层，且该第一导电区块由多晶硅构成。
8.根据权利要求1所述的动态随机存取存储器结构，其特征是另包含第二导电区块，设置于相邻两柱体之间以电气连接两柱体之栅极结构。
9.一种动态随机存取存储器阵列，其特征是包含：
多个存储单元，以多行与多列方式排列设置于基板上，各存储单元包含：
柱体，设置于该基板上；
上导电区，设置于该柱体顶部；
可储存载流子之本体，设置于该上导电区下方之柱体内；
下导电区，设置于该本体下方之柱体内；
栅氧化层，设置于该柱体之侧壁；栅极结构，设置于该栅氧化层表面；以及
设置于该基板表面及该柱体内之氧化层，且该下导电区设置于该柱体内之氧化层上；
多条位线，各位线连接一列之存储单元之上导电区；以及
多条字符线，各字符线连接一行之存储单元之栅极结构。
10.根据权利要求9所述的动态随机存取存储器阵列，其特征是另包含第二导电区块，设置于相邻两柱体之间以电气连接两柱体之栅极结构，且该字符线连接该第二导电区块。
11.根据权利要求9所述的动态随机存取存储器阵列，其特征是各存储单元的下导电区彼此连接。
12.根据权利要求11所述的动态随机存取存储器阵列，其特征是另包含设置于相邻两柱体间之第一导电区块，用以电气连接两柱体内之下导电区。
13.根据权利要求11所述的动态随机存取存储器阵列，其特征是另包含设置于该基板表面之导电层，且该下导电区与该导电层相连接。
14.根据权利要求9所述的动态随机存取存储器阵列，其特征是该栅氧化层环绕该柱体之侧壁，且该栅极结构环绕该栅氧化层。
15.根据权利要求9所述的动态随机存取存储器阵列，其特征是该上导电区作为漏极，且该下导电区作为源极。
16.一种动态随机存取存储器结构之制备方法，其特征是包含下列步骤：
形成下导电区于半导体基板之中；
去除预定部分之半导体基板以形成多个柱体，其底部低于该下导电区之底面；
形成第一氧化层于该半导体基板表面及该柱体内之下导电区下方；
形成第一导电区块于相邻两柱体之间以电气连接两柱体内之下导电区；
形成第二氧化层，其覆盖该第一导电区块；
形成栅氧化层于该柱体之侧壁；
形成栅极结构于该栅氧化层表面；以及
形成上导电区于该柱体之顶部。
17.根据权利要求16所述的动态随机存取存储器结构之制备方法，其特征是形成下导电区于半导体基板之中是进行布植工艺以将离子布植于该半导体基板之内。
18.根据权利要求16所述的动态随机存取存储器结构之制备方法，其特征是去除预定部分之半导体基板以形成多个柱体包含：
形成掩膜层于该半导体基板上；以及
进行蚀刻工艺以去除未被该掩膜层覆盖之半导体基板直到该下导电区下方。
19.根据权利要求16所述的动态随机存取存储器结构之制备方法，其特征是形成第一氧化层于该半导体基板表面及该柱体内之导电层下方包含：
形成环状介电层，其包覆一部分之柱体侧壁；
进行热氧化工艺以形成该第一氧化层于未被该环状介电层包覆之柱体内及该半导体基板表面；以及
去除该环状介电层。
20.根据权利要求19所述的动态随机存取存储器结构之制备方法，其特征是该环状介电层包覆该下导电区之底面以上之柱体侧壁。
21.根据权利要求16所述的动态随机存取存储器结构之制备方法，其特征是形成栅极结构于该栅氧化层表面包含：
形成多晶硅层于该半导体基板上；以及
进行各向异性蚀刻工艺以形成该栅极结构，其具有间隙壁之形貌。
22.根据权利要求16所述的动态随机存取存储器结构之制备方法，其特征是另包含形成第二导电区块于两柱体之间以电气连接两柱体之栅极结构。
23.根据权利要求16所述的动态随机存取存储器结构之制备方法，其特征是形成上导电区于该柱体之顶部是进行布植工艺以将离子布植于该柱体之顶部。
24.一种动态随机存取存储器结构之制备方法，其特征是包含下列步骤：
提供半导体基板，其具有多个柱体；
形成第一氧化层于该半导体基板表面及该柱体内；
形成第一导电区块于该柱体之间，该第一导电区块具有顶端，其高于该柱体内之氧化层；
形成至少下导电区于该柱体内之第一氧化层上；
形成第二氧化层，其覆盖该第一导电区块；
形成栅氧化层于该柱体之侧壁；
形成栅极结构于该栅氧化层表面；以及
形成上导电区于该柱体之顶部。
25.根据权利要求24所述的动态随机存取存储器结构之制备方法，其特征是形成第一氧化层于该半导体基板表面及该柱体之下方包含：
形成环状介电层，其包覆一部分之柱体侧壁；
进行热氧化工艺以形成该第一氧化层于未被该环状介电层包覆之柱体内及该半导体基板表面；以及
去除该环状介电层。
26.根据权利要求24所述的动态随机存取存储器结构之制备方法，其特征是该第一导电区块由多晶硅构成，而形成下导电区于该柱体内之第一氧化层上进行热处理工艺以驱使该第一导电区块内之离子扩散进入该柱体内以形成该下导电区。
27.根据权利要求24所述的动态随机存取存储器结构之制备方法，其特征是形成栅极结构于该栅氧化层表面包含：
形成多晶硅层于该半导体基板上；以及
进行各向异性蚀刻工艺以形成该栅极结构，其具有间隙壁之形貌。
28.根据权利要求24所述的动态随机存取存储器结构之制备方法，其特征是另包含形成第二导电区块于两柱体之间以电气连接两柱体之栅极结构。
29.根据权利要求24所述的动态随机存取存储器结构之制备方法，其特征是形成上导电区于该柱体之顶部是进行布植工艺以将离子布植于该柱体之顶部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200610003461XA CN100470808C (zh) | 2006-02-09 | 2006-02-09 | 动态随机存取存储器结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200610003461XA CN100470808C (zh) | 2006-02-09 | 2006-02-09 | 动态随机存取存储器结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101017826A CN101017826A (zh) | 2007-08-15 |
| CN100470808C true CN100470808C (zh) | 2009-03-18 |
Family
ID=38726700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200610003461XA Expired - Fee Related CN100470808C (zh) | 2006-02-09 | 2006-02-09 | 动态随机存取存储器结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100470808C (zh) |
-
2006
- 2006-02-09 CN CNB200610003461XA patent/CN100470808C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101017826A (zh) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456458B2 (en) | Dynamic random access memory structure | |
| US8716116B2 (en) | Method of forming a DRAM array of devices with vertically integrated recessed access device and digitline | |
| US4801988A (en) | Semiconductor trench capacitor cell with merged isolation and node trench construction | |
| US4751558A (en) | High density memory with field shield | |
| US20210005611A1 (en) | Integrated Assemblies Comprising Voids Between Active Regions and Conductive Shield Plates, and Methods of Forming Integrated Assemblies | |
| US7846798B2 (en) | Methods of forming vertical transistor structures | |
| CN111697054B (zh) | 包括存储器单元和在存储器单元之间的屏蔽材料的集成组合件及其形成方法 | |
| KR100399269B1 (ko) | 절연 칼라를 가진 트렌치 커패시터 및 그 제조 방법 | |
| US20010021553A1 (en) | Vertical DRAM cell with TFT over trench capacitor | |
| JPH08330545A (ja) | Ｄｒａｍセル装置および該ｄｒａｍセル装置の製造方法 | |
| US20020137278A1 (en) | Memory with trench capacitor and selection transistor and method for fabricating it | |
| US11417661B2 (en) | Integrated assemblies comprising stud-type capacitors | |
| GB2318909A (en) | Method of manufacturing dram cells having transistors with vertical channels | |
| US20070152263A1 (en) | Dynamic random access memory cell layout and fabrication method thereof | |
| US6548850B1 (en) | Trench capacitor configuration and method of producing it | |
| US6383864B2 (en) | Memory cell for dynamic random access memory (DRAM) | |
| US6423607B1 (en) | Trench capacitor with insulation collar and corresponding fabrication method | |
| US11895825B2 (en) | Semiconductor device including integrated capacitor and vertical channel transistor and methods of forming the same | |
| US20050184326A1 (en) | Deep-trench 1t-sram with buried out diffusion well merged with an ion implantation well | |
| US20050079680A1 (en) | Method of forming deep trench capacitors | |
| US6049105A (en) | DRAM cell arrangement having dynamic self-amplifying memory cells, and method for manufacturing same | |
| KR100763684B1 (ko) | 멀티-비트 트렌치 캐패시터 | |
| US7223651B2 (en) | Dram memory cell with a trench capacitor and method for production thereof | |
| KR100435076B1 (ko) | 트렌치 캐패시터를 갖는 디램 셀의 제조 방법 | |
| CN100470808C (zh) | 动态随机存取存储器结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090318 Termination date: 20150209 |
|
| EXPY | Termination of patent right or utility model |