CN100470374C - 用于制造半导体器件的光刻工艺的方法 - Google Patents

用于制造半导体器件的光刻工艺的方法 Download PDF

Info

Publication number
CN100470374C
CN100470374C CNB2006100741663A CN200610074166A CN100470374C CN 100470374 C CN100470374 C CN 100470374C CN B2006100741663 A CNB2006100741663 A CN B2006100741663A CN 200610074166 A CN200610074166 A CN 200610074166A CN 100470374 C CN100470374 C CN 100470374C
Authority
CN
China
Prior art keywords
critical dimension
mask
photoetching
test
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100741663A
Other languages
English (en)
Other versions
CN1845009A (zh
Inventor
林水典
卢欣荣
罗益全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1845009A publication Critical patent/CN1845009A/zh
Application granted granted Critical
Publication of CN100470374C publication Critical patent/CN100470374C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G03F7/70558Dose control, i.e. achievement of a desired dose
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70533Controlling abnormal operating mode, e.g. taking account of waiting time, decision to rework or rework flow
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70541Tagging, i.e. hardware or software tagging of features or components, e.g. using tagging scripts or tagging identifier codes for identification of chips, shots or wafers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种用于制造半导体器件的光刻工艺的方法。该方法包括如下步骤:定义一光刻掩模的测试临界尺寸目标;测量一掩模临界尺寸;比较掩模临界尺寸和该测试临界尺寸目标,并据以决定一临界尺寸误差;依据该临界尺寸误差决定一光刻光基准能量;以及依据该光刻光基准能量曝光一晶片。

Description

用于制造半导体器件的光刻工艺的方法
技术领域
本发明涉及制造半导体器件的技术,特别是涉及一种用于制造半导体器件的光刻工艺的方法。
背景技术
近年来,半导体集成电路(IC)快速发展。随着IC材料与设计的技术进步,IC产品的电路设计也越来越精细复杂。然而这些进步同时也使得IC的制造加工日益复杂。例如,单一IC上可能必须包含多个不同的电路器件。当这些电路器件的大小降至次微米或深微米的阶段,IC的器件密度和功能密度都受到工艺因素的限制。当工艺日趋复杂之时,掩模布局的设计也日趋复杂。
传统的掩模处理过程中,有检测掩模影像的缺陷的步骤,但却没有有效利用这些掩模影像的缺陷数据。如图1所示,其示出公知光刻方法的示意图。当客户端2完成集成电路的设计之后,该设计数据可以存在磁带中,并传送到掩模形成单元4,以制造一对应的掩模。随后,完成的掩模可以提供给晶片制造单元6,用以进行半导体集成电路的制造。由于形成的掩模常常包含一些缺陷,并造成掩模尺寸的误差,当晶片制造设备执行掩模认证时,常使用一试误程序,其造成时间上的浪费,并使产品完成的时间延后。并且上述问题因为器件尺寸变小而变得更加严重。
发明内容
本发明的一目的是提供一种用于制造半导体器件的光刻工艺的方法。
为实现上述目的,本发明提供一种用于制造半导体器件的光刻工艺的方法。该方法包括如下步骤:定义一光刻掩模的测试临界尺寸目标;测量一掩模临界尺寸;比较掩模临界尺寸和该测试临界尺寸目标,并根据所述比较决定一临界尺寸误差;依据该临界尺寸误差计算一光刻光补偿能量,并依据计算出的该光刻光补偿能量调整光刻光基准能量;以及依据经调整的光刻光基准能量曝光一晶片。
本发明还提供一种用于制造半导体器件的方法,该方法包括如下步骤:首先在一晶片制造单元中,定义一测试临界尺寸线图案目标;测量该测试临界尺寸线图案的线宽;将该测试临界尺寸线图案的线宽测量值提供给一掩模形成单元;接收一掩模及一临界尺寸误差,该临界尺寸误差通过比较该测试临界尺寸线图案的线宽测量值和该光罩的一临界尺寸测量值而决定;依据该临界尺寸误差,决定一光刻光补偿能量;依据该光刻光补偿能量,将一光刻光基准能量最佳化;将该光刻光补偿能量及该掩模提供给该晶片制造单元;以及在该晶片制造单元中,使用最佳化的该能量对该晶片进行一第一曝光。
本发明还提供一种用于制造半导体器件的方法。该方法包括如下步骤:首先接收一晶片的一电路设计;在一晶片制造单元中,定义一测试临界尺寸线图案目标;测量该测试临界尺寸线图案的线宽;将该测试临界尺寸线图案的线宽测量值提供给一掩模形成单元;在该掩模形成单元中形成一掩模;测量该掩模临界尺寸宽度;比较该测试临界尺寸线图案的线宽测量值和该掩模临界尺寸宽度,并根据所述比较决定一临界尺寸误差;依据该临界尺寸误差,决定一光刻光补偿能量;依据该光刻光补偿能量,将一光刻光基准能量最佳化;将该光刻光补偿能量及该掩模提供给该晶片制造单元;以及在该晶片制造单元中,使用最佳化的该能量对该晶片进行一第一曝光。
本发明还提供一种用于制造半导体器件的系统。该系统包括:用以定义一在一晶片制造单元中的一测试临界尺寸线图案目标的装置;用以测量该测试临界尺寸线图案的线宽的装置;用以将该测试临界尺寸线图案的线宽测量值提供给一掩模形成单元的装置;用以接收一掩模及一临界尺寸误差的装置,其中该临界尺寸误差通过比较该测试临界尺寸线图案的线宽测量值和该光罩的一临界尺寸测量值而决定;用以依据该临界尺寸误差决定一光刻光补偿能量的装置;用以依据该光刻光补偿能量将一光刻光基准能量最佳化的装置;用以将该光刻光补偿能量及该掩模提供给该晶片制造单元的装置;用以在该晶片制造单元中使用最佳化的该能量对该晶片进行一第一曝光的装置。
根据本发明,除将完成的掩模提供到晶片制造单元之外,将掩模缺陷的数据也一并传送到晶片制造单元。因此,在执行第一曝光工艺之前,晶片制造单元可以基于该掩模缺陷的数据,导出光刻光补偿能量,并依据该光刻光补偿能量,将一光刻光基准能量最佳化。并且,本发明不会使产品完成的时间延后。
为使本发明的上述和其他目的、特征、和优点能更明显易懂,下文给出优选实施例,并配合附图作详细说明。
附图说明
图1示出公知光刻方法的示意图。
图2示出依据本发明实施例的光刻方法的示意图。
图3示出依据本发明实施例光刻方法的流程图。
其中,附图标记说明如下:
2 客户端  4 掩模形成单元      6 晶片制造单元
32 测试临界尺寸线图案目标线宽 34 临界尺寸误差。
具体实施方式
为了使本发明的目的、特征、及优点能更明显易懂,下文给出优选实施例,并配合图2及图3,做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中,实施例中的各元件的配置仅用以说明,并非用以限制本发明。且实施例中附图标号的部分重复,是为了简化说明,并非指不同实施例之间的关联性。
依据本发明一实施例,本发明适用于掩模形成单元4及晶片制造单元6之间的协同运作。有别于传统上单纯地将完成的掩模提供到晶片制造单元6,本发明中界定掩模缺陷的数据也一并传送到晶片制造单元6。因此,在执行第一曝光工艺之前,晶片制造单元6可以基于该掩模缺陷的数据,导出光刻光补偿能量,并依据该光刻光补偿能量,将一光刻光基准能量最佳化。
参见图2,其示出依据本发明实施例的光刻方法10的示意图。同时参见图3,其示出一数据处理的流程图。如图2和图3所示,步骤S12中,晶片制造单元6针对特定掩模定义一测试临界尺寸线图案目标线宽32,并将该测试临界尺寸线图案目标线宽32提供给掩模形成单元4。掩模形成单元4依据该客户提供的设计形成一掩模,并在步骤S13中,测量该掩模的一掩模测试临界尺寸线宽。该测量步骤可以使用一或多个测量装置及/或其他已知方法进行。该形成的掩模可能包含缺陷,其成因可能为:错误的掩模图案设计;图案形成过程、制造程序、掩模处理过程或其他有缺陷的制造步骤中发生的失误。例如,在掩模制造过程中,掩模的缺陷可能由气泡、刮伤、凹坑、断裂或其他因素。晶片制造单元6将该测试临界尺寸线图案目标线宽32传送到掩模形成单元4。该传送步骤可以使用传送电子数据的方式进行,例如使用文件传输协议(FTP)、电子邮件或其他适合的方式。在客户端2、掩模形成单元4、和晶片制造单元6之间,也可以提供一更正式的通讯入口或接口。在步骤S14,比较该预先定义的测试临界尺寸线图案目标线宽值和该掩模的临界尺寸测量值。在步骤S15,决定一临界尺寸误差34(delta_DOM),其通过比较该预先定义的目标线宽值和该掩模的该临界尺寸测量值而决定。
将该掩模及该临界尺寸误差34一并传送到晶片制造单元6(步骤S16)。该传送步骤可以使用传送电子数据的方式进行,例如使用文件传输协议(FTP)、电子邮件或其他适合的方式。在步骤S17中,依据该临界尺寸误差,决定一光刻光补偿能量。该光刻光补偿能量用以施加于界定光刻光强度的一光刻光基准能量。因此,该光刻光基准能量的修正或调整会使得光刻工艺所使用的光强度随之改变。依据本发明一实施例,该计算可以包含下列公式:
光刻光补偿能量=f(delta_DOM)
其中,f为一线性或非线性函数。该函数f可以基于各种因素而决定,例如特定的制造技术、掩模层及/或其他因素。并且,该函数f可以通过许多方式加以修正,以达到更高的准确度,例如以多项式回归处理该原始公式,或以统计方式进行其他处理,及/或使用一更大量的收集数据,以在制造活动进行时,修正该函数。该函数f也可以通过数种方法决定,例如实验、第一数据分析及/或其他方法。例如,就0.15μm逻辑元件的制造而言,该函数f可以为:
光刻光补偿能量=33.83 x delta_DOM-2.0726
如上所述,该函数f并非固定。例如,依据另一实施例,若delta_DOM等于约0.002um,则得到的光刻光补偿能量可以决定为约2.73426mj。在步骤S18中,依据计算出的该光刻光补偿能量调整该光刻光基准能量,使得能够使用该调整后的能量进行晶片曝光(步骤S19)。该调整后的光刻光基准能量可以等于原始的该光刻光基准能量和该光刻光补偿能量之和。或者,该调整后的光刻光基准能量可以等于原始的该光刻光基准能量和该光刻光补偿能量之差。该晶片曝光可以使用任何已知的方法进行,并可以包含干式光刻和湿式光刻。若使用湿式光刻工艺,则其使用的光刻光波长可以为193nm、157nm或其他光波长。
上述的方法10可以用于多种半导体器件的制造程序中,例如存储器(包含(但不限于)静态随机存取存储器(SDRAM))、逻辑器件(包含(但不限于)金属氧化物半导体场效应晶体管(MOSFET))及/或其他器件。其中,各种数据的传送步骤,可以使用传送电子数据的方式进行,例如使用文件传输协议(FTP)、网络接口(例如超文本传输协议(HTTP)、或超文本安全传输协议(HTTPS))、电子邮件、可扩展标记语言(XML)或其他适合的方式。
上述实施例有各种实施方式。依据一实施例,掩模形成单元4和晶片制造单元6可以属于同一商业上可得到的实体。依据另一实施例,临界尺寸误差delta_DOM的导出可以包含任何和掩模缺陷相关的数据,其可以用来调整该光刻程序本身及/或该光刻光基准能量。依据再一实施例,掩模形成单元4可以仅传送和掩模24相关的数据,而晶片制造单元6则将该数据和原始的设定进行比较,以决定该临界尺寸误差。由上所述,上述实施例可以有各种不同的实施方式。
虽然本发明已以优选实施例公开如上,然而实施例并非用以限定本发明,本领域的技术人员,在不脱离本发明的精神和范围内,可进行修改和改变,因此本发明的保护范围应以后附的权利要求所界定的范围为准。

Claims (10)

1.一种用于制造半导体器件的光刻工艺的方法,该方法包括如下步骤:
定义一光刻掩模的测试临界尺寸目标;
测量一掩模临界尺寸;
比较该掩模临界尺寸和该测试临界尺寸目标,并根据所述比较决定一临界尺寸误差;
依据该临界尺寸误差计算一光刻光补偿能量,并依据计算出的该光刻光补偿能量调整光刻光基准能量;以及
依据经调整的光刻光基准能量曝光一晶片。
2.如权利要求1所述用于制造半导体器件的光刻工艺的方法,其中定义该测试临界尺寸目标的步骤包含:定义在一晶片制造单元中的该测试临界尺寸目标。
3.如权利要求2所述用于制造半导体器件的光刻工艺的方法,其中决定该临界尺寸误差的步骤包含:决定在一掩模形成单元中的该临界尺寸误差。
4.如权利要求3所述用于制造半导体器件的光刻工艺的方法,进一步包含:从该晶片制造单元传送该测试临界尺寸目标到该掩模形成单元。
5.如权利要求4所述用于制造半导体器件的光刻工艺的方法,其中传送该测试临界尺寸目标的步骤包含:以电子方式传送数据。
6.如权利要求4所述用于制造半导体器件的光刻工艺的方法,进一步包含:
依据一客户提供的设计,在该掩模形成单元中形成一掩模;以及
将该掩模及该临界尺寸误差,从该掩模形成单元传送到该晶片制造单元。
7.如权利要求6所述用于制造半导体器件的光刻工艺的方法,其中传送该掩模及该临界尺寸误差的步骤包含:以电子方式传送数据。
8.一种用于制造半导体器件的方法,该方法包括如下步骤:
在一晶片制造单元中,定义一测试临界尺寸线图案目标;
测量该测试临界尺寸线图案的线宽;
将该测试临界尺寸线图案的线宽测量值提供给一掩模形成单元;
接收一掩模及一临界尺寸误差,其中该临界尺寸误差通过比较该测试临界尺寸线图案的线宽目标值和测量值而决定;
依据该临界尺寸误差,决定一光刻光补偿能量;
依据该光刻光补偿能量,将一光刻光基准能量最佳化;
将该光刻光补偿能量及该掩模提供给该晶片制造单元;以及
在该晶片制造单元中,使用最佳化的该能量对该晶片进行一第一曝光。
9.一种用于制造半导体器件的方法,该方法包括如下步骤:
接收一晶片的一电路设计;
在一晶片制造单元中,定义一测试临界尺寸线图案目标;
测量该测试临界尺寸线图案的线宽;
将该测试临界尺寸线图案的线宽测量值提供给一掩模形成单元;
在该掩模形成单元中形成一掩模;
测量该掩模临界尺寸宽度;
比较该测试临界尺寸线图案的线宽测量值和该掩模临界尺寸宽度,并根据所述比较决定一临界尺寸误差;
依据该临界尺寸误差,决定一光刻光补偿能量;
依据该光刻光补偿能量,将一光刻光基准能量最佳化;
将该光刻光补偿能量及该掩模提供给该晶片制造单元;以及
在该晶片制造单元中,使用最佳化的该能量对该晶片进行一第一曝光。
10.一种用于制造半导体器件的系统,该系统包括:
用以定义一在一晶片制造单元中的一测试临界尺寸线图案目标的装置;
用以测量该测试临界尺寸线图案的线宽的装置;
用以将该测试临界尺寸线图案的线宽测量值提供给一掩模形成单元的装置;
用以接收一掩模及一临界尺寸误差的装置,其中该临界尺寸误差通过比较该测试临界尺寸线图案的定义的目标值和线宽测量值而决定;
用以依据该临界尺寸误差决定一光刻光补偿能量的装置;
用以依据该光刻光补偿能量将一光刻光基准能量最佳化的装置;
用以将该光刻光补偿能量及该掩模提供给该晶片制造单元的装置;以及
用以在该晶片制造单元中使用最佳化的该能量对该晶片进行一第一曝光的装置。
CNB2006100741663A 2005-04-08 2006-04-07 用于制造半导体器件的光刻工艺的方法 Expired - Fee Related CN100470374C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US66952405P 2005-04-08 2005-04-08
US60/669,524 2005-04-08
US11/193,126 2005-07-29

Publications (2)

Publication Number Publication Date
CN1845009A CN1845009A (zh) 2006-10-11
CN100470374C true CN100470374C (zh) 2009-03-18

Family

ID=37063945

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100741663A Expired - Fee Related CN100470374C (zh) 2005-04-08 2006-04-07 用于制造半导体器件的光刻工艺的方法

Country Status (3)

Country Link
US (1) US7687211B2 (zh)
CN (1) CN100470374C (zh)
TW (1) TWI322930B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639676B1 (ko) * 2004-09-21 2006-10-30 삼성전자주식회사 반도체 제조용 포토리소그라피 설비 제어시스템 및 그제어방법
CN101458442B (zh) * 2007-12-13 2011-05-11 中芯国际集成电路制造(上海)有限公司 布局、光掩模版的制作及图形化方法
CN102566288B (zh) * 2010-12-21 2013-11-27 无锡华润上华半导体有限公司 曝光方法和系统
CN104364605B (zh) * 2012-04-18 2017-06-06 科磊股份有限公司 针对极紫外线光罩的临界尺寸均匀性监测
CN109634067B (zh) * 2019-01-14 2020-11-03 云谷(固安)科技有限公司 曝光方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013401A (en) * 1997-03-31 2000-01-11 Svg Lithography Systems, Inc. Method of controlling illumination field to reduce line width variation
US5966202A (en) * 1997-03-31 1999-10-12 Svg Lithography Systems, Inc. Adjustable slit
US6586146B2 (en) 2001-08-31 2003-07-01 United Microelectronics Method of figuring exposure energy
US6866974B2 (en) * 2002-10-21 2005-03-15 Texas Instruments Incorporated Semiconductor process using delay-compensated exposure

Also Published As

Publication number Publication date
TWI322930B (en) 2010-04-01
TW200636400A (en) 2006-10-16
US7687211B2 (en) 2010-03-30
CN1845009A (zh) 2006-10-11
US20060228865A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
US9746784B2 (en) Lens heating compensation systems and methods
TW525254B (en) Method and apparatus for performing final critical dimension control
TWI552245B (zh) 結合晶圓實體測量結果與數位模擬資料以改善半導體元件之製程的方法
CN100470374C (zh) 用于制造半导体器件的光刻工艺的方法
US8250498B2 (en) Method and apparatus for calibrating a photolithography process model by using a process window parameter
CN104516206B (zh) 一种优化光学临近修正拟合结果的方法
CN105573048B (zh) 一种光学临近修正模型的优化方法
US20200166854A1 (en) Method of adapting feed-forward parameters
JP2005026362A (ja) 加熱処理装置の温度校正方法、現像処理装置の調整方法、及び半導体装置の製造方法
KR20180119503A (ko) 모니터링 방법 및 디바이스의 제조 방법
US7544447B2 (en) Method of forming a mask pattern for a semiconductor device
CN118140179A (zh) 确定性能参数分布的方法
Fanton et al. Process Window Optimizer for pattern based defect prediction on 28nm Metal Layer
KR20000034525A (ko) 반도체소자 제조에 이용되는 리소그래피 방법
US6877152B2 (en) Method of inter-field critical dimension control
Du et al. A model-based approach for the scattering-bar printing avoidance
KR100714266B1 (ko) 반도체장치의 제조공정에서 이미지 보정 방법
US7099018B2 (en) Measurement of optical properties of radiation sensitive materials
Howard et al. Inspection of integrated circuit databases through reticle and wafer simulation: an integrated approach to design for manufacturing (DFM)
Yang et al. Wide applications of design based metrology with tool integration
Li et al. Quantitative CD-SEM resist shrinkage study and its application for accurate CD-SEM tools' matching
JP2007318181A (ja) 現像処理装置の調整方法及び半導体装置の製造方法
JP2003318092A (ja) 露光装置および半導体装置の製造方法
Muller et al. ART structures: a wafer targeting system that relaxes the mean-to-target reticle specification
JP5042412B2 (ja) 測定データの補正方法および測定処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

CF01 Termination of patent right due to non-payment of annual fee