CN100462954C - 支持热插拔的spi4总线接口卡、及相应的主机和方法 - Google Patents
支持热插拔的spi4总线接口卡、及相应的主机和方法 Download PDFInfo
- Publication number
- CN100462954C CN100462954C CNB2007100885077A CN200710088507A CN100462954C CN 100462954 C CN100462954 C CN 100462954C CN B2007100885077 A CNB2007100885077 A CN B2007100885077A CN 200710088507 A CN200710088507 A CN 200710088507A CN 100462954 C CN100462954 C CN 100462954C
- Authority
- CN
- China
- Prior art keywords
- interface card
- main frame
- bus
- spi4
- described interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明涉及基于高速SPI4总线的接口卡的热插拔实现,公开了:一种接口卡,其上集成有SPI4总线和PCI总线;一种与所述接口卡配套的主机,其包括有用于插接所述接口卡的连接器、用于控制所述接口卡与所述主机连接状态的热插拔控制模块、和用于开通/关断所述主机与所述接口卡之间所述SPI4总线的SPI4总线控制器;以及应用于上述接口卡和主机的相应热插拔方法。本发明通过将PCI总线引入接口卡并在主机侧配合相应的控制操作来实现SPI4总线的热插拔,能够有效简化基于SPI4总线的接口卡的插拔操作,同时降低误操作对主机带来的功能损伤。
Description
技术领域
本发明涉及通信领域,尤其涉及单板的热插拔;更具体地说,本发明涉及支持SPI4总线的接口卡的热插拔实现。
背景技术
SPI4(System Packet Interface,系统包接口)是OIF(OpticalInternetworking Forum,光纤互联网络论坛)制定的互连物理层(Physicallayer,PHY)设备与链路层(Link layer,LINK)设备的点对点接口标准。针对不同的应用环境,所述SPI4对应有多个不同版本,且目前得到最广泛应用的是SPI43(SPI4 Level 3)和SPI4(SPI4 Level 4 Phase 2);其中SPI43针对的信号频率是2.5Gbps,而SPI4对应10Gbps的数据传输速率。更具体而言,SPI4可用于报文和信元传送,主要应用于OC-192(192级光载体)ATM(Asynchronous Transfer Mode,异步传输模式)、SONET(Synchronous Optical Network,同步光纤网)/SDH(Synchronous DigitalHierarchy,同步数字系列网)等。
图1为上述SPI4总线的参考模型示意图,图2为所述SPI4总线的信号示意图。需要说明的是,OIF制定SPI4标准[OIF-SPI4-2.01]的初衷是为链路层设备110和物理层设备130之间相互传送数据规定一套规则,SPI4总线也确实被设计成满足这种特定应用的要求,尽管如此,所述SPI4总线还同样能被应用在其他传送报文或信元的场合。也就是说,图1及图2仅为参考模型,并不表示所述SPI4总线120两侧必须是链路层或物理层之类的器件/装置/设备。同时,列举上述SPI4总线的基本特性如下。
1、可用于点对点连接,如物理层和链路层设备的单向连接;
2、在一条物理通道上,理论上可最多支持256个逻辑通道,每个逻辑通道对应物理层的一个实际端口。比如,某种物理芯片的线路侧由250个低速的E1/T1接口组成,而系统侧则通过SPI4总线与上层芯片互连。并且,SPI4总线针对不同应用最多所能支持的端口数目有所不同,比如应用于百兆快速以太网中时最多能支持110个端口。
3、发送/接收数据通路:
A、16bit位宽,采用LVDS[ANSI/TIA/EIA-644-A-1201]的差分传输模式;
B、带内的端口地址、SOP(Start of Packet,包起始)标志、EOP(Endof Packet,包结束)标志、错误控制字,即数据通道上既传输有效载荷信息,也传输控制信息;
C、每对差分线上都以DDR(Double Date Rate,双倍数据传输速率)的方式驱动和采样数据,即数据在时钟的上升沿和下降沿被驱动输出或采样输入:如果要支持10Gbps的互连应用,则时钟线必须跑到311MHz以上,311MHz×2bit×16=9.952Gbps;而对于10G以太网或OC-192SDH/SONET,考虑到还有各种额外开销,时钟线频率必须大于311MHz不少才能保证线速应用;
D、源同步时钟方案:对大于130MHz的时钟应用来说,普通时钟(收发两侧由同一时钟晶振同步)方案因可支持的数据有效窗口太小而大大限制了PCB布线长度,因此必须采用源同步时钟方案;
4、发送/接收流控通路,也即发送/接收FIFO(First In First Out,先进先出)状态通道
A、2bit并行状态标志,I/O(Input/Output,输入/输出)电平为LVTTL(Lower Voltage Transistor-Transistor Logic,低压三极管逻辑电平)或LVDS[IEEE 1596.3-1996,ANSI/TIA/EIA-644-1995];
B、LVTTL电平下最大时钟频率是数据通道时钟的1/4,LVDS电平下等于数据通道时钟(双沿采样);
C、带内的SOF(Start of FIFO,FIFO状态起始)标志;
D、源同步时钟。
SPI4总线标准实现了芯片之间的高速互连,但由于其总线数很多,同时其数据传送电平为LVDS,因此其并不适合过背板和进行热插拔。这使得现有SPI4总线芯片一般用作板内传输数据总线,且目前尚未发现实现了SPI4总线热插拔的技术方案。
发明内容
针对上述现有技术的不足,本发明目的在于提供一种支持热插拔的接口卡、以及与该接口卡配套的主机,以简化基于高速SPI4总线的接口卡的插拔操作。
同时,本发明另一目的在于提供应用于上述接口卡及主机的相应热插拔方法。
为了达到上述目的,本发明提供了一种支持热插拔的接口卡,其上集成有:
电源线,用于为所述接口卡提供电源;
在位信号线,用于指示所述接口卡是否已与主机建立物理连接;
SPI4总线,用于与所述主机建立SPI总线连接,使得所述主机能够与所述接口卡进行SPI4数据传输;
PCI(Peripheral Component Interconnect,外围部件互连)总线,用于与所述主机建立PCI总线连接,使得所述主机能够通过所述PCI总线识别出所述接口卡支持所述SPI4总线后再开通所述SPI4总线,并随后对所述接口卡进行初始化配置,使得所述接口卡在初始化完毕后能够通过所述SPI4总线与所述主机进行基于SPI4的数据传输。
对于上述接口卡,优选地,其上还集成有PCI时钟频率选择线,用于让所述主机能够对所述PCI总线的工作时钟频率进行配置。
为了达到上述目的,本发明同时还提供了一种支持热插拔上述接口卡的主机,其包括:
连接器,用于插接所述接口卡,使得所述接口卡能够与所述主机建立物理连接;
热插拔控制模块,与所述连接器相连,用于确定所述接口卡的状态,所述接口卡的状态包括:检测所述接口卡与所述连接器的物理连接状态,并相应控制所述接口卡的供电电源开关状态以及所述接口卡与所述主机之间PCI总线的开通/关断;
SPI4总线控制器,与所述连接器和所述热插拔控制模块相连,用于根据所述热插拔模块返回的所述接口卡的状态设置相应的SPI4总线接口状态,以开通/关断所述接口卡与所述主机之间的SPI4总线。
对于上述主机,优选地,所述热插拔控制模块包括有:
状态寄存器,用于存储所述接口卡的热插拔状态信号,且所述热插拔状态信号包括有复位信号、在位信号、上电指示信号、热插拔中断清除信号、供电电源控制信号或PCI总线开关控制信号中的一种或几种;
接口卡检测单元,与所述连接器和所述状态寄存器相连,用于检测所述接口卡与所述主机的物理连接状态,且将所述检测结果写入所述状态寄存器中;
状态逻辑单元,与所述连接器和所述状态寄存器相连,用于读写所述状态寄存器中存储的各所述热插拔状态信号,并据此控制热插拔所述接口卡过程中的状态转换;
接口卡配置单元,与所述连接器、所述状态逻辑单元、及所述SPI4总线控制器相连,用于根据所述状态逻辑单元的状态转换指示对所述接口卡进行配置,包括打开/关闭所述接口卡的供电电源、以及开通/关断所述接口卡与所述主机之间的PCI总线。
对于上述主机,进一步优选地,所述热插拔控制模块还包括有计时单元;所述计时单元与所述状态逻辑单元相连,在所述状态逻辑单元状态转换至打开/关闭所述接口卡的供电电源时被触发,用于使所述状态逻辑单元延时等待一个预设时间后再进行下一个状态转换。
为了达到上述另一目的,本发明还提供了一种热插拔方法,用于热插拔处理集成有SPI4总线的接口卡和主机之间的连接。其中,该方法的热插入过程主要包括有下列步骤:
步骤A1,检测到所述接口卡插入后,打开所述接口卡的供电电源,开始所述接口卡的上电过程;
步骤A2,确定所述接口卡在位且上电完毕后,开通所述主机和所述接口卡之间的PCI总线;
步骤A3,通过所述PCI总线对所述接口卡进行配置,且所述配置至少包括开通所述主机和所述接口卡之间的SPI4总线。
对于上述热插拔方法,与热插入过程相反,其热拔出过程则主要包括有下列步骤:
步骤D1,接收到拔出所述接口卡的命令后,关断所述主机和所述接口卡之间的SPI4总线,同时进行程序断点保护操作;
步骤D2,确定所述接口卡不在位后,关断所述主机和所述接口卡之间的PCI总线,同时关闭所述接口卡的供电电源。
对于上述热插拔方法,优选地,所述步骤A2具体包括有:
步骤A2-1,打开所述接口卡的供电电源时触发一个计时单元;
步骤A2-2,等待所述计时单元完成预设时间计时后,读取所述接口卡的在位信号,并对所述在位信号进行去抖动处理;
步骤A2-3,确定所述接口卡在位且上电完毕后,开通所述PCI总线。
对于上述热插拔方法,优选地,所述步骤A3具体包括有:
步骤A3-1,产生一个中断信号,同时使所述接口卡退出复位状态;
步骤A3-2,根据所述中断信号对所述接口卡进行识别,在确定所述接口卡支持SPI4总线后通过设置相应的SPI4总线控制器来开通所述SPI4总线;
步骤A3-3,开始所述接口卡的初始化过程;
步骤A3-4,所述接口卡的初始化过程完毕后,无效所述中断信号。
对于上述热插拔方法,优选地,所述步骤D2之后还包括用于后续处理所述接口卡被拔出的步骤D3,且所述步骤D3具体包括有:
步骤D3-1,产生一个中断信号,同时使所述接口卡进入复位状态;
步骤D3-2,根据所述中断信号执行所述接口卡拔出的后续处理程序;
步骤D3-3,所述后续处理程序完毕后,无效所述中断信号。
对于上述热插拔方法,进一步优选地,执行完所述步骤D2,延时等待一个预设时间并再次确定所述接口卡被拔出,再执行所述步骤D3。
综上所述可知,本发明通过将PCI总线引入接口卡、在主机侧配合相应的控制操作来实现SPI4总线的热插拔,能够有效简化基于SPI4总线的接口卡的插拔操作,同时大大降低由于误操作可能给主机带来的功能损伤。
附图说明
图1为现有技术中SPI4总线的参考模型示意图;
图2为现有技术中SPI4总线的信号示意图;
图3为本发明支持热插拔的接口卡与主机的第一实施例的示意图;
图4为本发明支持热插拔的接口卡与主机的第二实施例的示意图;
图5为图4所示状态寄存器中存储的状态信号示意图;
图6为本发明支持热插拔的接口卡与主机的第三实施例的示意图;
图7为本发明热插拔方法中带电插入接口卡的流程示意图;
图8为本发明热插拔方法中带电拔出接口卡的流程示意图;
图9为本发明热插拔方法中的热插拔状态逻辑图。
具体实施方式
下面将首先参照图3、图4、及图6详细介绍本发明所提供支持热插拔的基于SPI4总线的接口卡及其配套主机,随后再参照图7、图8、及图9详细介绍应用于所述接口卡和主机的相应热插拔方法。
如图3、图4、及图6所示,本发明所提供支持热插拔的接口卡200上集成有电源线、在位信号线、PCI总线、及SPI4总线。其中:
所述电源线,用于为所述接口卡200提供电源,并且所述电源线一般都优选地连接有电压缓启动电路(图中未示出),以控制所述接口卡200供电电源的开启速度并对其进行电压监控。
所述在位信号线,用于指示所述接口卡200是否已插入主机300中相应的插槽内,也即指示所述接口卡200是否已与所述主机300建立物理连接。
所述SPI4总线,用于与所述主机300建立所述SPI总线连接,使得所述主机300能够与所述接口卡200进行SPI4数据传输;
所述PCI总线,用于与所述主机300建立PCI总线连接,使得所述主机300能够通过所述PCI总线识别所述接口卡200并进行相应配置,以完成对所述接口卡200除数据传输外的控制管理。其中,所述主机300通过所述PCI总线识别所述接口卡200并进行相应配置的具体内容至少包括有:在热插入所述接口卡200的过程中,所述主机300通过所述PCI总线识别出所述接口卡200支持SPI4总线之后,开通所述SPI4总线;并随后开始所述接口卡200的正常初始化过程,从而使得所述接口卡200在初始化完毕后能够通过所述SPI4总线与所述主机300进行SPI4数据传输。
此外,如图3、图4、及图6所示,本发明所提供支持热插拔的接口卡200上还可能优选地集成有PCI时钟频率选择线,用于让所述主机能够对所述PCI总线的工作时钟频率进行配置。
介绍完本发明在接口卡侧的硬件技术方案后,下面将继续介绍本发明在主机侧的硬件技术方案。
首先,如图3所示,本发明所提供支持热插拔上述接口卡200的主机300包括有:
连接器310,用于插接所述接口卡200,使得所述接口卡200能够与所述主机300建立物理连接。并且,与通用热插拔技术类似,所述连接器300中插针优选地分为长插针和短插针两种,其中所述长插针用于插接所述接口卡200的电源线、所述短插针用于插接所述接口卡200的信号线(包括所述在位信号线、所述PCI总线、及所述SPI4总线等)。这样,在带电插拔所述接口卡200的过程中,所述信号线要晚于所述电源线接触、早于所述电源线分开,从而对所述主机300及所述接口卡200的芯片起到一定的保护作用。
热插拔控制模块320,与所述连接器310相连,用于检测所述接口卡200与所述连接器310的物理连接状态,并相应控制所述接口卡200的供电电源开关状态以及所述接口卡200与所述主机300之间PCI总线的开通/关断。
SPI4总线控制器330,与所述连接器310和所述热插拔控制模块320相连,用于根据所述热插拔模块320返回的所述接口卡200的状态设置相应的SPI4总线接口状态,以开通/关断所述接口卡200与所述主机300之间的SPI4总线。举例而言,所述SPI4总线控制器330通过将相应的SPI4总线I/O引脚置为高阻态,以关断所述接口卡200与所述主机300之间的SPI4总线;反之,所述SPI4总线控制器330通过设置相应的SPI4总线控制寄存器(图中未示出),以开通所述接口卡200与所述主机300之间的SPI4总线。
综上所述,本发明技术方案的总体构思是:将PCI总线引入基于高速SPI4总线的接口卡、并在主机侧配合相应的控制操作,以实现所述接口卡与所述主机之间SPI4总线的热插拔。并且,所述主机侧的控制操作主要涉及如何确保在所述SPI4总线被关断的状态下进行所述接口卡的热插拔操作。结合图3具体而言,设置在主机侧的所述SPI4总线控制器330用于关断/开通所述主机300与所述接口卡200之间的SPI4总线,而同样设置在主机侧的所述热插拔控制模块320则用于控制所述SPI4总线控制器330关断/开通所述SPI4总线的时间,也即确保所述SPI4总线控制器330能够正确地关断/开通所述SPI4总线。比如:
在所述接口卡200插入所述连接器310(也即所述主机300)之前,所述热插拔控制模块320需要通过设置所述SPI4总线控制器330将相应SPI4总线的I/O引脚置为高阻态,以保证所述接口卡200与所述主机300之间的SPI4总线处于关断状态;
在所述接口卡200的热插入过程中,所述热插拔控制模块320必须在确定所述接口卡200与所述主机300之间的PCI总线已开通、且经由所述PCI总线识别出所述接口卡200为支持SPI4总线的接口卡之后,才能通过所述SPI4总线控制器330设置相应的SPI4总线控制寄存器(图中未示出)来开通所述接口卡200与所述主机300之间的SPI4总线;
在所述接口卡200的热拔出过程中,所述热插拔控制模块320必须在接收到相应的拔出中断后,第一时间通过所述SPI4总线控制器330将相应SPI4总线的I/O引脚置为高阻态,以关断所述接口卡200与所述主机300之间的SPI4总线。
继续,如图4所示,对于图3所示本发明所提供支持热插拔基于SPI4总线的接口卡200的主机300,其中所述热插拔控制模块320还可优选地包括有:
状态寄存器321,用于存储所述接口卡200的各种热插拔状态信号。并且,如图5所示,所述各种热插拔状态信号包括有复位信号、在位信号、上电指示、热插拔中断清除、供电电源控制、PCI工作时钟频率、和/或PCI总线开关控制信号等。
接口卡检测单元322,与所述连接器310和所述状态寄存器321相连,用于检测所述接口卡200与所述主机300的物理连接状态,且将所述检测结果写入所述状态寄存器321中。参照图4具体而言,所述接口卡检测单元322主要用于检测所述接口卡200的在位信号线和PCI时钟频率选择线,并将检测到的在位信号和PCI工作时钟频率写入所述状态寄存器321中相应寄存位。
状态逻辑单元323,与所述连接器310和所述状态寄存器321相连,用于读写所述状态寄存器321中各所述热插拔状态信号,并据此控制热插拔所述接口卡过程中的状态转换。
接口卡配置单元324,与所述连接器310、所述状态逻辑单元323、及所述SPI4总线控制器330相连,用于根据所述状态逻辑单元323的状态转换指示对所述接口卡200进行配置。并且所述配置操作的具体内容包括有:打开/关闭所述接口卡200的供电电源,以及开通/关断所述接口卡200与所述主机300之间的PCI总线。
在所述接口卡200的热插入过程中,所述接口卡配置单元324具体执行上述配置操作的时序为:首先,打开所述接口卡200的供电电源;接着,在确定所述接口卡200在位且上电完毕之后,开通所述接口卡200与所述主机300之间的PCI总线。这样,所述接口卡配置单元324才能通过所述PCI总线对所述接口卡200进行识别;并且,在确定所述接口卡200为支持SPI4总线的接口卡之后,所述接口卡配置单元324通过所述主机300中与其相连的SPI4总线控制器330来设置相应的SPI4总线控制寄存器(图中未示出),以开通所述接口卡200与所述主机300之间的SPI4总线,并随后开始正常的接口卡200初始化过程。
然而,在所述接口卡200的热拔出过程中,所述接口卡配置单元324具体执行上述配置操作的时序为:首先,在确定所述SPI4总线控制器330已经将相应的SPI4总线的I/O引脚置为高阻态(也即,已经关断了所述接口卡200与所述主机300之间的SPI4总线)之后,所述接口卡配置单元324关断所述接口卡200与所述主机300之间的PCI总线;随后,所述接口卡配置单元324关闭所述接口卡200的供电电源。
同时,如图6所示,对于图4所示本发明所提供支持热插拔基于SPI4总线的接口卡200的主机300,其中所述热插拔控制模块320还可进一步优选地包括有计时单元325。
进一步包括所述计时单元325的原因在于,打开/关闭所述接口卡200的供电电源后开启的上电/下电过程需要一段时间(比如256ms)。因此为了尽可能地降低在该段时间内出现误操作的可能,本发明通过所述计时单元325来强制所述状态逻辑单元323延迟适当时间(比如512ms),以等待所述上电/下电过程的完成。
参照图6具体而言,所述计时单元325与所述状态逻辑单元323相连,在所述状态逻辑单元323状态转换至打开/关闭所述接口卡200的供电电源时被触发,用于使所述状态逻辑单元323延时等待一个预设时间后再进行下一个状态转换。并且,本领域技术人员应能领会,所述预设时间的具体取值需要考虑多种应用现场因素,其可由用户根据实际状况来灵活设定。
最后,如前所述,本发明不仅提供有支持热插拔的基于SPI4总线的接口卡及其配套主机,还提供有应用于所述接口卡和主机的相应热插拔方法,并且图7和图8分别给出了该方法中热插入和热拔出的流程示意图。下面将结合图6所示本发明所提供接口卡和主机,分别对图7和图8所示各步骤进行详细解释。
如图7所示,将图6中所示集成有SPI4总线的接口卡200热插入主机300(图中未示出)的过程,主要包括有下列步骤:
步骤A0,将所述接口卡200插入所述主机300中的连接器310;
步骤A1,所述主机300中的接口卡检测单元322检测到所述接口卡200的插入后修改所述主机300中状态寄存器321的相应寄存位,随后所述主机300中的状态逻辑单元323根据所述状态寄存器321中存储内容进行状态转换并指示所述主机300中的接口卡配置单元324打开所述接口卡200的供电电源,开始所述接口卡200的上电过程;
步骤A2,所述主机300中的状态逻辑单元323状态转换至所述接口卡200在位且上电完毕后,指示所述主机300中的接口卡配置单元324开通所述主机300和所述接口卡200之间的PCI总线;
步骤A3,所述主机300中的状态逻辑单元323状态转换至PCI总线开关控制已打开后,指示所述主机300中的接口卡配置单元324通过所述PCI总线对所述接口卡200进行配置,且所述配置至少包括有通过所述主机300中与其相连的SPI总线控制器330来开通所述主机300和所述接口卡200之间的SPI4总线、以及所述接口卡200的正常初始化过程。
其中,如图7所示,为了降低在所述接口卡200上电过程中,所述主机300(图6中具体为状态逻辑单元323)出现误操作的可能,优选地,所述步骤A2具体包括有:
步骤A2-1,所述状态逻辑单元323状态转换至打开所述接口卡200的供电电源时立即触发所述主机300中的计时单元325,用来延迟一个预设时间以等待所述接口卡200上电完毕;
步骤A2-2,所述主机300中接口卡检测单元322获取所述接口卡200的在位信号,并对所述在位信号进行去抖动处理后将其写入所述主机300中状态寄存器321;
步骤A2-3,所述状态逻辑单元323通过读取所述状态寄存器321中相应寄存位确定所述接口卡200在位且上电完毕后,打开PCI总线开关以开通所述主机300与所述接口卡200之间的所述PCI总线。
同时,为了保证所述接口卡200的状态变化能够持续被所述主机300(图6中具体为接口卡检测单元322)检测到并及时进行相应处理,优选地,利用中断机制执行所述步骤A3。并且,如图7所示,所述步骤A3具体包括有:
步骤A3-1,所述主机300中状态逻辑单元323产生一个热插拔中断信号,同时通过写主机300中状态寄存器321的相应寄存位进入清除中断状态并使所述接口卡200退出复位状态;
步骤A3-2,所述主机300中接口卡配置单元324根据所述中断信号对所述接口卡200进行识别,在确定所述接口卡200支持SPI4总线之后,通过所述主机300中SPI4总线控制器330来开通所述主机300与所述接口卡200之间的SPI4总线;
步骤A3-3,随后,所述接口卡配置单元324开始正常的所述接口卡200的初始化过程;
步骤A3-4,所述主机300中状态逻辑单元323在所述接口卡200的初始化过程完毕后,通过写所述主机300中状态寄存器321的相应寄存位退出清除中断状态,以便所述接口卡200的状态变化时能够继续报上中断。
如图8所示,将图6中所示集成有SPI4总线的接口卡200热拔出主机300(图中未示出)的过程,主要包括有下列步骤:
步骤D0,所述主机300(图6中具体为状态逻辑单元323)接收到拔出接口卡200的命令;
步骤D1,所述状态逻辑单元323指示主机300中接口卡配置单元324通过主机300中SPI4总线控制器330将相应SPI4总线的I/O引脚置为高阻态,也即关断所述主机300和所述接口卡200之间的SPI4总线;同时,所述接口卡配置单元324还要执行其它程序断点的保护工作,使得所述主机300回复到没有插入所述接口卡200的状态;
步骤D2,所述状态逻辑单元323通过读取主机300中状态寄存器321后确定所述接口卡200不在位后,指示所述主机300中的接口卡配置单元324关断所述主机300和所述接口卡200之间的PCI总线,同时关闭所述接口卡200的供电电源;
步骤D3,所述状态逻辑单元323通过写所述状态寄存器321中相应寄存位,以执行所述接口卡200被拔出的后续处理。
与图7所示热插入处理类似,为了降低在所述接口卡200下电过程中,所述主机300(图6中具体为状态逻辑单元323)出现误操作的可能,优选地,在执行完所述步骤D2之后、且执行所述步骤D3之前,所述状态逻辑单元323执行延迟等待一个预设时间的步骤D30。且如图8所示,所述步骤D30具体包括有:
步骤D30-1,所述状态逻辑单元323状态转换至关闭所述接口卡200的供电电源时立即触发所述主机300中的计时单元325,用来延迟一个预设时间以等待所述接口卡200下电完毕;
步骤D30-2,所述主机300中接口卡检测单元322获取所述接口卡200的在位信号,并对所述在位信号进行去抖动处理后将其写入所述主机300中状态寄存器321;
步骤D30-3,所述状态逻辑单元323通过读取所述状态寄存器321中相应寄存位确定所述接口卡200不在位且下电完毕。
同样与图7所示的热插入处理类似,为了保证所述接口卡200的状态变化能够持续被所述主机300(图6中具体为接口卡检测单元322)检测到并及时进行相应处理,优选地,利用中断机制执行所述步骤D3。且如图8所示,所述步骤D3具体包括有:
步骤D3-1,所述主机300中状态逻辑单元323产生一个热插拔中断信号,同时通过写主机300中状态寄存器321的相应寄存位进入清除中断状态并使所述接口卡200进入复位状态;
步骤D3-2,所述主机300中接口卡配置单元324根据所述中断信号执行所述接口卡200拔出的后续处理程序;
步骤D3-3,所述状态逻辑单元323在所述接口卡200拔出的后续处理程序结束后,通过写所述主机300中状态寄存器321的相应寄存位退出清除中断状态,以便所述接口卡200的状态变化时能够继续报上中断。
综上所述,本发明所提供热插拔方法中热插拔状态的逻辑转换可简示为图9所示。并且,如图9所示,本发明技术方案不仅简化了基于高速SPI4总线的接口卡的插拔操作,同时还大大降低了由于误操作可能给整机带来的功能损伤。
需要声明的是,上述发明内容及具体实施方式意在证明本发明所提供技术方案的实际应用,不应解释为对本发明保护范围的限定。本领域技术人员在本发明的精神和原理内,当可作各种修改、等同替换、或改进。本发明的保护范围以所附权利要求书为准。
Claims (11)
1.一种支持热插拔的接口卡,集成有用于为所述接口卡提供电源的电源线和用于指示所述接口卡是否已与主机建立物理连接的在位信号线,其特征在于,所述接口卡还集成有:
SPI4总线,用于与所述主机建立SPI总线连接,使得所述主机能够与所述接口卡进行SPI4数据传输;
PCI总线,用于与所述主机建立PCI总线连接,使得所述主机能够通过所述PCI总线识别出所述接口卡支持所述SPI4总线后再开通所述SPI4总线。
2.如权利要求1所述的接口卡,其特征在于,所述接口卡还集成有PCI时钟频率选择线,用于让所述主机能够对所述PCI总线的工作时钟频率进行配置。
3.一种支持热插拔如权利要求1所述接口卡的主机,包括用于插接所述接口卡的连接器;其特征在于,所述主机还包括:
热插拔控制模块,与所述连接器相连,用于确定所述接口卡的状态,所述接口卡的状态包括:检测所述接口卡与所述连接器的物理连接状态,并相应控制所述接口卡的供电电源开关状态以及所述接口卡与所述主机之间PCI总线的开通/关断;
SPI4总线控制器,与所述连接器和所述热插拔控制模块相连,用于根据所述热插拔控制模块返回的所述接口卡的状态设置相应的SPI4总线接口状态,以开通/关断所述接口卡与所述主机之间的SPI4总线。
4.如权利要求3所述的主机,其特征在于,所述热插拔控制模块包括有:
状态寄存器,用于存储所述接口卡的热插拔状态信号,且所述热插拔状态信号包括有复位信号、在位信号、上电指示信号、热插拔中断清除信号、供电电源控制信号、PCI总线开关控制信号中的一种或几种;
接口卡检测单元,与所述连接器和所述状态寄存器相连,用于检测所述接口卡与所述主机的物理连接状态,且将所述检测结果写入所述状态寄存器中;
状态逻辑单元,与所述连接器和所述状态寄存器相连,用于读写所述状态寄存器中存储的各所述热插拔状态信号,并据此控制热插拔所述接口卡过程中的状态转换;
接口卡配置单元,与所述连接器、所述状态逻辑单元、及所述SPI4总线控制器相连,用于根据所述状态逻辑单元的状态转换指示对所述接口卡进行配置,包括打开/关闭所述接口卡的供电电源、以及开通/关断所述接口卡与所述主机之间的PCI总线。
5.如权利要求4所述的主机,其特征在于,所述热插拔控制模块还包括有计时单元;所述计时单元与所述状态逻辑单元相连,在所述状态逻辑单元状态转换至打开/关闭所述接口卡的供电电源时被触发,用于使所述状态逻辑单元延时等待一个预设时间后再进行下一个状态转换。
6.一种热插拔方法,用于热插拔处理集成有SPI4总线的接口卡和主机之间的连接,其特征在于,所述方法包括有:
步骤A1,检测到所述接口卡插入后,打开所述接口卡的供电电源,开始所述接口卡的上电过程;
步骤A2,确定所述接口卡在位且上电完毕后,开通所述主机和所述接口卡之间的PCI总线;
步骤A3,通过所述PCI总线对所述接口卡进行配置,且所述配置至少包括开通所述主机和所述接口卡之间的SPI4总线。
7.如权利要求6所述的热插拔方法,其特征在于,所述方法还包括:
步骤D1,接收到拔出所述接口卡的命令后,关断所述主机和所述接口卡之间的SPI4总线,同时进行程序断点保护操作;
步骤D2,确定所述接口卡不在位后,关断所述主机和所述接口卡之间的PCI总线,同时关闭所述接口卡的供电电源。
8.如权利要求6或7所述的热插拔方法,其特征在于,所述步骤A2具体包括有:
步骤A2-1,打开所述接口卡的供电电源时触发一个计时单元;
步骤A2-2,等待所述计时单元完成预设时间计时后,读取所述接口卡的在位信号,并对所述在位信号进行去抖动处理;
步骤A2-3,确定所述接口卡在位且上电完毕后,开通所述PCI总线。
9.如权利要求6或7所述的热插拔方法,其特征在于,所述步骤A3具体包括有:
步骤A3-1,产生一个中断信号,同时使所述接口卡退出复位状态;
步骤A3-2,根据所述中断信号对所述接口卡进行识别,在确定所述接口卡支持SPI4总线后通过设置相应的SPI4总线控制器来开通所述SPI4总线;
步骤A3-3,开始所述接口卡的初始化过程;
步骤A3-4,所述接口卡的初始化过程完毕后,无效所述中断信号。
10.如权利要求7所述的热插拔方法,其特征在于,所述步骤D2之后还包括用于后续处理所述接口卡被拔出的步骤D3,且所述步骤D3具体包括有:
步骤D3-1,产生一个中断信号,同时使所述接口卡进入复位状态;
步骤D3-2,根据所述中断信号执行所述接口卡拔出的后续处理程序;
步骤D3-3,所述后续处理程序完毕后,无效所述中断信号。
11.如权利要求10所述的热插拔方法,其特征在于,执行完所述步骤D2,延时等待一个预设时间并再次确定所述接口卡被拔出之后,再执行所述步骤D3。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100885077A CN100462954C (zh) | 2007-03-14 | 2007-03-14 | 支持热插拔的spi4总线接口卡、及相应的主机和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100885077A CN100462954C (zh) | 2007-03-14 | 2007-03-14 | 支持热插拔的spi4总线接口卡、及相应的主机和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101017473A CN101017473A (zh) | 2007-08-15 |
CN100462954C true CN100462954C (zh) | 2009-02-18 |
Family
ID=38726493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007100885077A Expired - Fee Related CN100462954C (zh) | 2007-03-14 | 2007-03-14 | 支持热插拔的spi4总线接口卡、及相应的主机和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100462954C (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101202634B (zh) * | 2007-11-29 | 2010-12-01 | 杭州华三通信技术有限公司 | 提高带宽利用率的单板和数据传输系统以及方法 |
CN102955733B (zh) * | 2012-11-12 | 2015-09-16 | 中兴通讯股份有限公司 | 一种单板热插拔检测方法及装置 |
CN105490817B (zh) * | 2014-10-10 | 2020-03-31 | 中兴通讯股份有限公司 | 接口板热插拔处理方法及装置 |
CN105260336B (zh) * | 2015-11-17 | 2018-12-18 | 上海交通大学 | 可字节寻址的非易失性存储器热插拔方法及装置 |
CN106549713A (zh) * | 2016-12-07 | 2017-03-29 | 深圳市飞鸿光电子有限公司 | 一种基于olt设备的sfp接口供电的方法及olt设备 |
KR20180085192A (ko) * | 2017-01-18 | 2018-07-26 | 에스케이하이닉스 주식회사 | 핫 플러그 모듈 및 메모리 모듈을 포함하는 시스템 |
CN107341123A (zh) * | 2017-07-25 | 2017-11-10 | 郑州云海信息技术有限公司 | 一种pcie卡热插拔的方法及系统 |
CN107608924B (zh) * | 2017-09-19 | 2020-12-04 | 新华三技术有限公司 | 一种接口板热插拔的控制方法和装置 |
CN111143898B (zh) * | 2018-11-05 | 2022-06-14 | 瑞昱半导体股份有限公司 | 可插拔存储器装置数据保护方法 |
TWI710911B (zh) * | 2019-05-02 | 2020-11-21 | 緯創資通股份有限公司 | 電子系統、主機端裝置及控制方法 |
CN110865957A (zh) * | 2019-11-15 | 2020-03-06 | 上海移芯通信科技有限公司 | 一种uart接口的数据接收方法和装置 |
CN111417034B (zh) * | 2020-03-13 | 2022-02-18 | 苏州浪潮智能科技有限公司 | 一种交换机及其交换板卡热插拔方法、装置和系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1246672A (zh) * | 1998-08-31 | 2000-03-08 | 宏碁电脑股份有限公司 | 具有热插拔功能的数据处理装置及其方法 |
US6421755B1 (en) * | 1999-05-26 | 2002-07-16 | Dell Usa, L.P. | System resource assignment for a hot inserted device |
US6614752B1 (en) * | 1999-06-08 | 2003-09-02 | Cisco Technology, Inc. | Transitioning a standards-based card into a high availability backplane environment |
CN1459690A (zh) * | 2002-05-24 | 2003-12-03 | 英业达股份有限公司 | 热插拔输入/输出模块 |
-
2007
- 2007-03-14 CN CNB2007100885077A patent/CN100462954C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1246672A (zh) * | 1998-08-31 | 2000-03-08 | 宏碁电脑股份有限公司 | 具有热插拔功能的数据处理装置及其方法 |
US6421755B1 (en) * | 1999-05-26 | 2002-07-16 | Dell Usa, L.P. | System resource assignment for a hot inserted device |
US6614752B1 (en) * | 1999-06-08 | 2003-09-02 | Cisco Technology, Inc. | Transitioning a standards-based card into a high availability backplane environment |
CN1459690A (zh) * | 2002-05-24 | 2003-12-03 | 英业达股份有限公司 | 热插拔输入/输出模块 |
Also Published As
Publication number | Publication date |
---|---|
CN101017473A (zh) | 2007-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100462954C (zh) | 支持热插拔的spi4总线接口卡、及相应的主机和方法 | |
CN101198943B (zh) | 点到点链路协商方法和装置 | |
EP1843252B1 (en) | Port adapter for high-bandwidth bus | |
US8934493B2 (en) | Aggregating communication channels | |
US20040109468A1 (en) | Apparatus and method for input clock signal detection in an asynchronous transfer mode interface unit | |
CN101127026A (zh) | 一种可移动存储卡的热插拔检测方法 | |
CN102347904B (zh) | 路由设备及其主卡以及用于该主卡适配接口卡的方法 | |
CN104852868A (zh) | 一种千兆交换机的sfp接口速率的自适应方法及装置 | |
US6356557B1 (en) | Hot insertable UTOPIA interface with automatic protection switching for backplane applications | |
CN105306324B (zh) | 一种以太网复用通信系统及其应用的以太网接口设置方法 | |
CN107771331A (zh) | 独立式uark brk检测 | |
CN106095724A (zh) | 一种基于mpc8640d的信息处理板系统 | |
CN101795200B (zh) | 一种多速率pos接口自适应传输方法 | |
CN105373511A (zh) | 一种与多个光模块可同时通信的装置和方法 | |
CN107533533A (zh) | 集成电路之间的通信 | |
CN102420735B (zh) | 一种基于硬件提取1588时间戳的lxi接口电路 | |
CN103560982B (zh) | 用于Interlaken增强型调度的切包装置及方法 | |
CN101226482A (zh) | 非微软发布驱动程序的usb设备及其安装方法 | |
CN106502911A (zh) | 多终端接入装置 | |
CN101097415A (zh) | 智能芯片及其处理信息的方法 | |
CN113904970B (zh) | 一种半导体测试设备的传输系统及方法 | |
CN202395805U (zh) | 一种基于硬件提取1588时间戳的lxi接口电路 | |
US6542952B1 (en) | PCI computer system having a transition module and method of operation | |
TW202306365A (zh) | 用於互連協定的訊框接收的資料處理的方法以及儲存裝置 | |
CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 310052 Binjiang District Changhe Road, Zhejiang, China, No. 466, No. Patentee after: Xinhua three Technology Co., Ltd. Address before: 310053 Hangzhou hi tech Industrial Development Zone, Zhejiang province science and Technology Industrial Park, No. 310 and No. six road, HUAWEI, Hangzhou production base Patentee before: Huasan Communication Technology Co., Ltd. |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090218 Termination date: 20200314 |