CN100459105C

CN100459105C - Cmos图像传感器表面介质层制造方法

Info

Publication number: CN100459105C
Application number: CNB2006100300162A
Authority: CN
Inventors: 蔡巧明; 卢普生; 杨建平; 霍介光
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2006-08-11
Filing date: 2006-08-11
Publication date: 2009-02-04
Anticipated expiration: 2026-08-11
Also published as: CN101123221A

Abstract

一种互补金属氧化物半导体图像传感器表面介质层制造方法，包括：将衬底有源区分为感光区和非感光区；在有源区表面形成第一介质层；在第一介质层上形成图案化的光致抗蚀剂层；刻蚀非感光区表面第一介质层；在有源区表面形成第二介质层。

Description

CMOS图像传感器表面介质层制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种CMOS图像传感器表面介质层制造方法。

背景技术

目前，电荷耦合器件(charge coupled device，CCD)是主要的实用化固态图像传感器件，它具有读取噪声低、动态范围大、响应灵敏度高等优点。但其同时具有难以与主流的互补金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor，CMOS)技术集成于同一芯片之中的缺点，即以CCD为基础的图像传感器难以实现单片一体化。而CMOS图像传感器(CMOSImage sensor，CIS)由于采用了相同的CMOS技术，可以将像素阵列与外围支持电路集成在同一块芯片上。与CCD相比，CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低等优点。

暗电流(Dark Current)是CIS工艺面临的难题之一。暗电流起因于热激发产生的电子-空穴对。对于半导体器件来说，只要其温度不是开氏绝对零度，器件内部的电子-空穴对就将处于产生、迁移和湮灭的动态平衡中。温度越高，电子-空穴对产生和迁移的速率就越快，暗电流越大。通常认为，暗电流是在没有入射光时光电二极管所释放的电流量，理想的影像感应器其暗电流应该是零，但是，实际状况是每个像素中的光电二极管同时又充当了电容，当电容器慢慢地释放电荷时，即使没有入射光，暗电流的电压也会与低亮度入射光的输出电压相当。因此，在这些时候我们还是能从显示器上看到部分“影像”，大部分情况下这都是因为从暗电流中所累积的电荷释放造成的。由此，如何优化光电二极管制作工艺以减小CIS的暗电流成为本领域技术人员面临的首要问题。

公开号为“2002/0024067”的美国专利申请中提供了一种减小暗电流的CIS制造方法，此方法采用普遍的光刻掩膜及离子注入工艺进行实际CIS生产，通过形成隔离式感光区以阻碍CIS内暗电流的产生。图1A～1E为现有技术中具有隔离式感光区的CIS结构剖视图，如图所示，所述CIS制造方法包括：

首先，如图1A所示，在P型衬底10上形成隔离区20；

随后，如图1B所示，刻蚀衬底获得隔离槽30，此隔离槽位于感光区与隔离区边界处且此隔离槽包围感光区；

然后，如图1C所示，在暴露的衬底及隔离槽表面形成P型掺杂区40；

继而，如图1D所示，在隔离槽内充满绝缘介质50；

最后，如图1E所示，在感光区内形成N型掺杂区60，且N型掺杂区深度小于隔离槽深度；此P型掺杂区40、N型掺杂区60及感光区内P型衬底10构成光电二极管。

此方法通过在光电二极管与隔离区间制作隔离槽，并在槽内充满绝缘介质，同时在光电二极管与两相对隔离槽壁表面间形成反型结构，以保证光电二极管之间的隔离，达到阻碍光电二极管间电流的释放，进而减小CIS的暗电流的目的。

但是，此方法只是在形成光电二极管后，通过阻碍光电二极管间电流的释放，达到减小CIS的暗电流的目的，并未考虑到在光电二极管形成过程中由于离子注入等工艺对CIS暗电流的影响。实际生产发现，利用此方法制作的CIS仍存在较明显的暗电流，通常将此暗电流的产生原因归结于CIS制造过程中采用的离子注入工艺造成CIS感光区表面损伤，即光电二极管表面损伤，此损伤影响了CIS感光区晶体结构，继而影响了感光区内电子-空穴对产生和迁移的速率，从而增加了CIS的暗电流。由此，急需一种可减少感光区表面损伤的CIS制造方法。

发明内容

本发明提供了一种CIS表面介质层制造方法，具有此表面介质层的CIS具有较小的暗电流。

本发明提供的一种互补金属氧化物半导体图像传感器表面介质层制造方法，包括：

将衬底有源区分为感光区和非感光区；

在有源区表面形成第一介质层；

在第一介质层上形成图案化的光致抗蚀剂层；

刻蚀非感光区表面第一介质层；

去除光致抗蚀剂层；

在有源区表面形成第二介质层。

所述第一介质层通过氧化生长或化学气相沉积获得；所述第一介质层材料为二氧化硅(SiO₂)、氮氧化硅(SiON)中的一种或其组合；所述第一介质层厚度值为5nm～40nm；所述第二介质层通过氧化生长或化学气相沉积获得；所述第二介质层材料为二氧化硅(SiO₂)、氮氧化硅(SiON)中的一种或其组合；所述第二介质层厚度值为5nm～20nm。

将衬底有源区分为感光区和非感光区；

在有源区表面形成介质层；

在介质层上形成图案化的光致抗蚀剂层；

刻蚀非感光区表面部分介质层；

去除光致抗蚀剂层。

所述介质层通过氧化生长或化学气相沉积获得；所述介质层材料为二氧化硅(SiO₂)、氮氧化硅(SiON)中的一种或其组合；刻蚀后，所述感光区表面介质层与非感光区表面介质层具有厚度差值为5nm～40nm。

与现有技术相比，本发明具有以下优点：

1.通过划分感光区及非感光区，继而对感光区及非感光区沉积不同厚度的表面介质层，使得感光区表面介质层厚度高于非感光区表面介质层厚度，较厚的感光区表面介质层减少了造成感光区表面损伤的可能性，进而减小了CIS内暗电流的产生。

2.本发明方法中，为形成较厚的感光区表面介质层而增加的热处理步骤，在离子注入之前进行，即在器件形成之前完成为减少CIS暗电流而增加的热处理步骤，可保证此热处理步骤不会对CMOS器件性能造成影响。

附图说明

图1A～1E为现有技术中具有隔离式感光区的CIS结构剖视图；

图2A～2E为说明本发明方法第一实施例的CIS表面介质层制造流程示意图；

图3A～3D为说明本发明方法第二实施例的CIS表面介质层制造流程示意图；

其中：相同结构用同一标号表示；

10：衬底； 11：衬底有源区；

12：非感光区； 13：感光区；

20：隔离区； 30：隔离槽；

40：P型掺杂区； 50：绝缘介质；

60：N型掺杂区； 70：第一介质层；

80：第二介质层； 90：光致抗蚀剂层。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

采用本发明方法，形成CIS表面介质层的流程为：首先，将衬底有源区分为感光区和非感光区；然后，在衬底表面形成具有一定厚度值的介质层；最后，利用沉积法或反刻法处理所述介质层，形成感光区表面介质层厚度高于非感光区表面介质层厚度的介质层。

图2A～2E为说明本发明方法第一实施例的CIS表面介质层制造流程示意图，如图所示，作为本发明方法的实施例，形成CIS表面介质层的具体步骤为：

首先，如图2A所示，将衬底有源区11分为非感光区12和感光区13。

所述分区的具体方式根据产品要求确定；所述感光区用以制作CIS内感光器件，如光电二极管等。

图2A所示的分区方式为便于继续后续步骤说明而作出的特殊选择，不应作为对本发明方法实施范围的限定。

然后，如图2B所示，在衬底有源区11表面形成第一介质层70，所述第一介质层覆盖非感光区12和感光区13。

所述第一介质层70的厚度根据产品要求及工艺条件确定；作为本发明方法的实施例，所述第一介质层70厚度值为5nm～40nm。

所述第一介质层材料为二氧化硅(SiO₂)、氮氧化硅(SiON)等；所述第一介质层通过化学气相沉积法或氧化生长法获得；所述氧化生长法为利用反应气体与衬底表面材料发生化学反应形成表面介质层；所述反应气体包括氧气(O₂)、氮气(N₂)中的一种或其组合；所述组合包括上述气体的组合及其与缓冲气体的组合，所述缓冲气体包括氩气(Ar)、氦气(He)等。

再后，如图2C所示，在衬底有源区11表面形成图案化的光致抗蚀剂层90，以其为掩膜去除非感光区12表面第一介质层。

随后，如图2D所示，刻蚀非感光区表面第一介质层70，并去除光致抗蚀剂层。

所述刻蚀方法可选用等离子体刻蚀法；刻蚀后，非感光区表面第一介质层厚度值为零或接近于零的任意厚度值；作为本发明方法的实施例，选择刻蚀后所述厚度值为零的非感光区表面第一介质层为例，继续后续步骤的说明。

诚然，所述非感光区表面第一介质层厚度值的选择为便于继续后续步骤说明而作出的特殊选择，不应作为对本发明方法实施范围的限定，本领域技术人员对此作出的合理的改变不影响本发明方法的实施，且应包含在本发明的保护范围内。

最后，如图2E所示，在衬底有源区11表面形成第二介质层80，所述第二介质层覆盖非感光区12和感光区13。

所述第二介质层80厚度根据产品要求及工艺条件确定；作为本发明方法的实施例，所述第二介质层80厚度值为5nm～20nm。所述第二介质层材料为二氧化硅(SiO₂)、氮氧化硅(SiON)等；所述第二介质层利用氧化生长或化学气相沉积法获得。

所述感光区13表面介质层厚度值为第一介质层70厚度值与第二介质层80厚度值之和；所述非感光区12表面介质层厚度值为第二介质层80厚度值。

诚然，所述第一介质层材料与第二介质层材料相同或不同时，均不影响本发明方法的实施，可共同作为本发明方法的第一实施例。

图3A～3D为说明本发明方法第二实施例的CIS表面介质层制造流程示意图，如图所示，作为本发明方法的实施例，形成CIS表面介质层的具体步骤为：

首先，如图3A所示，将衬底有源区11分为非感光区12和感光区13。

所述分区的具体方式根据产品要求确定；所述感光区用以制作CIS内感光器件，如光电二极管。

图3A所示的分区方式为便于继续后续步骤说明而作出的特殊选择，不应作为对本发明方法实施范围的限定。

然后，如图3B所示，在衬底有源区11表面形成第一介质层70，所述第一介质层覆盖所述非感光区12和感光区13。

所述第一介质层70厚度根据产品要求及工艺条件确定。所述第一介质层70厚度值为所需感光区表面第一介质层厚度值。

所述第一介质层材料为二氧化硅(SiO₂)、氮氧化硅(SiON)等；所述第一介质层通过化学气相沉积法或氧化生长法获得；所述氧化生长法为利用反应气体与衬底表面材料发生化学反应形成表面第一介质层；所述反应气体包括氧气(O₂)、氮气(N₂)中的一种或其组合；所述组合包括上述气体的组合及其与缓冲气体的组合，所述缓冲气体包括氩气(Ar)、氦气(He)等。

然后，如图3C所示，在衬底有源区表面形成图案化的光致抗蚀剂层90，以其为掩膜去除非感光区表面部分第一介质层。

最后，如图3D所示，刻蚀非感光区表面第一介质层，使得非感光区表面第一介质层厚度小于感光区表面第一介质层厚度，并去除光致抗蚀剂层。

所述非感光区表面第一介质层厚度根据产品要求及工艺条件确定；作为本发明方法的实施例，所述第二厚度值为5nm～20nm。所述感光区表面第一介质层厚度与非感光区表面第一介质层厚度的差值为5nm～40nm。

采用本发明方法，通过划分感光区及非感光区，继而对感光区及非感光区沉积不同厚度的表面介质层，使得感光区表面介质层厚度高于非感光区表面介质层厚度，较厚的感光区表面介质层减少了造成感光区表面损伤的可能性，进而减小了CIS内暗电流的产生；本发明方法中，为形成较厚的感光区表面介质层而增加的热处理步骤，在离子注入之前进行，即在器件形成之前完成为减少CIS暗电流而增加的热处理步骤，可保证此热处理步骤不会对CMOS器件性能造成影响。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种互补金属氧化物半导体图像传感器表面介质层制造方法，其特征在于，在执行离子注入操作之前，包括：

将衬底有源区分为感光区和非感光区；

在有源区表面形成第一介质层；

在第一介质层上形成图案化的光致抗蚀剂层；

刻蚀非感光区表面第一介质层；

去除光致抗蚀剂层；

在有源区表面形成第二介质层。

2.根据权利要求1所述的方法，其特征在于：所述第一介质层通过氧化生长或化学气相沉积获得。

3.根据权利要求2所述的方法，其特征在于：所述第一介质层材料为二氧化硅、氮氧化硅中的一种或其组合。

4.根据权利要求3所述的方法，其特征在于：所述第一介质层厚度值为5nm～40nm。

5.根据权利要求1所述的方法，其特征在于：所述第二介质层通过氧化生长或化学气相沉积获得。

6.根据权利要求5所述的方法，其特征在于：所述第二介质层材料为二氧化硅、氮氧化硅中的一种或其组合。

7.根据权利要求6所述的方法，其特征在于：所述第二介质层厚度值为5nm～20nm。

8.一种互补金属氧化物半导体图像传感器表面介质层制造方法，其特征在于，在执行离子注入操作之前，包括：

将衬底有源区分为感光区和非感光区；

在有源区表面形成介质层；

在介质层上形成图案化的光致抗蚀剂层；

刻蚀非感光区表面部分介质层；

去除光致抗蚀剂层。

9.根据权利要求8所述的方法，其特征在于：所述介质层通过氧化生长或化学气相沉积获得。

10.根据权利要求9所述的方法，其特征在于：所述介质层材料为二氧化硅、氮氧化硅中的一种或其组合。

11.根据权利要求8所述的方法，其特征在于：刻蚀后，所述感光区表面介质层与非感光区表面介质层具有厚度差值为5nm～40nm。