CN109244088B - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN109244088B CN109244088B CN201710556820.2A CN201710556820A CN109244088B CN 109244088 B CN109244088 B CN 109244088B CN 201710556820 A CN201710556820 A CN 201710556820A CN 109244088 B CN109244088 B CN 109244088B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- gate dielectric
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000002360 preparation method Methods 0.000 title description 7
- 238000002955 isolation Methods 0.000 claims abstract description 135
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 65
- 125000006850 spacer group Chemical group 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims description 74
- 239000000463 material Substances 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 22
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 10
- 229910052799 carbon Inorganic materials 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 238000002513 implantation Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- -1 fluorocarbon compound Chemical class 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- CYHANSWJPNHHIE-UHFFFAOYSA-N [Si].[Ni].[Co] Chemical compound [Si].[Ni].[Co] CYHANSWJPNHHIE-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002059 diagnostic imaging Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种半导体器件及其制备方法、电子装置。所述方法包括：提供基底，在所述基底上形成有栅极介电层，在所述栅极介电层上形成有隔离层；在所述隔离层的侧壁上形成间隙壁并覆盖部分所述栅极介电层；在所述隔离层和所述栅极介电层上形成栅极结构。所述方法可以避免形成残留难以去除的问题，可以进一步提高半导体器件的性能和良率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制备方法、电子装置。
背景技术
在半导体技术领域中，图像传感器是一种能将光学图像转换成电信号的CMOS图像传感器。图像传感器大体上可以分为电荷耦合元件(CCD)和互补金属氧化物半导体图像传感器(CMOS Image Sensor，CIS)。CCD图像传感器的优点是对图像敏感度较高，噪声小，但是CCD图像传感器与其他器件的集成比较困难，而且CCD图像传感器的功耗较高。
相比之下，CMOS图像传感器由于具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点而逐渐取代CCD的地位。目前CMOS图像传感器被广泛应用于数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等领域之中。
在CMOS图像传感器制备过程中通常需要形成浅沟槽隔离结构，为了提高CMOS图像传感器的性能，目前使用隔离氧化物层和有源列传感器掺杂离子注入(Active ColumnSensor Implant，ACS IMP)来代替所述浅沟槽隔离结构。然而这样会使CMOS器件的性能降低，同时也会对后续的离子注入造成影响。
因此，现有技术中存在各种弊端，上述弊端成为亟需解决的问题，以进一步提高器件的性能和良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供基底，在所述基底上形成有栅极介电层，在所述栅极介电层上形成有隔离层；
在所述隔离层的侧壁上形成间隙壁并覆盖部分所述栅极介电层；
在所述隔离层和所述栅极介电层上形成栅极结构。
可选地，所述栅极介电层包括第一栅极介电层和第二栅极介电层，其中，所述第一栅极介电层位于所述隔离层和所述间隙壁下方的所述基底上，所述第二栅极介电层位于所述隔离层和所述间隙壁外侧的所述基底上。
可选地，形成所述栅极介电层的方法包括：
提供基底，在所述基底上形成有第一栅极介电层，在所述第一栅极介电层上形成有所述隔离层；
在所述隔离层的侧壁上形成间隙壁并覆盖部分所述第一栅极介电层；
去除未被所述隔离层和所述间隙壁覆盖的所述第一栅极介电层，以露出所述基底；
在露出的所述基底上形成所述第二栅极介电层；
所述隔离层和所述第二栅极介电层上形成所述栅极结构。
可选地，所述第一栅极介电层和所述第二栅极介电层的材料相同。
可选地，所述栅极结构至少部分地覆盖所述隔离层顶部并延伸至所述基底上的所述栅极介电层上。
可选地，形成所述栅极结构的方法包括：
在所述隔离层、所述间隙壁和所述栅极介电层上形成栅极材料层，以覆盖所述隔离层和所述栅极介电层；
图案化所述栅极材料层，以形成所述栅极结构。
可选地，所述栅极材料层包括多晶硅。
可选地，在形成所述间隙壁之前，所述方法还包括：
提供基底，所述基底包括像素区，在所述像素区中形成有位于所述隔离层下方的第一离子注入区；
在所述基底上形成所述栅极介电层；
在所述栅极介电层上形成具有开口的掩膜层，其中所述开口对准所述第一离子注入区。
可选地，在形成所述间隙壁之前，在形成所述掩膜层之后，所述方法还包括：
在所述掩膜层和所述栅极介电层上形成第一隔离层；
在所述第一离子注入区的下方形成第二离子注入区；
在所述第一隔离层上形成第二隔离层并完全填充所述开口；
执行平坦化至所述掩膜层，以形成所述隔离层；
去除所述掩膜层。
可选地，所述掩膜层包括SIN层。
可选地，使用湿法蚀刻去除所述掩膜层。
本发明还提供了一种半导体器件，所述半导体器件包括：
基底；
位于所述基底上的栅极介电层；
隔离层，位于部分所述栅极介电层上；
间隙壁，位于所述隔离层的侧壁上并覆盖部分所述栅极介电层；
栅极结构，位于所述隔离层和所述栅极介电层上。
可选地，所述栅极结构至少部分地覆盖所述隔离层顶部并延伸至所述基底上的所述栅极介电层上。
可选地，所述基底包括像素区，所述半导体器件还包括：
第一离子注入区，位于所述像素区中，所述隔离层位于所述第一离子注入区上。
可选地，所述基底包括像素区，所述半导体器件还包括：第二离子注入区，所述第一离子注入区位于所述第二离子注入区上。
可选地，所述栅极介电层包括位于所述基底上的第一栅极介电层和第二栅极介电层，其中，所述第一栅极介电层位于所述隔离层和所述间隙壁下方的基底上，所述第二栅极介电层位于所述隔离层和所述间隙壁外侧的基底上。
可选地，所述第一栅极介电层和所述第二栅极介电层的材料相同。
可选地，所述半导体器件包括CMOS图像传感器，所述传感器包括所述栅极介电层、所述隔离层、所述间隙壁和所述栅极结构。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
综上所述，本发明在形成隔离层之后在形成所述栅极结构之前，为了避免在形成栅极结构的过程中会在所述隔离层的侧壁上形成残留，预先在所述隔离层的侧壁上形成间隙壁，以作为阻挡层，可以防止在形成栅极结构的过程中在隔离层上形成残留，所述方法可以避免残留难以去除的问题，可以进一步提高半导体器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明实施例的半导体器件的制备工艺流程图；
图2A-2H示出了本发明一实施例所述半导体器件器件的制备方法实施所获得结构的剖面示意图；
图3示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
目前所述半导体器件的制备方法包括以下步骤：提供基底，在所述基底上形成有介电层，在所述介电层上形成有若干相互间隔的隔离层；在所述隔离层上和所述介电层上形成栅极材料层，以覆盖所述隔离层上和所述介电层；图案化所述栅极材料层，以形成所述栅极结构。
在所述制备方法中先形成隔离层再形成栅极材料层并图案化，由此带来的问题是在形成栅极材料层并图案化的过程中会在所述隔离层的侧壁上形成栅极材料间隙壁的残留，例如多晶硅的残留，而且所述残留不易去除，为了完全去除所述栅极材料层的残留就必须过蚀刻，但是所述过蚀刻会对所述介电层造成影响，使半导体器件的性能和良率降低。
为了解决上述矛盾，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供基底，在所述基底上形成有栅极介电层，在所述栅极介电层上形成有隔离层；
在所述隔离层的侧壁上形成间隙壁并覆盖部分所述栅极介电层；
在所述隔离层和所述栅极介电层上形成栅极结构。
本发明还提供了半导体器件，所述半导体器件包括：
基底；
位于所述基底上的栅极介电层；
隔离层，位于部分所述栅极介电层上；
间隙壁，位于所述隔离层的侧壁上并覆盖部分所述栅极介电层；
栅极结构，位于所述隔离层和所述栅极介电层上。
本发明在形成隔离层之后在形成所述栅极结构之前，为了避免在形成栅极结构的过程中会在所述隔离层的侧壁上形成残留，预先在所述隔离层的侧壁上形成间隙壁，以作为阻挡层，可以防止在形成栅极结构的过程中在隔离层上形成残留，所述方法可以避免形成残留难以去除的问题，可以进一步提高半导体器件的性能和良率。
实施例一
下面参考附图对本发明的半导体器件的制备方法做详细描述，图1示出了本发明所述半导体器件的制备工艺流程图；图2A-2H示出了本发明一实施例所述半导体器件器件的制备方法实施所获得结构的剖面示意图。
本发明提供一种半导体器件的制备方法，如图1所示，所述半导体器件的制备方法包括：
步骤S1：提供基底，在所述基底上形成有栅极介电层，在所述栅极介电层上形成有隔离层；
步骤S2：在所述隔离层的侧壁上形成间隙壁并覆盖部分所述栅极介电层；
步骤S3：在所述隔离层和所述栅极介电层上形成栅极结构。
下面结合附图对所述半导体器件的制备方法作进一步的说明。
需要说明的是本发明所述半导体器件的制备方法可以应用于各种功能器件的制备工艺中并不局限于某一种，而在本申请中则以CMOS图像传感器(CIS)为例，进行说明。
其中，CMOS图像传感器的像素区可以包括用于接收光的多个光电二极管以及用于控制输入视频信号的多个晶体管。按照晶体管的数目，CMOS图像传感器可以分为3T型、4T型等。3T型CMOS图像传感器可以包括一个光电二极管和三个晶体管，而4T型CMOS图像传感器可以包括一个光电二极管和四个晶体管。
其中所述4T型CIS包括：光电二极管区PD、传输晶体管Tx、复位晶体管RST、源跟随晶体管SF和行选通晶体管SEL。其中，浮置扩散区FD可以从光电二极管PD接收电子，然后将电子转换为电压。
所述CMOS图像传感器包括在半导体衬底和/或位于半导体衬底上方的外延层，所述衬底或外延层可以分为有源区和器件隔离区，所述有源区中包括光电二极管区(PD)、浮置扩散区(FD)以及传输晶体管(Tx)区，所述外延层上具有栅极结构。
工作时，所述光电二极管PD可以感测入射光，然后根据光强的变化产生电荷，传输晶体管Tx将PD产生的电荷转移到浮置扩散区FD，源跟随晶体管SF将电荷转换为电压信号。在转移之前，浮置扩散区FD将电子从光电二极管PD传输到复位晶体管RST以使其导通，由此，浮置扩散区FD可设定为在预定电平下具有低电荷状态。复位RST可以释放存储在浮置扩散区FD中的电荷，用于进行信号检测，而源跟随晶体管SF可充当源跟随器，用于将电荷转换为电信号。
在上述所述的CMOS图像传感器中，如果将所述光电二极管产生的电荷转移到浮置扩散区FD，则复位晶体管RST导通，电荷被传送到源跟随晶体管SF，然后转换为电信号，浮置扩散区则起到了电容的作用，此外，浮置扩散区由源/漏掺杂(N+)与外延层(P)形成结电容，所述结电容主要通过掺杂浓度来控制电容量。
需要说明的是，上述CIS的结构以及工作方式均是示例性的，并不局限于上述说明，所述CIS还可以是各种变型或者改进后的CIS，在此不做限定，其中在下述的描述中不再对CIS的结构做进一步的说明，仅针对本发明的改进点做详细的说明，即下面主要对CIS中的隔离结构以及栅极结构做进一步详细的说明。
首先，执行步骤一，提供基底201，在所述基底上形成有第一栅极介电层202，在所述第一栅极介电层上形成有若干相互间隔的隔离层。
具体地，如图2A所示，所述基底201可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
可选地，其中，所述基底包括像素区。
在常规的器件中所述隔离结构通常选用浅沟槽隔离(STI)结构，而在本申请中则选用离子注入区和隔离层来代替所述浅沟槽隔离(STI)结构。
具体地，在所述像素区中形成有第一离子注入区10。其中，所述第一离子注入区10为有源列传感器掺杂离子注入(Active Column Sensor Implant，ACS IMP)。
其中，所述形成所述第一离子注入区10的方法包括在所述基底上形成图案化的掩膜层，以露出需要形成所述第一离子注入区10的区域；
然后以所述掩膜层为掩膜执行离子注入，以形成所述第一离子注入区10。
其中，所述第一离子注入区10从所述基底的表面延伸至第一深度。
其中，所述第一离子注入区10的离子注入类型可以根据需要进行选择，并不局限于某一种。
可选地，在该步骤中所述注入的离子能量为1kev-10kev，注入的离子剂量为5×1014-5×1016原子/cm2。
可选地，形成所述隔离层的方法包括：
步骤1：在所述基底上形成所述第一栅极介电层；
步骤2：在所述第一栅极介电层上形成具有开口的掩膜层，以露出所述第一离子注入区；
步骤3：在所述掩膜层和所述第一栅极介电层上形成第一隔离层；
步骤4：在所述第一离子注入区的下方形成第二离子注入区；
步骤5：在所述第一隔离层上形成第二隔离层并完全填充所述开口；
步骤6：执行平坦化步骤至所述掩膜层，以形成所述隔离层；
步骤7：去除所述掩膜层。
其中，在所述步骤1中，在所述基底上形成第一栅极介电层202，其中，所述第一栅极介电层202可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
在该实施例中所述第一栅极介电层202选用氧化物层。
所述第一栅极介电层202的沉积可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
在所述步骤2中所述掩膜层可以包括依次堆叠的SIN层203和204，在所述堆叠的SIN层203和204中形成有开口，以露出所述第一离子注入区10。
其中，所述第一离子注入区10可以在形成图案化的掩膜层之前形成。
作为替代方式，所述第一离子注入区10还可以在形成所述开口之后，以所述掩膜层为掩膜执行离子注入，进而在露出的基底中形成所述第一离子注入区10。
其中在所述掩膜层中形成所述开口的方法可以选用常规的图案化方法，例如先形成光刻胶层205，然后进行光刻，并以所述光刻胶层为掩膜蚀刻所述掩膜层，进而形成所述开口。
在所述步骤3中，如图2B所示，形成所述第一隔离层2061，所述第一隔离层2061可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
在该实施例中所述第一隔离层2061选用氧化物层。
所述第一隔离层2061的沉积可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
在所述步骤4中，如图2B所示，执行第二离子注入步骤，进而形成第二离子注入区20。
其中，所述第二离子注入区20从所述基底的表面延伸至第二深度。所述第二深度大于所述第一深度以使所述第二离子注入区20位于所述第一离子注入区10的下方。
可选地，所述第一离子注入区10和所述第二离子注入区20相互连接，即所述第一离子注入区10的底部表面与所述第二离子注入区20的顶部表面相连接。
其中，所述第二离子注入区20的离子注入类型可以根据需要进行选择，并不局限于某一种。
可选地，在该步骤中所述离子注入能量大于所述第一离子注入区的离子注入能量，在该步骤中所述注入的离子能量为10kev-20kev，注入的离子剂量为5×1014-5×1016原子/cm2。
在所述步骤5中，如图2C所示，形成所述第二隔离层2062，所述第二隔离层2062可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
在该实施例中所述第二隔离层2062选用氧化物层。
所述第二隔离层2062的沉积可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
其中，在沉积完所述第二隔离层2062之后所述第二隔离层2062的最低的地方仍高于所述掩膜层的顶部，以完全填充所述开口。
在所述步骤6中，如图2D所示，在该步骤中平坦化所述第二隔离层2062至所述掩膜层的表面。
所述平坦化非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
在所述步骤7中，选用湿法去除所述掩膜层，以露出所述隔离层206。
其中，所述湿法蚀刻可以选用与所述第一栅极介电层和所述隔离层具有较大蚀刻选择比的蚀刻液。
执行步骤二，在所述隔离层的侧壁上形成间隙壁207。
具体地，如图2F所示，形成间隙壁，可以使用氮化硅、碳化硅、氮氧化硅或其组合的材料。
在该实施例中，所述间隙壁选用SiN层。
具体地，可以在第一栅极介电层和所述隔离层上形成SiN层，然后蚀刻去除所述第一栅极介电层表面以及所述隔离层顶部的所述SiN层，仅保留隔离层侧壁上的所述SiN层，以形成所述间隙壁。
其中，所述间隙壁作为阻挡层，可以防止在形成栅极结构的过程中在隔离层上形成残留，所述方法可以避免形成残留难以去除的问题，可以进一步提高半导体器件的性能和良率。
执行步骤三，去除所述基底上的所述第一栅极介电层，以露出所述基底。
具体地，如图2G所示，在该步骤中选用稀释的氢氟酸(DHF)去除所述第一栅极介电层，其中，所述稀释的氢氟酸中水与氢氟酸的体积比为50:1～1000:1。
例如所述稀释的氢氟酸中水与氢氟酸的体积比为50:1～800:1；或者所述稀释的氢氟酸中水与氢氟酸的体积比为40:1～700:1；或者所述稀释的氢氟酸中水与氢氟酸的体积比为30:1～500:1，或者所述稀释的氢氟酸中水与氢氟酸的体积比为20:1～300:1。
或者选用硅钴镍制程去除所述第一栅极介电层。
执行步骤四，在露出的所述基底上形成第二栅极介电层；在所述隔离层上和所述第二栅极介电层上形成栅极结构。
具体地，如图2H所示，之前沉积的第一栅极介电层在上述各个工艺步骤中会造成等离子体损失等，因此需要去除，然后沉积第二栅极介电层208。
所述第二栅极介电层208可以是氧化硅(SiO2)或氮氧化硅(SiON)。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅材质的栅极介质层。
然后沉积栅极材料层，包含半导体材料的多层结构，例如硅、锗、金属或其组合。对所述栅极介质层以及栅极材料层进行蚀刻形成栅极结构209。
具体地，所述栅极材料层包含但不限于硅、多晶硅、掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1×1018到大约1×1022个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。
所述多晶硅栅极材料的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350mTorr，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
图案化所述栅极材料层，以形成栅极结构。
具体地，在本发明的实施例中，首先在所述栅极材料层上形成图案化的光刻胶层，所述光刻胶层定义了所述栅极结构的形状以及关键尺寸，以所述光刻胶层为掩膜蚀刻所述栅极材料层，将图案转移至所述栅极材料层中，然后去除所述光刻胶层，形成栅极结构，所述光刻胶层的去除方法可以选用氧化灰化法，还可以选用本领域中常用的其他方法，在此不再赘述。
其中，所述栅极结构至少部分地覆盖所述隔离层顶部并延伸至所述基底上的所述栅极介电层上。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
综上所述，本发明在形成隔离层之后在形成所述栅极结构之前，为了避免在形成栅极结构的过程中会在所述隔离层的侧壁上形成残留，预先在所述隔离层的侧壁上形成间隙壁，以作为阻挡层，可以防止在形成栅极结构的过程中在隔离层上形成残留，所述方法可以避免形成残留难以去除的问题，可以进一步提高半导体器件的性能和良率。
实施例二
本发明还提供了一种半导体器件，如图2H所示，所述半导体器件包括：
基底201；
位于所述基底上的栅极介电层；
隔离层206，位于部分所述栅极介电层上；
间隙壁207，位于所述隔离层的侧壁上并覆盖部分所述栅极介电层；
栅极结构209，位于所述隔离层和所述栅极介电层上。
所述基底201可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
可选地，其中，所述基底包括像素区。
在常规的器件中所述隔离结构通常选用浅沟槽隔离(STI)结构，而在本申请中则选用离子注入区和隔离层来代替所述浅沟槽隔离(STI)结构。
具体地，在所述像素区中形成有第一离子注入区10。其中，所述第一离子注入区10为有源列传感器掺杂离子注入(Active Column Sensor Implant，ACS IMP)。
其中，所述第一离子注入区10从所述基底的表面延伸至第一深度。
其中，所述第一离子注入区10的离子注入类型可以根据需要进行选择，并不局限于某一种。
可选地，在该步骤中所述注入的离子能量为1kev-10kev，注入的离子剂量为5×1014-5×1016原子/cm2。
所述隔离层206包括第一隔离层2061和第二隔离层2062。
所述第一隔离层2061可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
在该实施例中所述第一隔离层2061选用氧化物层。
所述第二隔离层2062可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
在该实施例中所述第二隔离层2062选用氧化物层。
在所述基底中还形成有第二离子注入区20。
其中，所述第二离子注入区20从所述基底的表面延伸至第二深度。所述第二深度大于所述第一深度以使所述第二离子注入区20位于所述第一离子注入区10的下方。
可选地，所述第一离子注入区10和所述第二离子注入区20相互连接，即所述第一离子注入区10的底部表面与所述第二离子注入区20的顶部表面相连接。
其中，所述第二离子注入区20的离子注入类型可以根据需要进行选择，并不局限于某一种。
可选地，在该步骤中所述离子注入能量大于所述第一离子注入区的离子注入能量，在该步骤中所述注入的离子能量为10kev-20kev，注入的离子剂量为5×1014-5×1016原子/cm2。
在所述隔离层的侧壁上形成由间隙壁207。
在该实施例中，所述间隙壁选用SiN层。
其中，所述间隙壁作为阻挡层，可以防止在形成栅极结构的过程中在隔离层上形成残留，所述方法可以避免形成残留难以去除的问题，可以进一步提高半导体器件的性能和良率。
其中，所述栅极介电层包括位于所述基底上的第一栅极介电层202和第二栅极介电层208，其中，所述第一栅极介电层位于所述隔离层和所述间隙壁下方的基底上，所述第二栅极介电层位于所述隔离层和所述间隙壁外侧的基底上。
所述栅极介电层可以是氧化硅(SiO2)或氮氧化硅(SiON)。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅材质的栅极介质层。
栅极结构209包含但不限于硅、多晶硅、掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1×1018到大约1×1022个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。
其中，所述栅极结构至少部分地覆盖所述隔离层顶部并延伸至所述基底上的所述栅极介电层上。
所述半导体器件由于采用了实施例一所述方法，因此具有上述方法中所有的优点。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体的中间产品，例如：具有该集成电路的手机主板等。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，所述半导体器件包括：基底；位于所述基底上的栅极介电层；隔离层，位于部分所述栅极介电层上；间隙壁，位于所述隔离层的侧壁上并覆盖部分所述栅极介电层；栅极结构，位于所述隔离层和所述栅极介电层上。
综上所述，本发明在形成隔离层之后在形成所述栅极结构之前，为了避免在形成栅极结构的过程中会在所述隔离层的侧壁上形成残留，预先在所述隔离层的侧壁上形成间隙壁，以作为阻挡层，可以防止在形成栅极结构的过程中在隔离层上形成残留，所述方法可以避免形成残留难以去除的问题，可以进一步提高半导体器件的性能和良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (15)
1.一种半导体器件的制备方法，其特征在于，所述制备方法包括：
提供基底，所述基底包括像素区，在所述像素区中形成有预定位于隔离层下方的第一离子注入区；
在所述基底上形成栅极介电层；
在所述栅极介电层上形成具有开口的掩膜层，其中所述开口对准所述第一离子注入区；
在所述掩膜层和所述栅极介电层上形成第一隔离层；
在所述第一离子注入区的下方形成第二离子注入区；
在所述第一隔离层上形成第二隔离层并完全填充所述开口；
执行平坦化至所述掩膜层，以形成所述隔离层；
湿法蚀刻去除所述掩膜层，以露出所述隔离层；
在所述隔离层的侧壁上形成间隙壁并覆盖部分所述栅极介电层；
在所述隔离层、所述间隙壁和所述栅极介电层上形成栅极结构，所述间隙壁作为阻挡层，以防止在形成所述栅极结构的过程中在所述隔离层上形成残留。
2.根据权利要求1所述的方法，其特征在于，所述栅极介电层包括第一栅极介电层和第二栅极介电层，其中，所述第一栅极介电层位于所述隔离层和所述间隙壁下方的所述基底上，所述第二栅极介电层位于所述隔离层和所述间隙壁外侧的所述基底上。
3.根据权利要求2所述的方法，其特征在于，形成所述栅极介电层的方法包括：
提供基底，在所述基底上形成有第一栅极介电层，在所述第一栅极介电层上形成有所述隔离层；
在所述隔离层的侧壁上形成间隙壁并覆盖部分所述第一栅极介电层；
去除未被所述隔离层和所述间隙壁覆盖的所述第一栅极介电层，以露出所述基底；
在露出的所述基底上形成所述第二栅极介电层；
所述隔离层和所述第二栅极介电层上形成所述栅极结构。
4.根据权利要求2所述的方法，其特征在于，所述第一栅极介电层和所述第二栅极介电层的材料相同。
5.根据权利要求1所述的方法，其特征在于，所述栅极结构至少部分地覆盖所述隔离层顶部并延伸至所述基底上的所述栅极介电层上。
6.根据权利要求1所述的方法，其特征在于，形成所述栅极结构的方法包括：
在所述隔离层、所述间隙壁和所述栅极介电层上形成栅极材料层，以覆盖所述隔离层和所述栅极介电层；
图案化所述栅极材料层，以形成所述栅极结构。
7.根据权利要求6所述的方法，其特征在于，所述栅极材料层包括多晶硅。
8.根据权利要求1所述的方法，其特征在于，所述掩膜层包括氮化硅层。
9.根据权利要求1所述的方法，其特征在于，使用湿法蚀刻去除所述掩膜层。
10.一种半导体器件，其特征在于，所述半导体器件包括：
基底，所述基底包括像素区；
第一离子注入区和第二离子注入区，位于所述像素区中，所述第一离子注入区位于所述第二离子注入区上，且所述第一离子注入区和所述第二离子注入区在所述像素区内组合成T型；
位于所述基底上的栅极介电层；
隔离层，位于所述第一离子注入区上的部分所述栅极介电层上；
间隙壁，位于所述隔离层的侧壁上并覆盖部分所述栅极介电层；
栅极结构，位于所述隔离层、所述间隙壁和所述栅极介电层上，所述间隙壁作为阻挡层，以防止在形成所述栅极结构的过程中在所述隔离层上形成残留。
11.根据权利要求10所述的半导体器件，其特征在于，所述栅极结构至少部分地覆盖所述隔离层顶部并延伸至所述基底上的所述栅极介电层上。
12.根据权利要求10所述的半导体器件，其特征在于，所述栅极介电层包括位于所述基底上的第一栅极介电层和第二栅极介电层，其中，所述第一栅极介电层位于所述隔离层和所述间隙壁下方的基底上，所述第二栅极介电层位于所述隔离层和所述间隙壁外侧的基底上。
13.根据权利要求12所述的半导体器件，其特征在于，所述第一栅极介电层和所述第二栅极介电层的材料相同。
14.根据权利要求10所述的半导体器件，其特征在于，所述半导体器件包括CMOS图像传感器，所述传感器包括所述栅极介电层、所述隔离层、所述间隙壁和所述栅极结构。
15.一种电子装置，其特征在于，所述电子装置包括权利要求12至14之一所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710556820.2A CN109244088B (zh) | 2017-07-10 | 2017-07-10 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710556820.2A CN109244088B (zh) | 2017-07-10 | 2017-07-10 | 一种半导体器件及其制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109244088A CN109244088A (zh) | 2019-01-18 |
| CN109244088B true CN109244088B (zh) | 2022-02-01 |
Family
ID=65083374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710556820.2A Active CN109244088B (zh) | 2017-07-10 | 2017-07-10 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109244088B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1979883A (zh) * | 2005-12-05 | 2007-06-13 | 索尼株式会社 | 固态成像器件 |
| CN106257650A (zh) * | 2015-06-19 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制备方法 |
| EP3122035A1 (fr) * | 2015-07-24 | 2017-01-25 | Pyxalis | Capteur d'image a pixels actifs avec fonctionnement en mode d'obturateur global, soustraction du bruit de reinitialisation et lecture non destructive |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101459079A (zh) * | 2007-12-13 | 2009-06-17 | 上海华虹Nec电子有限公司 | 晶体管源漏极形成方法及晶体管源漏极 |
-
2017
- 2017-07-10 CN CN201710556820.2A patent/CN109244088B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1979883A (zh) * | 2005-12-05 | 2007-06-13 | 索尼株式会社 | 固态成像器件 |
| CN106257650A (zh) * | 2015-06-19 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制备方法 |
| EP3122035A1 (fr) * | 2015-07-24 | 2017-01-25 | Pyxalis | Capteur d'image a pixels actifs avec fonctionnement en mode d'obturateur global, soustraction du bruit de reinitialisation et lecture non destructive |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109244088A (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9564463B2 (en) | Methods of fabricating image sensors having deep trenches including negative charge material | |
| TWI305929B (en) | Low dark current image sensors with epitaxial sic and/or carbonated channels for array transistors | |
| US7608870B2 (en) | Isolation trench geometry for image sensors | |
| US7521315B2 (en) | Method for fabricating image sensor capable of increasing photosensitivity | |
| US7544560B2 (en) | Image sensor and fabrication method thereof | |
| US9553119B2 (en) | Methods of forming an image sensor | |
| US9123612B2 (en) | Semiconductor structure and manufacturing method thereof | |
| US20170207270A1 (en) | Method of manufacturing a cmos image sensor | |
| US7964426B2 (en) | Solid-state image pickup device and manufacturing method thereof | |
| US9647022B2 (en) | Multi-layer structure for high aspect ratio etch | |
| JP2005347325A (ja) | 固体撮像素子及びその製造方法 | |
| US20080210995A1 (en) | Image sensor and method for fabricating the same | |
| US8124438B2 (en) | Method of fabricating CMOS image sensor | |
| CN107425018B (zh) | 一种半导体器件的制造方法 | |
| CN109244088B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| KR20040065328A (ko) | 트렌치를 선택적 성장된 실리콘으로 매립한 시모스이미지센서 및 그 제조방법 | |
| CN104282697B (zh) | 图像传感器的形成方法 | |
| CN117936556A (zh) | 一种图像传感器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |