CN100454215C - 计算机系统复位电路 - Google Patents
计算机系统复位电路 Download PDFInfo
- Publication number
- CN100454215C CN100454215C CNB2005101284444A CN200510128444A CN100454215C CN 100454215 C CN100454215 C CN 100454215C CN B2005101284444 A CNB2005101284444 A CN B2005101284444A CN 200510128444 A CN200510128444 A CN 200510128444A CN 100454215 C CN100454215 C CN 100454215C
- Authority
- CN
- China
- Prior art keywords
- reset
- computer system
- reset signal
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
一种计算机系统复位电路,其包括一电源、一用来产生一第一复位信号的复位信号产生电路及一控制电路,所述复位信号产生电路具有一第一输出端,用来输出第一复位信号,所述控制电路包括一第一晶体管、一第二晶体管及一第三晶体管,所述第一晶体管的基极连接所述第一复位信号,其发射极与集电极分别接地及所述电源;所述第二晶体管的集电极连接所述电源并输出一用来控制计算机系统复位的第二复位信号,其基极接所述第一晶体管的集电极;所述第三晶体管的基极接收一用于控制所述第二复位信号的控制信号,其集电极与发射极分别接所述第二晶体管的发射极及地。该计算机系统复位电路可避免因误操作而造成计算机系统的复位。
Description
【技术领域】
本发明涉及一种计算机系统复位电路。
【背景技术】
通常计算机系统会有一复位电路用来对计算机系统进行复位操作,常见的一种计算机系统复位电路是通过将一从高电位变成低电位的信号输出到计算机系统的复位信号接收端使计算机系统复位。
如图1所示,为现有一计算机系统复位电路,电源Vcc提供正电压,当复位按钮S′没有按下时,复位信号输出端A′始终为高电位,其连接于计算机系统的复位信号接收端,此时计算机系统正常运作,当按下复位按钮S′时,复位信号输出端A′将接地,即复位信号输出端A′转变为低电位,从而产生一从高电位变成低电位的信号并输出到计算机系统的复位信号接收端使计算机系统复位,图1中的电阻R′起到限流的作用,二极管D′与电容C′起到电路保护的作用。
但是,由于某些原因,很有可能会不小心按下复位按钮S′,误使计算机系统复位,从而造成对计算机系统操作的不便,严重的还会导致数据的丢失,如果在计算机系统对硬件或软件进行升级时不慎按下复位按钮S′,还有可能会导致整个计算机系统损毁。
【发明内容】
鉴于以上内容,有必要提供一种具有保护机制的计算机系统复位电路,用以避免因误操作而造成计算机系统的复位。
一种计算机系统复位电路,其包括一电源及一用来产生一第一复位信号的复位信号产生电路,所述复位信号产生电路具有一第一输出端,用来输出第一复位信号,所述计算机系统复位电路进一步包括一控制电路,所述控制电路包括一第一晶体管、一第二晶体管及一第三晶体管,所述第一晶体管的基极连接所述第一复位信号,其发射极与集电极分别接地及所述电源;所述第二晶体管的集电极连接所述电源并输出一用来控制计算机系统复位的第二复位信号,其基极接所述第一晶体管的集电极;所述第三晶体管的基极接收一用于控制所述第二复位信号的控制信号,其集电极与发射极分别接所述第二晶体管的发射极及地
将所述复位信号产生电路与所述控制电路进行连接后,通过对所述控制信号输入端电位状态的设定,即可有效控制计算机系统的复位,又可避免由于误操作而造成的计算机系统复位。
【附图说明】
下面参考附图结合具体实施方式对本发明作进一步的说明。
图1为现有的一种计算机系统复位电路的电路原理图。
图2为本发明计算机系统复位电路较佳实施方式的电路原理图。
【具体实施方式】
请参考图2,本发明计算机系统复位电路100用来对一计算机系统进行复位操作,其较佳实施方式包括一电源Vcc、一用来产生一第一复位信号的复位信号产生电路110及一控制电路120。所述复位信号产生电路110包括一电阻R、一二极管D、一电容C、一复位按钮S及一第一输出端M,所述第一输出端M用来输出第一复位信号。所述控制电路120具有一复位信号输入端N、一控制信号输入端E及一第二输出端A,所述第一复位信号输入到所述复位信号输入端N,所述控制信号输入端E用来提供一控制信号,所述第一复位信号与所述控制信号用来产生一第二复位信号,并经所述第二输出端A输出,所述第二复位信号用来控制计算机系统的复位。本实施方式中,所述控制电路120包括一第一晶体管Q1、一第二晶体管Q2及一第三晶体管Q3。
其中,所述电源Vcc提供正电压给所述复位信号产生电路110及所述控制电路120,所述二极管D的阴极与所述电源Vcc相连,阳极连接于所述电容C的一端,所述电容C的另一端接地;所述电阻R的一端与所述电源Vcc相连,另一端连接于所述复位按钮S的一端,所述复位按钮S的另一端接地;所述第一输出端M连接于所述二极管D的阳极,其还连接于所述电阻R和所述复位按钮S之间。
所述第一晶体管Q1的基极连接所述复位信号输入端N,其发射极与集电极分别接地及电源Vcc;所述第二晶体管Q2的集电极连接所述第二输出端并接所述电源Vcc,其基极接所述第一晶体管Q1的集电极;所述第三晶体管Q3的基极连接所述控制信号输入端E,其集电极与发射极分别接所述第二晶体管Q2的发射极及地。本实施方式中,所述第一晶体管Q1的集电极与所述电源Vcc间设有一第一电阻R1,所述第二晶体管Q2的集电极与所述电源Vcc间设有一第二电阻R2,所述第二晶体管Q2的基极与第一晶体管Q1的集电极间设有一第三电阻R3,所述第三晶体管Q3的基极与所述控制信号输入端E间设有一第四电阻R4。
工作时,所述第一输出端M输出的第一复位信号输入到所述复位信号输入端N,所述控制信号输入端E用来提供一控制信号(可将中央处理器过程输入/输出(Process Input Output,PIO)模式的一控制信号作为所述控制信号输入端E的控制信号,通过设定所述PIO模式的控制信号来改变所述控制信号输入端E的电位状态),所述第二输出端A连接于计算机系统的复位信号接收端,其输出的第二复位信号用来控制计算机系统的复位,当将所述控制信号输入端E设定为低电位时,则所述第三晶体管Q3将处于截止区,从而所述第二晶体管Q2也处于截止区,所述第二输出端A将始终为高电位,此时无论复位按钮S处于何种状态,也不会使计算机系统复位,保证了计算机系统的正常运作。
当将所述控制信号输入端E设定为高电位时,则所述第三晶体管Q3将处于饱和区,此时如果复位按钮S没有按下,即所述第一输出端输出的第一复位信号为高电位,所述第一晶体管Q1的基极将处于高电位,第一晶体管Q1将处于饱和区,从而导致所述第二晶体管Q2的基极为低电位,所述第二晶体管Q2将处于截止区,所述第二输出端A输出的第二复位信号将为高电位信号,此时计算机系统正常工作。当按下所述复位按钮S后,即所述第一输出端输出的第一复位信号为低电位,所述第一晶体管Q1的基极将处于低电位,所述第一晶体管Q1将处于截止区,所述第一晶体管Q1的集电极将处于高电位,所述第二晶体管Q2的基极也将处于高电位,又由于第三晶体管Q3处于饱和区,进而导致所述第二晶体管Q2处于饱和区,这样所述第二输出端A输出的第二复位信号将从高电位变成低电位信号,从而产生一从高电位变成低电位的信号并输出到计算机系统的复位信号接收端使计算机系统复位。
当不需要对计算机系统进行复位操作时,可将所述控制信号输入端E设定为低电位,并通过所述控制电路120的控制即可保证无论复位按钮S处于何种状态,所述第二输出端A输出的第二复位信号将始终为高电位,此时计算机系统不会复位。当需要对计算机系统进行复位操作时,将所述控制信号输入端E设定为高电位,并通过所述控制电路120的控制可使所述第一输出端M输出的第一复位信号与所述第二输出端A输出的第二复位信号相同,此时可通过按下所述复位按钮S使计算机系统复位。
Claims (9)
1.一种计算机系统复位电路,其包括一电源及一用来产生一第一复位信号的复位信号产生电路,所述复位信号产生电路具有一第一输出端,用来输出第一复位信号,其特征在于:所述计算机系统复位电路进一步包括一控制电路,所述控制电路包括一第一晶体管、一第二晶体管及一第三晶体管,所述第一晶体管的基极连接所述第一复位信号,其发射极与集电极分别接地及所述电源;所述第二晶体管的集电极连接所述电源并输出一用来控制计算机系统复位的第二复位信号,其基极接所述第一晶体管的集电极;所述第三晶体管的基极接收一用于控制所述第二复位信号的控制信号,其集电极与发射极分别接所述第二晶体管的发射极及地。
2.如权利要求1所述的计算机系统复位电路,其特征在于:所述第二复位信号为电压信号,当所述第二复位信号为高电位时,计算机系统不复位,当所述第二复位信号为低电位时,计算机系统复位。
3.如权利要求2所述的计算机系统复位电路,其特征在于:所述控制信号为一电压信号,当所述控制信号为低电位时,所述第二复位信号始终为高电位。
4.如权利要求3所述的计算机系统复位电路,其特征在于:所述复位信号产生电路产生第一复位信号为电压信号,当所述控制信号为高电位,且所述第一复位信号为高电位时,所述第二复位信号为高电位,计算机系统不复位。
5.如权利要求4所述的计算机系统复位电路,其特征在于:当所述控制信号为高电位,且所述第一复位信号为低电位时,所述第二复位信号为低电位,计算机系统复位。
6.如权利要求5所述的计算机系统复位电路,其特征在于:所述复位信号产生电路具有一复位按钮,当所述复位按钮未按下时,所述第一复位信号为高电位,当所述复位按钮被按下时,所述第一复位信号为低电位。
7.如权利要求6所述的计算机系统复位电路,其特征在于:所述复位信号产生电路还包括一电阻、一二极管及一电容;所述二极管的阴极与所述电源相连,阳极连接于所述电容的一端,所述电容的另一端接地;所述电阻的一端与所述电源相连,另一端连接于所述复位按钮的一端,所述复位按钮的另一端接地;所述第一输出端连接于所述二极管的阳极,其还连接于所述电阻和所述复位按钮之间。
8.如权利要求1所述的计算机系统复位电路,其特征在于:所述第一晶体管的集电极与所述电源间设有一第一电阻,所述第二晶体管的集电极与所述电源间设有一第二电阻。
9.如权利要求8所述的计算机系统复位电路,其特征在于:所述第二晶体管的基极与第一晶体管的集电极间设有一第三电阻,所述第三晶体管的基极与所述控制信号输入端间设有一第四电阻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101284444A CN100454215C (zh) | 2005-10-28 | 2005-12-03 | 计算机系统复位电路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200510100807.3 | 2005-10-28 | ||
CN200510100807 | 2005-10-28 | ||
CNB2005101284444A CN100454215C (zh) | 2005-10-28 | 2005-12-03 | 计算机系统复位电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1955882A CN1955882A (zh) | 2007-05-02 |
CN100454215C true CN100454215C (zh) | 2009-01-21 |
Family
ID=38063251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101284444A Expired - Fee Related CN100454215C (zh) | 2005-10-28 | 2005-12-03 | 计算机系统复位电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100454215C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8051282B2 (en) * | 2008-04-02 | 2011-11-01 | S.C. Johnson & Son, Inc. | Low voltage reset determination and operational flow modification for microprocessor-controlled devices |
CN103391076B (zh) * | 2013-07-05 | 2016-02-10 | 曙光信息产业股份有限公司 | 二次复位电路及复位方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5457660A (en) * | 1992-10-30 | 1995-10-10 | Motorola, Inc. | Reset signal generation circuit having a function for protecting write data |
CN1159859C (zh) * | 2000-12-19 | 2004-07-28 | 中兴通讯股份有限公司 | 复位总线及接口装置 |
CN2733830Y (zh) * | 2004-08-25 | 2005-10-12 | 英华达(上海)电子有限公司 | 可防止射频干扰的复位电路 |
-
2005
- 2005-12-03 CN CNB2005101284444A patent/CN100454215C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5457660A (en) * | 1992-10-30 | 1995-10-10 | Motorola, Inc. | Reset signal generation circuit having a function for protecting write data |
CN1159859C (zh) * | 2000-12-19 | 2004-07-28 | 中兴通讯股份有限公司 | 复位总线及接口装置 |
CN2733830Y (zh) * | 2004-08-25 | 2005-10-12 | 英华达(上海)电子有限公司 | 可防止射频干扰的复位电路 |
Also Published As
Publication number | Publication date |
---|---|
CN1955882A (zh) | 2007-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN202797874U (zh) | 一种过压保护电路及移动终端 | |
CN101576764B (zh) | Cmos数据清除电路 | |
CN103941597B (zh) | 电源控制电路及具有该电源控制电路的电子装置 | |
CN100530039C (zh) | 计算机系统重置装置 | |
CN101351007B (zh) | 一种实现一键式开关机的方法和装置 | |
CN102856933A (zh) | Usb充电电路 | |
CN104953992A (zh) | 一种复位电路及电子设备 | |
CN103823540A (zh) | 开机控制电路 | |
CN1959595A (zh) | 计算机系统复位电路 | |
CN101727159A (zh) | 供电控制电路 | |
CN103576816A (zh) | 开关机控制电路 | |
CN100454215C (zh) | 计算机系统复位电路 | |
US20120038412A1 (en) | Switch device | |
CN101488047B (zh) | 带开关机功能的键盘 | |
CN104714618A (zh) | 复位电路 | |
CN103713912A (zh) | 一种计算机自动开机电路 | |
CN201004620Y (zh) | 一种具有延时功能的互锁电路 | |
CN203537357U (zh) | 一种延时开关机简易电路 | |
US8253602B2 (en) | Keyboard with circuit for clearing CMOS data | |
CN101505381B (zh) | 电视开关机复位电路 | |
US20070096786A1 (en) | Reset circuit | |
CN210573747U (zh) | Cmos数据故障清除电路、系统及电脑主机 | |
CN110196625B (zh) | 一种usb复位电路 | |
CN204794936U (zh) | 一种复位电路及电子设备 | |
CN104063030A (zh) | 开机电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090121 Termination date: 20131203 |