CN100449740C - 降低半导体器件发热的散热方法、相应器件及其制造方法 - Google Patents

Abstract

本发明公开了一种芯片散热结构、带该结构的芯片和降低芯片发热的工艺方法，在芯片背部淀积金属扩散阻挡层；在金属扩散阻挡层背部淀积金属层；在芯片背部涂布光敏材料；对散热结构光刻和刻蚀，去除光敏材料并进行清洗。散热结构包括阻挡层和金属层，两层上下紧密连接，其中阻挡层附着于芯片背部。其有益效果是直接依靠半导体工艺生产制造，无须黏附处理，散热结构直接连接于芯片，这增加了散热的效能，而且将散热结构至于芯片背部，避免了由于表面封装带来的不利因素，大大提高了散热效率和节约了能源。

Description

降低半导体器件发热的散热方法、相应器件及其制造方法

技术领域

本发明涉及集成电路技术领域，特别涉及一种降低半导体器件发热的散热结构、工艺方法及带相应散热结构的芯片。

背景技术

今天生产的芯片是以半导体硅作为基本衬底的。纯净的硅材料具有很高的电阻数值，而在恰当的搀杂后，硅材料可以变成一种很好的半导体，它能够导电，但同时也可以控制导电的模式，随着尺寸的收缩，硅的晶体结构仍然能保持完整。根据半导体物理学的基本概念

${\mathrm{\φ}}_f=\±\frac{\mathrm{kT}}{q}\ln \left(\frac{N_b}{n_i}\right)---\left(1\right)$

其中φ_f是费米势；k玻氏常数；T温度；q电荷电量；N_b衬底浓度；n_i材料搀杂浓度。φ_f不仅是载流子浓度的函数，同时也与温度密切相关。当温度升高时，费米能级向禁带中央移动，即向不搀杂的本征费米能级靠近，当温度足够高的时候，搀杂的非本征硅会变成本征硅。当材料进入本征状态时，原先搀杂的材料在硅中形成的载流子会失去主导作用，因而器件会失去功能，即失效。所以器件应该避免在本征区域工作，也就是说要避免在高温时工作，这也就在机理上解释了降低器件温度的必要性，而且过高的工作温度会导致过高的能源损耗以及产品可靠性的降低。电子设备的可靠性是指在规定条件下和规定时间内，完成规定功能的能力。通俗地讲，易损坏的机器可靠性差，反之可靠性高。不难发现，各种电子元、器件，如电容、电阻、晶体管等均和温度有关。根据电介质物理中的瓦格纳理论，电容器的损坏以热击穿为主，击穿机率q与温度T的平方成正比，即q∝T2。以PN结为例，PN结温度每降低10℃左右，失效率可下降约一个数量级。

伴随集成电路制造工艺的不断进步，半导体器件的体积正变得越来越小，线宽的减小允许单位面积上集成更多的电路，实现更强大的功能，但物极必反，器件密度的激增使芯片发热量骤升，由此而来产生的发热壁垒矛盾日益激化。其中，芯片制造业面临的难题是：芯片集成度越高，芯片越小，处理速度越快，发热量就越大，简而言之主频的不断提升势必会带来功率和发热量的提高，因而如何解决处理器的散热问题一直是半导体制造业悬而未决的难关。

以往业界解决问题的手段主要是依靠外部冷却的模式如风扇，水冷，液氦、液氮冷却等。这些技术既需要烦琐的外部辅助设备，又相当损耗能源，且由于芯片表面的封装保护层的隔离因素导致散热效率不高。

发明内容

本发明需要解决的技术问题之一是提供一种降低半导体器件发热的散热方法，以克服现有技术能源耗损大、辅助设备繁琐等缺陷。

针对上述技术问题的技术方案如下：

其特征在于：在半导体器件背部附着散热层，所述散热层包括阻挡层和金属层，其中阻挡层附着于半导体器件背部，金属层附着于阻挡层。

作为对本发明的改进，所述阻挡层为金属扩散阻挡层，通过化学气相沉积附着于半导体器件背部。所述金属扩散阻挡层的材料可以是氮化硅，二氧化硅，碳化硅或者氮氧化硅。

本发明需要解决的第二个技术问题在于提供一种设有散热结构的半导体器件，以降低半导体器件的发热程度。

针对以上技术问题的技术方案如下：

一种设有散热结构的半导体器件，其特征在于：在半导体器件背部至少设置有一个散热结构，所述散热结构包括阻挡层和金属层，其中阻挡层附着于半导体器件背部，金属层附着于阻挡层。

所述半导体器件可以为芯片。

作为对本发明的改进，所述阻挡层为金属扩散阻挡层，通过化学气相沉积附着于芯片背部。所述金属扩散阻挡层的材料可以是氮化硅，二氧化硅，碳化硅或者氮氧化硅。所述散热结构可对称分布于芯片背部的多个区域当中。

本发明需要解决的第三个技术问题在于提供一种降低半导体器件发热的工艺方法。

针对技术问题一的技术方案包括如下步骤：

a.完成半导体器件制造后，在半导体器件背部淀积金属扩散阻挡层；

b.在金属扩散阻挡层背部淀积金属层；

c.在半导体器件背部金属层上涂布光敏材料；

d.对由金属扩散阻挡层和金属层构成的整体结构进行光刻和刻蚀，刻蚀工艺停在半导体器件背部；

e.去除光敏材料并进行清洗，最终完成制作工艺。

作为对本方法的改进，所述金属扩散阻挡层通过化学气相沉积附着于半导体器件背部，淀积工艺的处理时间为50～500秒，气压为5～50托，功率为100～500瓦，温度为150～400度，膜厚为1纳米～100纳米，其原料源可以是氦、氖、氩、氪或氙惰性气体或氮气的一种或者多种混合作为辅助气体，流量1立方厘米/分钟-100立方厘米/分钟，硅烷、氧气与二氧化碳、二氧化硫、氢气三种气体中的一种或者多种，流量1立方厘米/分钟-1000立方厘米/分钟。

作为对本方法的改进，所述金属层是通过物理气相沉积在金属扩散阻挡层的底面形成的，淀积工艺的处理时间为50～500秒，气压为5～50托，功率为100～500瓦，温度为150～400度，膜厚为10纳米～1000纳米。

本发明的有益效果是：创新性的提出一种降低半导体器件发热的背部散热结构，该结构直接依靠半导体工艺生产制造，无须黏附处理，散热结构直接连接于半导体器件，这增加了散热的效能，而且将散热结构至于半导体器件背部，避免了由于表面封装带来的不利因素，大大提高了散热效率和节约了能源。利用金属易于导热的特点，依靠分布在半导体器件背部的一个或多个区域中的散热金属结构实现增加散热面积，提高导热效率的效果。在降低半导体器件整体工作温度的同时并没有增加工艺的复杂性，设计兼顾了器件的坚固性和稳定性的表现。此外，突出的背部金属散热片可以与相应设计的衬托基座相互结合便于半导体器件和电路结合。

附图说明

图1是金属散热结构剖视图，此图可表示半导体器件发热的散热结构，也可表示设有散热结构的半导体器件，在以下实施例中半导体器件指的是芯片。

图2是设置有金属散热结构的半导体器件的俯视图；

图3是掩膜版上优化半导体器件金属散热结构的设计布局

标号说明：

1：金属层  2：背部淀积金属扩散阻挡层  3：半导体器件，如：芯片

4：优化半导体器件的设计布局，预留可形成金属散热结构的区域

5：掩膜光刻版

具体实施方式

现结合附图，对本发明的具体实施方式作进一步的详细说明。

如图1和图2，半导体器件散热结构包括附着于半导体器件3背面的依靠化学气相沉积技术生长金属扩散阻挡层2和利用金属层物理气相沉积技术背部淀积金属层1，其中阻挡层附着于半导体器件背部，金属层附着于阻挡层。图中有多个(四个)对称分布在半导体器件背部的金属散热结构。从图1剖视图可见金属散热结构的顶部向空间开放，从图2俯视图可见，金属散热结构的两侧向空间开放。相应地，设置有金属散热结构的半导体器件3的背部设置了上述散热结构。所述半导体器件可以为芯片3。

降低半导体器件发热的散热方法，就是在半导体器件背部附着散热层，所述散热层即包括上述阻挡层和金属层。

在制造完成的半导体器件，如芯片背部依靠化学气相沉积技术生长金属扩散阻挡层，材料可以是氮化硅，二氧化硅，碳化硅或者氮氧化硅。所述的淀积工艺的处理时间为50秒，80秒，100秒，200秒和500秒，气压为5托，10托，20托，30托和50托，功率为100瓦，150瓦，200瓦，250瓦，300瓦和500瓦，温度为150度，200度，250度，300度，350度和400度，膜厚为1纳米，5纳米，10纳米，20纳米，30纳米，50纳米，75纳米和100纳米，其原料源可以是氦、氖、氩、氪或氙惰性气体或氮气的一种或者多种混合作为辅助气体，氦、氖，氮气混合作为辅助气体的体积比例可为1∶1∶1，1∶1∶2，1∶1∶3，1∶1∶4，1∶1∶5和2∶2∶3，流量1立方厘米/分钟至100立方厘米/分钟。硅烷、氧气与二氧化碳、二氧化硫、氢气三种气体中的一种或者多种，硅烷、氧气、二氧化碳、二氧化硫的混合气体体积比例可为1∶1∶1∶1，1∶2∶1∶2，1∶1∶1∶3，2∶1∶1∶4，3∶1∶1∶5和3∶2∶2∶3，流量1立方厘米/分钟至1000立方厘米/分钟。

利用金属层物理气相沉积技术背部淀积金属层，其沉积材料为铝、钛、氮化钛、镍或铬。所述的淀积工艺的处理时间为50秒，100秒，200秒和500秒，气压为5托，10托，20托和50托，功率为100瓦，150瓦，300瓦和600瓦，温度为150度，200度，350度和400度，膜厚为10纳米，50纳米，100纳米，200纳米，300纳米，500纳米，750纳米和1000纳米。

接着在半导体器件，如芯片背部金属层上涂布光敏材料，光敏感材料由酮类或醚类或烷烃类有机溶剂和抗反射吸收材料交联树脂构成，分子量在5000到50000之间，膜厚为10000A至50000A，根据工艺加以调节。每次涂布剂量为5ml到15ml；低温烘烤，烘烤温度为60℃到250℃，可分别选择为60℃、80℃或120℃；烘烤时间分别选择为60秒、80秒、100秒或120秒。

然后进行光刻并刻蚀金属散热结构，通过刻蚀可以分割成多个相邻的散热结构，其益处是使得每个散热结构都增加了3个散热面，也使得相米2、3×3微米2、4×4微米2、5×5微米2、3×2微米2、4×2微米2、5×2微米2、4×3微米2、5×3微米2、5×4微米2，深度为50~1000纳米。

刻蚀工艺停在半导体器件，如芯片3上，随后去除光敏材料并清洗，最终完成制作工艺。

请参阅图3，图3是掩膜版上优化半导体器件金属散热结构的设计布局。在实际设计中，可以对半导体器件背部的设计布局进行优化，从而形成多个可形成金属散热结构的预留区域4，这些预留区域4可对称分布，用以保证器件的整体坚固和稳定性。

虽然已公开了本发明的优选实施例，但本领域技术人员将会意识到，在不背离本发明权利要求书中公开范围的情况下，任何各种修改、添加和替换均属于本发明的保护范围。

Claims (21)

1.降低半导体器件发热的散热方法，其特征在于：在半导体器件背部附着多个立体的散热结构，所述散热结构包括阻挡层和金属层，其中阻挡层附着于半导体器件背部，金属层附着于阻挡层。

2.如权利要求1所述的降低半导体器件发热的散热方法，其特征在于：所述阻挡层为金属扩散阻挡层，通过化学气相沉积附着于半导体器件背部。

3.如权利要求2所述的降低半导体器件发热的散热方法，其特征在于：化学气相沉积的淀积工艺的处理时间为50～500秒，气压为5～50托，功率为100～500瓦，温度为150～400度，膜厚为1纳米～100纳米，其原料源可以是氦、氖、氩、氪或氙惰性气体或氮气的一种或者多种混合作为辅助气体，流量1立方厘米/分钟-100立方厘米/分钟，硅烷、氧气与二氧化碳、二氧化硫、氢气三种气体中的一种或者多种，流量1立方厘米/分钟-1000立方厘米/分钟。

4.如权利要求1所述的降低半导体器件发热的散热方法，其特征在于：

所述阻挡层和金属层通过物理气相沉积上下连接。

5.如权利要求4所述的降低半导体器件发热的散热方法，其特征在于

所述物理气相沉积的淀积工艺处理时间为50～500秒，气压为5～50托，功率为100～500瓦，温度为150～400度，膜厚为10纳米～1000纳米。

6.一种设有散热结构的半导体器件，其特征在于：在半导体器件背部设置有多个立体散热结构，所述散热结构包括阻挡层和金属层，其中阻挡层附着于半导体器件背部，金属层附着于阻挡层。

7.如权利要求6所述的一种设有散热结构的半导体器件，其特征在于：所述半导体器件可以是芯片。

8.如权利要求6所述的一种设有散热结构的半导体器件，其特征在于：

所述金属扩散阻挡层的材料可以是氮化硅，二氧化硅，碳化硅或者氮氧化硅。

9.如权利要求6所述的一种设有散热结构的半导体器件，其特征在于：

所述金属层为铝、钛、氮化钛、镍或铬之一。

10.如权利要求6所述的一种设有散热结构的半导体器件，其特征在于：

所述散热结构可对称分布于半导体器件背部的多个区域当中。

11.一种降低半导体器件发热的工艺方法，其特征在于包括以下步骤：

a.完成半导体器件制造后，在半导体器件背部淀积金属扩散阻挡层；

b.在金属扩散阻挡层背部淀积金属层；

c.在半导体器件背部金属层上涂布光敏材料；

d.对由金属扩散阻挡层和金属层构成的整体结构进行光刻和刻蚀，刻蚀工艺停在半导体器件背部；

e.去除光敏材料并进行清洗，最终完成制作工艺。

12.如权利要求11所述的降低半导体器件发热的工艺方法，其特征在于：

d步所指的刻蚀工艺在半导体器件背部可形成多个由金属扩散阻挡层和金属层构成的整体结构，且对称分布于半导体器件背部的多个区域当中。

13.如权利要求11所述的降低半导体器件发热的工艺方法，其特征在于：

所述金属扩散阻挡层通过化学气相沉积附着于半导体器件背部。

14.如权利要求13所述的降低半导体器件发热的工艺方法，其特征在于：所述阻挡层材料可以是氮化硅，二氧化硅，碳化硅或者氮氧化硅任意之一。

15.如权利要求13所述的降低半导体器件发热的工艺方法，其特征在于：淀积工艺的处理时间为50～500秒，气压为5～50托，功率为100～500瓦，温度为150～400度，膜厚为1纳米～100纳米，其原料源可以是氦、氖、氩、氪或氙惰性气体或氮气的一种或者多种混合作为辅助气体，流量1立方厘米/分钟-100立方厘米/分钟，硅烷、氧气与二氧化碳、二氧化硫、氢气三种气体中的一种或者多种，流量1立方厘米/分钟-1000立方厘米/分钟；当原料源是硅烷、氧气、二氧化碳、二氧化硫、氢气的一种或者多种混合气体时，流量1立方厘米/分钟到1000立方厘米/分钟。

16.如权利要求11所述的降低半导体器件发热的工艺方法，其特征在于：

所述金属层是通过物理气相沉积在金属扩散阻挡层的底面形成的。

17.如权利要求16所述的降低半导体器件发热的工艺方法，其特征在于：所述淀积工艺的材料为铝、钛、氮化钛、镍或铬。

18.如权利要求16所述的降低半导体器件发热的工艺方法，其特征在于：所述淀积工艺的处理时间为50～500秒，气压为5～50托，功率为100～500瓦，温度为150～400度，膜厚为10纳米～1000纳米，。

19.如权利要求11所述的降低半导体器件发热的工艺方法，其特征在于：

步骤c所述光敏材料由酮类或醚类或烷烃类有机溶剂和抗反射吸收材料交联树脂构成，交联树脂的分子量为5000到50000之间，交联树脂的膜厚为10000A至50000A，每次涂布剂量为5ml到15ml。

20.如权利要求11所述的降低半导体器件发热的工艺方法，其特征在于：

在c到d步之间还包括低温烘烤步骤，烘烤温度为60℃到250℃，烘烤时间为60秒到120秒。

21.如权利要求11所述的降低半导体器件发热的工艺方法，其特征在于：

d步中所述由金属扩散阻挡层和金属层构成的整体结构为金属散热结构，长度和宽度范围均为2微米～1厘米，由金属扩散阻挡层和金属层构成的整体结构为金属散热结构，大小可为2×2微米2、3×3微米2、4×4微米2、5×5微米2、3×2微米2、4×2微米2、5×2微米2、4×3微米2、5×3微米2、5×4微米2，深度为50～1000纳米。

Images