CN100438588C - 一种电视编码器 - Google Patents
一种电视编码器 Download PDFInfo
- Publication number
- CN100438588C CN100438588C CNB2006100548929A CN200610054892A CN100438588C CN 100438588 C CN100438588 C CN 100438588C CN B2006100548929 A CNB2006100548929 A CN B2006100548929A CN 200610054892 A CN200610054892 A CN 200610054892A CN 100438588 C CN100438588 C CN 100438588C
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- resampling
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
Abstract
本发明涉及一种电视编码器,所述电视编码器包括电视信号合成电路、数模转换电路、重采样电路、多路开关(55)以及多路开关(54)。本发明所提供的电视编码器通过使用多路开关(55)选择标准视频信号的时钟输入方式,并同时通过多路开关(54)在非27MHz的系统时钟下选择重采样电路进行信号流的重新采样,其能够适应多种系统时钟的,不需要为数模转换电路配置额外的时钟,降低了成本,而且有效的抑制了电视接受系统中可能存在的频率抖动。
Description
技术领域
本发明涉及一种适用于多种时钟系统的电视编码器。
背景技术
电视编码器是电视接受系统中的一个重要组成部分,其用于将标准视频输入信号进行相应的处理并转换成电视节目信号。图1揭示了一种现有的电视接受系统的原理图,其中点划线框内即揭示了电视编码器1的内部结构,其一般包括电视信号合成电路2以及数模转换电路3,此数模转换电路3的输入端连接到电视信号合成电路2的输出端。在一般的电视机中,需要将符合业界标准的标准视频输入信号(现行标准一般为BT656或者BT601标准视频信号,下称“标准视频信号”)输入到电视信号合成电路2的输入端,经过电视信号合成电路2的处理后,再将信号流输入至数模转换电路3中,产生相应的电视信号。图1中的虚线框内画出了一个常见的基本的电视信号合成电路2,其包括:数据转换电路21、数据分离电路22、同步信号与基准信号叠加电路23、电度内插滤波电路24、色度内插滤波电路25a和25b、载波调制电路26以及亮度和色度信号叠加电路27。标准视频信号首先进入到数据转换电路21中,并经过数据转换电路21转换成,YUV数据流,YUV数据流经过数据分离电路22分离成三路信号:Y信号、U信号以及V信号。Y信号通过同步信号与基准信号叠加电路23以及亮度内插滤波电路24的处理后,产生频率为27MHz的亮度信号;U信号和V信号分别通过色度内插滤波电路25a、25b产生27MHz的数据流,然后通过载波调制电路26产生色度信号。上述亮度信号和色度信号通过亮度和色度信号叠加电路27合成后输出频率为27MHz的数字信号,此数字信号输入到数模转换电路3的输入端,并最终在数模转换电路3的输出端产生模拟电视信号CVBS(Composite Video Broadcast Signal,复合电视广播信号)。
图1中的电视接收系统还包括一个27MHz系统时钟4,此27MHz系统时钟4为标准视频信号以及数模转换电路3提供27MHz的工作频率,其中标准视频信号的工作频率必须是27MHz(国际上规定的统一标准),同时,由于数模转换电路3的输入端接入了由亮度与色度信号叠加电路27输出的27MHz的数字信号,因此,数模转换电路3也必须工作在相应的27MHz的频率下(即,输入到数模转换电路3中的数字信号的频率必须与数模转换电路3的工作频率一致),否则,输出的模拟电视信号就会不稳定,甚至完全失真。在27MHz系统时钟4提供准确工作频率的情况下,电视接收系统将正常工作并输出清晰的电视信号CVBS。
随着科技的进步,现在的电视接收系统中还提供一些其它的外围接口,例如音视频接口以及USB(Universal Serial Bus,通用串行总线)接口等等,这些外围接口的工作频率并不都是27MHz,例如大部分USB接口稳定在工作时,需要一个稳定24MHz的频率,因此系统时钟可能是24MHz,在这种非27MHz的系统时钟下,为了使得标准视频信号的工作频率为27MHz,业界普遍采用锁相环路将应用于电视编码系统的时钟频率进行调整,例如图2中所示,如果系统中采用非27MHz系统时钟41(例如24MHz系统时钟),那么通过锁相环路42将时钟频率调整到27MHZ,然后再作为标准视频信号的工作频率,经过与图1中相同的处理过程后,输入到数模转换电路3的输入端的是27MHz的数字信号,同样,为了保证数模转换电路3的正常工作,需要向数模转换电路3提供一个27MHz外部时钟43,如此,电视接收系统才能正常工作。
然而,图2中所揭示的利用锁相环路42对非27MHz系统时钟进行调整的做法有如下的缺陷:首先,通过锁相环路42产生的27MHz时钟并不稳定,通常伴有不同程度的频率抖动现象,频率抖动将使得数模转换电路3所输出的电视信号CVBS也存在抖动,如果频率抖动剧烈,则会极大的影响电视接收的效果;其次,图2中所揭示的电视接收系统中除了使用非27MHz系统时钟以外,还引入了27MHz外部时钟43,显然增加了成本。
因此,提供一种能在不同的系统时钟下对标准视频信号进行处理且能够抑制频率抖动、成本较低的电视编码器及其编码方法实属必要。
发明内容
本发明的目的是提供一种能在不同的系统时钟下对标准视频信号进行处理且能够抑制频率抖动、成本较低的电视编码器。
本发明的另一目的是提供一种能在不同的系统时钟下对标准视频信号进行处理且能够抑制频率抖动、成本较低的电视编码器的编码方法。
为实现上述目的,本发明涉及的电视编码器包括电视信号合成电路,其输入端接入上述标准视频信号;数模转换电路,其输入端连接上述电视信号合成电路的输出端;重采样电路,其输入端连接上述电视信号合成电路的输出端;多路开关(55),其输入端分别连接锁相环路的输出端与上述系统时钟的输出端,其输出端连接标准视频信号,此多路开关(55)用于选择标准视频信号的系统时钟输入方式;以及多路开关(54),其输入端分别连接上述电视信号合成电路的输出端以及重采样电路的输出端,其输出端连接上述数模转换电路的输入端,此多路开关(54)在其根据多路开关(55)所选择的系统时钟输入方式决定上述重采样电路的工作状态。
通过采用本发明所提供的上述电视编码器,本发明所提供的电视编码器编码方法包括以下步骤:在27MHz的系统时钟下,所述多路开关(54)将重采样电路断开,并将信号合成电路的输出端与数模转换电路的输入端直接相连;在非27MHz的系统时钟下,所述多路开关(54)选择上述重采样电路对电视信号合成电路所输出的信号流进行重新采样,并将重新采样的信号流输出至数模转换电路。
显然,本发明所提供的电视编码器及其编码方法其能够适应多种系统时钟的,不需要为数模转换电路配置额外的时钟,降低了成本,而且有效的抑制了电视接收系统中可能存在的频率抖动。
编码其结构以及编码方法将在具体实施例中作更详细的介绍。
附图说明
图1是现有的电视编码器应用在系统时钟为27MHz的电视接收系统中的原理图;
图2是现有电视编码器应用在系统时钟为非27MHz的电视接收系统中的原理图;
图3是本发明所述的电视编码器应用于电视接收系统中的原理图;
图4是本发明所述的电视编码器中的重取样电路的原理图。
以下结合实施例及其附图作进一步的详细说明。
具体实施方式
参见图3所示,图3揭示了本发明所述的电视编码器11应用在电视接收系统中工作原理。本发明所述的电视编码器11包括电视信号合成电路2、数模转换电路3、重采样(Resample)电路52、以及多路开关(MUX,Multiplex)54、55。
电视信号合成电路2的内部结构及工作原理与现有技术相同,电视信号合成电路2的输入端输入标准视频信号,其输出端分别接多路开关54的输入端以及重采样电路52的输入端。多路开关55设置在标准视频信号的时钟输入线路上,用于选择标准视频信号的时钟输入方式,具体选择方式将在下文中详细介绍。
图3中的电视接收系统还包括连接在重采样电路52和多路开关55之间的系统时钟51以及锁相环路42,其中系统时钟51的输出端分别各自连接到锁相环路42、重采样电路52、数模转换电路3以及多路开关55。
采用了本发明所述的电视编码器11后,无论系统时钟51输出的时钟频率是否满足27MHz的要求,电视接收系统均可以较好地完成电视信号的接收与转换。其具体流程如下:
假设系统时钟51输出的信号为标准27MHz,则多路开关55直接选通系统时钟51,即,时钟系统51输出的27MHz时钟信号直接提供给标准视频信号和数模转换电路3作为工作频率,标准视频信号经过电视信号合成电路2的处理(处理过程可参见对图1的描述),输出27MHz的数据流至多路开关54,多路开关54选通数模转换电路3,即,27MHz的数据流通过多路开关54直接进入到数模转换电路3中(此时,重采样电路52处于“闲置”状态,即其从电路中断开),另一方面,由于数模转换电路3也使用系统时钟51提供的27MHz标准时钟信号作为工作频率,保证了其工作频率,因此27MHz数据流将在数模转换电路3中转换成稳定的模拟电视信号。
假设系统时钟51输出的信号为标准的24MHz,则多路开关55选通锁相环路42,即,时钟系统51输出的24MHz的时钟信号先经过锁相环路42调整成27MHz的时钟频率,然后再提供给标准视频信号作为工作频率,同时标准24MHz时钟信号仍然直接提供给数模转换电路3作为工作频率。当然,根据前文所述,调整后的27MHz时钟频率会存在一定程度的抖动,因此,在经过电视信号合成电路2的处理后,多路开关54将选通重采样电路52,即,从电视信号合成电路2种输出的存在抖动27MHz信号流先要经过重采样电路52的重新采样处理(此时重采样电路52处于“工作”状态,其具体工作过程将在图4中介绍),将27MHz信号流处理成无抖动的24MHz,然后,再将24MHz信号流通过多路开关54输入到数模转换电路3中,此时数模转换电路3的工作频率正好为24MHz,因此24MHz数据流将在数模转换电路3中转换成稳定的模拟电视信号,有效的抑制了电视接收系统在使用锁相环路42时可能产生的频率抖动现象。
多路开关54可以决定重采样电路52是处于“工作”或是“闲置”的状态,图4中给出了一种重采样电路52的内部结构,其包括依次串联的内插电路521、低通滤波电路522以及频率抽取电路523,在依次通过相应的内插、低通滤波、抽取三个步骤后,27MHz的信号流将被处理成24MHz(与系统时钟51的频率相同)的信号流。当然24MHz仅仅是一个具体的实施例,根据系统时钟51的具体数值,重采样电路52可做出相应的调整(系统时钟51与重采样点路52是相互电连接的)。
根据以上描述,多路开关55的作用是决定标准视频信号是直接使用系统时钟51的时钟信号,还是使用锁相环路42所输出的时钟信号;而多路开关54则根据多路开关55的选择结果,决定重采样电路52的工作状态(“闲置”或“工作”)。通过使用多路开关55选择标准视频信号的时钟输入方式,并同时通过多路开关54在非27MHz的系统时钟下选择重采样电路52进行信号流的重新采样,本发明所述的电视编码器11能够适应系统时钟52的频率变化,不需要为数模转换电路3配置额外的时钟,降低了成本,而且有效的抑制了锁相环路42中可能存在的频率抖动。
在采样本发明所述的上述电视编码器11的情况下,本发明所述的电视编码器编码方法可描述为以下步骤:在27MHz的系统时钟下,所述多路开关(54)将重采样电路断开,并将信号合成电路的输出端与数模转换电路的输入端直接相连;在非27Mz的系统时钟下,所述多路开关(54)选择上述重采样电路对电视信号合成电路所输出的信号流进行重新采样,并将重新采样的信号流输出至数模转换电路。
上述实施例仅仅是本发明的较佳实施例,然而本发明并不仅仅局限于上述实施例所描述的实施方式。例如,重采样电路52的结构并不局限于图4种描述的结构,由于重采样(Resample)是一种电学领域中常见的手段,其它适于重采样的电路形式当然也可以运用到本发明中。
诸如上述情况的微小改变以及等效变换均应包含在本发明权利要求所保护的范围之内。
Claims (3)
1、电视编码器,其用于在不同的系统时钟下对标准视频信号进行处理,所述系统时钟的输出端连接一锁相环路的输入端,所述电视编码器包括:
电视信号合成电路,其输入端接入上述标准视频信号;
数模转换电路,其输入端通过多路开关(54)与上述电视信号合成电路的输出端相连;
重采样电路,其输入端连接上述电视信号合成电路的输出端;
多路开关(55),其输入端分别连接上述锁相环路的输出端和系统时钟的输出端,其输出端连接标准视频信号,此多路开关(55)用于选择校准视频信号的系统时钟输入方式;以及
多路开关(54),其输入端分别连接上述电视信号合成电路的输出端以及重采样电路的输出端,其输出端连接上述数模转换电路的输入端,此多路开关(54)在其根据多路开关(55)所选择的系统时钟输入方式决定上述重采样电路的工作状态。
2、根据权利要求1所述的电视编码器,其特征在于:所述重采样电路包括依次串联的内插电路、低通滤波电路以及频率抽取电路。
3、根据权利要求1所述的电视编码器,其特征在于:
27MHz的系统时钟下,所述多路开关(54)将重采样电路断开,并将信号合成电路的输出端与数模转换电路的输入端直接相连;
在非27MHz的系统时钟下,所述多路开关(54)选择上述重采样电路对电视信号合成电路所输出的信号流进行重新采样,并将重新采样的信号流输出至数模转换电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100548929A CN100438588C (zh) | 2006-03-09 | 2006-03-09 | 一种电视编码器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100548929A CN100438588C (zh) | 2006-03-09 | 2006-03-09 | 一种电视编码器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101022511A CN101022511A (zh) | 2007-08-22 |
CN100438588C true CN100438588C (zh) | 2008-11-26 |
Family
ID=38710150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100548929A Expired - Fee Related CN100438588C (zh) | 2006-03-09 | 2006-03-09 | 一种电视编码器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100438588C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109451202A (zh) * | 2018-11-15 | 2019-03-08 | 珠海格力电器股份有限公司 | 一种视频图像生成电路及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6833764B1 (en) * | 2002-12-16 | 2004-12-21 | Advanced Micro Devices, Inc. | Apparatus and method for synthesizing a frequency using vernier dividers |
CN1625839A (zh) * | 2002-02-01 | 2005-06-08 | 皇家飞利浦电子股份有限公司 | 具有降低的时钟抖动的锁相环 |
JP2005303420A (ja) * | 2004-04-07 | 2005-10-27 | Alps Electric Co Ltd | テレビジョン信号送信機 |
-
2006
- 2006-03-09 CN CNB2006100548929A patent/CN100438588C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1625839A (zh) * | 2002-02-01 | 2005-06-08 | 皇家飞利浦电子股份有限公司 | 具有降低的时钟抖动的锁相环 |
US6833764B1 (en) * | 2002-12-16 | 2004-12-21 | Advanced Micro Devices, Inc. | Apparatus and method for synthesizing a frequency using vernier dividers |
JP2005303420A (ja) * | 2004-04-07 | 2005-10-27 | Alps Electric Co Ltd | テレビジョン信号送信機 |
Also Published As
Publication number | Publication date |
---|---|
CN101022511A (zh) | 2007-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201878274U (zh) | 多格式转换器 | |
US7599006B2 (en) | Over-sampling A/D converting circuit | |
US7961255B2 (en) | Television functionality on a chip | |
EP1854216B1 (en) | Video decoder with different signal types processed by common analog-to-digital converter | |
EP0263393B1 (en) | Multiple television standards input selector and convertor | |
WO1990013980A1 (en) | Scan converter for a high definition television system | |
EP0371677A2 (en) | Image signal processing apparatus | |
KR101851712B1 (ko) | 디지털 시변 필터를 이용한 다채널 오디오 신호 변환 장치, 이를 포함하는 전자 시스템, 및 디지털 시변 필터를 이용한 다채널 오디오 신호 변환 방법 | |
CN100438588C (zh) | 一种电视编码器 | |
CN100556090C (zh) | 基于pc的电视接收方法及装置、音/视频解调器和解码方法 | |
US8184210B2 (en) | Digital Radio Frequency (RF) Modulator | |
WO2006119025A1 (en) | Nicam encoder with a front-end | |
WO2008024460A2 (en) | Scart fast blanking signal processing | |
US6480545B1 (en) | Architecture for multi-format video processing | |
JP2003511935A (ja) | デジタルテレビジョン信号及びアナログテレビジョン信号のデジタル化/処理装置 | |
US7403624B2 (en) | BTSC encoder and integrated circuit | |
CN101141577B (zh) | 单通道电视信号处理传接装置及其双通道传接方法 | |
CN2385487Y (zh) | 一种图像处理模板 | |
CN220234767U (zh) | 一种带混音的音视频采集系统 | |
KR100538182B1 (ko) | 다채널 비디오 디코더 및 디코딩 방법 | |
CN101909180B (zh) | 数字中频解调器 | |
EP1349386B1 (en) | Method and apparatus of performing sample rate conversion of a multi-channel audio signal | |
JP3069024B2 (ja) | Rgbエンコーダ | |
CN2669534Y (zh) | 液晶电视机中的亮色分离电路 | |
CN201557206U (zh) | 一种信源编码格式转换的设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP02 | Change in the address of a patent holder |
Address after: 519085 hi tech Zone, Guangdong, Zhuhai science and Technology Innovation Coast Road, No. four, No. 1 Patentee after: Juli Integrated Circuit Design Co., Ltd. Address before: 519085, No. 1, Da Ha Road, Tang Wan Town, Guangdong, Zhuhai, -15-A101 Patentee before: Juli Integrated Circuit Design Co., Ltd. |
|
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 Termination date: 20120309 |