CN100438041C - 动态随机存取存储器的存储单元及其阵列结构 - Google Patents

Abstract

一种动态随机存取存储器的存储单元，其包括沟槽式电容结构、晶体管与堆栈式电容结构。其中，沟槽式电容结构的第一电极配置于沟槽底部的基底中，而其第二电极配置于沟槽中。晶体管具有栅极、第一源/漏极与第二源/漏极，且栅极配置于沟槽式电容结构侧边的基底上，而第一源/漏极与第二源/漏极配置于栅极两侧的基底中。堆栈式电容结构的第三电极配置于晶体管的栅极与沟槽式电容结构之间的基底上，而其第四电极配置于基底上方，且位于第三电极上。上述的第一电极与第四电极电连接，且第二电极与第三电极电连接。

Description

动态随机存取存储器的存储单元及其阵列结构

技术领域

本发明涉及一种动态随机存取存储器，特别是涉及一种动态随机存取存储器的存储单元及其阵列结构。

背景技术

当半导体进入深次微米(Deep Sub-Micron)的工艺时，元件的尺寸逐渐缩小，对以往的动态随机存取存储器(DRAM)结构而言，也就是代表作为电容器的空间愈来愈小，另一方面，由于计算机应用软件的逐渐庞大，因此所需的存储器容量也就愈来愈大，对于这种尺寸变小而存储器容量却需要增加的情形，以往的动态随机存取存储器电容器的制造方法必须有所改变，以符合趋势所需。

动态随机存取存储器依其电容器的结构主要可以分成两种形式，其一为具有堆栈式电容器(Stack Capacitor)的动态随机存取存储器，另一则为具有深沟槽式电容器(Deep Trench Capacitor)的动态随机存取存储器。其中，堆栈式电容器采用叠放在动态随机存取存储器的晶体管上方的结构，但由于工艺集成度(integration)的提高，因此发展出深沟槽式电容器的结构，其是将电容器制作于基底中，以减少基底面积的使用。然而，随着科技的日新月益，对电容量的需求愈来愈提高，因此不论是堆栈式电容器或是深沟槽式电容器，在半导体元件尺寸缩减的要求下，若增加电容器的面积将严重妨碍集成度的提高，而导致生产经济效益降低。因此，如何提高电容器的单位面积电容值，一直是业界所致力发展的方向。

发明内容

本发明的目的就是在提供一种动态随机存取存储器的存储单元，其合并堆栈式电容结构与沟槽式电容结构的动态随机存取存储器，并使上述的二电容结构呈并联连接，以有效提高存储单元的电容量。

本发明的另一目的是提供一种动态随机存取存储器的阵列结构，能够有效提高存储单元的电容量，且不会增加晶片的使用面积，进而能够达到提高工艺集成度的目的。

本发明提出一种动态随机存取存储器的存储单元，此存储单元包括沟槽式电容结构、晶体管以及堆栈式电容结构。其中，沟槽式电容结构配置于基底的沟槽中，且沟槽式电容结构具有第一电极与第二电极，而第一电极配置于沟槽底部的基底中，第二电极配置于沟槽中。晶体管具有栅极、第一源/漏极与第二源/漏极，栅极配置于沟槽式电容结构侧边的基底上，第一源/漏极与第二源/漏极配置于栅极两侧的基底中，且晶体管的第一源/漏极电连接沟槽式电容结构。堆栈式电容结构具有第三电极与第四电极，第三电极配置于晶体管的栅极与沟槽式电容结构之间的基底上，第四电极配置于基底上方，且位于第三电极上，且堆栈式电容结构电连接晶体管的第一源/漏极。上述的第一电极与第四电极电连接，且第二电极与第三电极电连接。

依照本发明的优选实施例所述，上述的动态随机存取存储器的存储单元更包括一导电带，导电带配置于晶体管的栅极与沟槽式电容结构之间的基底中，且位于沟槽式电容结构侧边，导电带电连接沟槽式电容结构与晶体管的第一源/漏极。其中，上述的导电带包括一埋入式掺杂带(Buried Strap，BS)。

依照本发明的优选实施例所述，上述的沟槽式电容结构更包括第一电容介电层，配置于第一电极与第二电极之间。上述的第一电容介电层的材料包括氮化硅或氧化硅。

依照本发明的优选实施例所述，上述的第一电极包括一N型掺杂区。

依照本发明的优选实施例所述，上述的第二电极包括一掺杂多晶硅层。

依照本发明的优选实施例所述，上述的堆栈式电容结构还包括一第二电容介电层，配置于第三电极与第四电极之间。上述的第二电容介电层的材料包括氮化硅或氧化硅。

依照本发明的优选实施例所述，上述的第三电极包括一掺杂多晶硅层。

依照本发明的优选实施例所述，上述的第四电极包括一掺杂多晶硅层。

依照本发明的优选实施例所述，上述还包括一埋入式N型井区配置于基底中，且电连接第一电极；一导体结构配置于基底上，且电连接第四电极；一N型掺杂区配置于基底中，且电连接埋入式N型井区与导体结构。

本发明还提出一种动态随机存取存储器的阵列结构，其包括基底、多个存储单元、多条位线以及多条字线。其中，基底中具有多个隔离结构，且这些隔离结构定义出多个条状有源区。另外，每二个存储单元位于每一个条状有源区上，而多条位线配置成列，且其串联每一个条状有源区的二存储单元，多条字线与这些位线垂直，且跨过相邻列的每一个隔离结构，而串接同一行的存储单元。其中，上述的存储单元包括沟槽式电容结构、晶体管以及堆栈式电容结构。沟槽式电容结构位于基底的沟槽中，且沟槽式电容结构具有第一电极与第二电极，其中第一电极位于沟槽底部的基底中，第二电极位于沟槽中。晶体管具有栅极、第一源/漏极与第二源/漏极，而栅极位于沟槽式电容结构侧边的基底上，第一源/漏极位于栅极与沟槽式电容结构之间的基底中，且第二源/漏极位于栅极侧边的基底中。另外，堆栈式电容结构具有第三电极与第四电极，第三电极位于晶体管的栅极与沟槽式电容结构之间的基底上，而第四电极位于基底上方，且位于第三电极上。

本发明的动态随机存取存储器因采用存储单元中的沟槽式电容结构与堆栈式电容结构并联连接，因此可有效提高动态随机存取存储器的存储单元的电容量。除此之外，本发明亦不会增加晶片的使用面积，所以能够达到提高工艺集成度的目的。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。

附图说明

图1为依照本发明的优选实施例所绘示的动态随机存取存储器的阵列结构的布局上视图。

图2所绘示为图1沿I-I’方向的动态随机存取存储器的存储单元的剖面示意图。

图3为依照本发明的优选实施例所绘示的动态随机存取存储器的存储单元的电路示意图。

简单符号说明

100：基底

102：位线

104：字线

106：存储单元

108：隔离结构

110：条状有源区

202：晶体管

204：沟槽式电容结构

206：堆栈式电容结构

208：栅极

208a：导体层

210、212：源/漏极

214：沟槽

216、218、222、224：电极

220、226：电容介电层

227：接触窗结构

228：埋入式N型井区

230：N型掺杂区

232：导体结构

具体实施方式

图1为依照本发明的优选实施例所绘示的动态随机存取存储器的阵列结构的布局上视图。

请参照图1，本发明的动态随机存取存储器的阵列结构包括基底100、多条位线102、多条字线104以及多个存储单元106。在基底100中具有多个隔离结构108，而隔离结构108例如是浅沟槽隔离结构(shallow trenchisolation，STT)。上述这些隔离结构108定义出多个条状有源区110，且每一个条状有源区110上包括有两个存储单元106。

其中，多条位线102位于基底100上，且配置成列，且串联每一个条状有源区110的二存储单元106。亦即是，位线102平行配置于条状有源区110上，且每一个条状有源区110上的二存储单元106共享一位线102。

另外，多条字线104位于基底100上，且字线104与位线102例如是呈垂直配置。上述的每一列与每一列之间的条状有源区110例如是呈交错排列，而每一条字线104跨过相邻列的隔离结构108，而串接同一行的存储单元106。

承上述，请继续参照图1，本发明的动态随机存取存储器的阵列结构的布局为每一个条状有源区110上包括有两个存储单元106，而布局中的每一组存储单元106例如是呈六角形状分布。

图2所绘示为图1沿I-I’方向的动态随机存取存储器的存储单元的剖面示意图。

请参照图2，本发明的动态随机存取存储器的存储单元106包括一个晶体管202、一个沟槽式电容结构204以及一个堆栈式电容结构206。其中，沟槽式电容结构204配置于基底100的沟槽214中，且此沟槽式电容结构204具有电极216与218，而电极216配置于沟槽214底部的基底100中，电极218配置于沟槽214中。承上述，沟槽式电容结构204的电极216可例如是于沟槽214底部的基底100中形成一N型掺杂区，以当作是电极216。沟槽式电容结构204的电极218例如是导电层，其材料例如是掺杂多晶硅。另外，沟槽式电容结构204还包括一层电容介电层220，此电容介电层220配置于电极216与218之间，而电容介电层220的材料例如是氧化硅或氮化硅。

另外，存储单元106的晶体管202具有栅极208以及源/漏极210与212。其中，栅极208配置于沟槽式电容结构204侧边的基底100上，而源/漏极210与212配置于栅极208两侧的基底100中，且晶体管202的源/漏极210电连接沟槽式电容结构204。值得特别一提的是，上述的栅极208的导体层208a即是图1中所提及的字线104。

在一实施例中，本发明的动态随机存取存储器的存储单元106还包括一导电带221，其可例如是埋入式掺杂带(Buried Strap，BS)，导电带221配置于晶体管202的栅极208与沟槽式电容结构204之间的基底100中，且导电带221位于沟槽式电容结构204侧边，而此导电带221电连接沟槽式电容结构204与晶体管202的源/漏极210。

上述的存储单元106的堆栈式电容结构206具有电极222与224，电极222配置于晶体管202的栅极208与沟槽式电容结构204之间的基底100上，而电极224则配置于基底100上，且位于电极222上，且堆栈式电容结构206通过电极222而电连接晶体管202的源/漏极210。堆栈式电容结构206的电极222与224例如是导电层，而其材料例如是掺杂多晶硅。另外，堆栈式电容结构206还包括一层电容介电层226，此电容介电层226配置于电极222与224之间，而电容介电层226的材料例如是氧化硅或氮化硅。在另一实施例中，还可例如于堆栈式电容结构206的电极222与基底100之间配置一个接触窗结构227，其用以连接堆栈式电容结构206与晶体管202。

此外，上述的堆栈式电容结构206的电极222虽然仅以图2的柱状(Cylinder)图案来举例说明，但是并不是表示本发明的堆栈式电容结构206的电极222只有上述的形式。在本发明中，堆栈式电容结构206的电极222的形状并无特别的限制，其除了可以是上述实施例的柱状图案之外，电极222的形状还可以是冠状(Crown)、鳍状(Fin)或是延伸状(Spread)等。此外，更可以在电极222表面形成一层半球面晶粒(hemispherical grains，HSG)层(未绘示)，如此可增加电极222的表面积，以更佳地提高存储单元106的电容量。

特别要注意地是，在本发明的存储单元106中，沟槽式电容结构204的电极218与堆栈式电容结构206的电极222电连接，而沟槽式电容结构204的电极216与堆栈式电容结构206的电极224电连接。亦即是，沟槽式电容结构204与堆栈式电容结构206呈并联连接。更详细说明，上述的沟槽式电容结构204的电极218通过与晶体管202的源/漏极210接触，而晶体管202的源/漏极210会连接到堆栈式电容结构206的电极222，因此可使沟槽式电容结构204的电极218与堆栈式电容结构206的电极222电连接。另外，沟槽式电容结构204的电极216与堆栈式电容结构206的电极224电连接的方法例如是于基底100中形成一个埋入式N型井区228，此埋入式N型井区228与沟槽式电容结构216的电极216连接。然后，于基底100中形成一个N型掺杂区230以连接埋入式N型井区228，接着再于N型掺杂区230上形成一导体结构232以连接堆栈式电容结构206的电极224，如此即可使沟槽式电容结构204的电极216与堆栈式电容结构206的电极224电连接。在一实施例中，更可例如是在导体结构232下方的N型掺杂区230中形成另一个掺杂浓度较高的N型掺杂区(未绘示)，以使沟槽式电容结构204的电极216与堆栈式电容结构206的电极224电连接。

接下来，说明本发明的动态随机存取存储器的存储单元的电路简图。图3为依照本发明的优选实施例所绘示的动态随机存取存储器的存储单元的电路示意图，其系依据图2的动态随机存取存储器的存储单元绘示出的电路示意图。

请参照图3，存储单元106的电路简图为晶体管202的栅极208耦接到字线104，而源/漏极212则耦接到位线102，源/漏极210耦接到沟槽式电容结构204以及堆栈式电容结构206。更详细而言，源/漏极210是耦接到沟槽式电容结构204的电极218以及堆栈式电容结构206的电极222，而沟槽式电容结构204的电极216与堆栈式电容结构206的电极224耦接。换句话说，在存储单元106中沟槽式电容结构204与堆栈式电容结构206呈并联连接。

综上所述，本发明至少具有下面的优点：

1.本发明的动态随机存取存储器的存储单元的电容结构呈并联连接，如此可有效提高动态随机存取存储器的存储单元的电容量。

2.本发明的动态随机存取存储器的存储单元除了可提高其电容量之外，亦不会增加晶片的使用面积，如此可达到提高元件集成度的目的。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (23)

1、一种动态随机存取存储器的存储单元，包括：

一沟槽式电容结构，配置于一基底的一沟槽中，且该沟槽式电容结构具有一第一电极与一第二电极，其中该第一电极配置于该沟槽底部的该基底中，该第二电极配置于该沟槽中；

一晶体管，该晶体管具有一栅极、一第一源/漏极与一第二源/漏极，该栅极配置于该沟槽式电容结构侧边的该基底上，该第一源/漏极与该第二源/漏极配置于该栅极两侧的该基底中，且该晶体管的该第一源/漏极电连接该沟槽式电容结构；以及

一堆栈式电容结构，该堆栈式电容结构具有一第三电极与一第四电极，该第三电极配置于该晶体管的该栅极与该沟槽式电容结构之间的该基底上，该第四电极配置于该基底上方，且位于第三电极上，且该堆栈式电容结构电连接该晶体管的该第一源/漏极，

其中该第一电极与该第四电极电连接，且该第二电极与该第三电极电连接。

2、如权利要求1所述的动态随机存取存储器的存储单元，其中还包括一导电带，配置于该晶体管的该栅极与该沟槽式电容结构之间的该基底中，且位于该沟槽式电容结构侧边，该导电带电连接该沟槽式电容结构与该晶体管的该第一源/漏极。

3、如权利要求2所述的动态随机存取存储器的存储单元，其中该导电带包括一埋入式掺杂带。

4、如权利要求1所述的动态随机存取存储器的存储单元，其中该沟槽式电容结构还包括一第一电容介电层，配置于该第一电极与该第二电极之间。

5、如权利要求4所述的动态随机存取存储器的存储单元，其中该第一电容介电层的材料包括氮化硅或氧化硅。

6、如权利要求1所述的动态随机存取存储器的存储单元，其中该第一电极包括一N型掺杂区。

7、如权利要求1所述的动态随机存取存储器的存储单元，其中该第二电极包括一掺杂多晶硅层。

8、如权利要求1所述的动态随机存取存储器的存储单元，其中该堆栈式电容结构还包括一第二电容介电层，配置于该第三电极与该第四电极之间。

9、如权利要求8所述的动态随机存取存储器的存储单元，其中该第二电容介电层的材料包括氮化硅或氧化硅。

10、如权利要求1所述的动态随机存取存储器的存储单元，其中该第三电极包括一掺杂多晶硅层。

11、如权利要求1所述的动态随机存取存储器的存储单元，其中该第四电极包括一掺杂多晶硅层。

12、如权利要求1所述的动态随机存取存储器的存储单元，其中还包括一埋入式N型井区配置于该基底中，且电连接该第一电极；一导体结构配置于该基底上，且电连接该第四电极；一N型掺杂区配置于该基底中，且电连接该埋入式N型井区与该导体结构。

13、一种动态随机存取存储器的阵列结构，包括：

一基底，该基底中具有多个隔离结构，且该些隔离结构定义出多个条状有源区；

多个存储单元，且每二个存储单元位于每一该些条状有源区上；

多条位线，配置成列，且串联每一该些条状有源区的二存储单元；以及

多条字线，与该些位线垂直，且跨过相邻列的每一该些隔离结构，而串接同一行的该些存储单元，

其中每一该些存储单元包括：

一沟槽式电容结构，位于该基底的一沟槽中，且该沟槽式电容结构具有一第一电极与一第二电极，其中该第一电极位于该沟槽底部的该基底中，该第二电极位于该沟槽中；

一晶体管，该晶体管具有一栅极、一第一源/漏极与一第二源/漏极，其中该栅极位于该沟槽式电容结构侧边的该基底上，该第一源/漏极位于该栅极与该沟槽式电容结构之间的该基底中，该第二源/漏极位于该栅极侧边的该基底中；以及

一堆栈式电容结构，该堆栈式电容结构具有一第三电极与一第四电极，其中该第三电极位于该晶体管的该栅极与该沟槽式电容结构之间的该基底上，该第四电极位于该基底上方，且位于第三电极上，且

其中该第二电极和该第三电极与该第一源/漏极电连接，该第一电极与该第四电极电连接。

14、如权利要求13所述的动态随机存取存储器的阵列结构，其中还包括一导电带，配置于该晶体管的该栅极与该沟槽式电容结构之间的该基底中，且位于该沟槽式电容结构侧边，该导电带电连接该沟槽式电容结构的第二电极与该晶体管的该第一源/漏极。

15、如权利要求14所述的动态随机存取存储器的阵列结构，其中该导电带包括一埋入式掺杂带。

16、如权利要求13所述的动态随机存取存储器的阵列结构，其中该沟槽式电容结构还包括一第一电容介电层，配置于该第一电极与该第二电极之间。

17、如权利要求16所述的动态随机存取存储器的阵列结构，其中该第一电容介电层的材料包括氮化硅或氧化硅。

18、如权利要求13所述的动态随机存取存储器的阵列结构，其中该第一电极包括一N型掺杂区。

19、如权利要求13所述的动态随机存取存储器的阵列结构，其中该第二电极包括一掺杂多晶硅层。

20、如权利要求13所述的动态随机存取存储器的阵列结构，其中该堆栈式电容结构还包括一第二电容介电层，配置于该第三电极与该第四电极之间。

21、如权利要求20所述的动态随机存取存储器的阵列结构，其中该第二电容介电层的材料包括氮化硅或氧化硅。

22、如权利要求13所述的动态随机存取存储器的阵列结构，其中该第三电极包括一掺杂多晶硅层。

23、如权利要求13所述的动态随机存取存储器的阵列结构，其中该第四电极包括一掺杂多晶硅层。

Images