CN100435206C - 平板显示装置及平板显示装置的驱动方法 - Google Patents

Abstract

本发明涉及平板显示装置及平板显示装置的驱动方法，能适用于例如液晶显示装置，对于FRC驱动方式，能将外围电路一体形成在绝缘衬底上，能保证可靠的工作。本发明将图像数据D1分成多个系统D1O、D1E使得各系统中与对应的伪灰度的显示相关的变化模式相同，对每一个系统D1O、D1E生成表示变化模式的信号模式SP，再对图像数据D1O、D1E进行调制。

Description

平板显示装置及平板显示装置的驱动方法

技术领域

本发明涉及平板显示装置及平板显示装置的驱动方法，能适用于例如液晶显示装置.本发明对于FRC驱动方式，能将外围电路一体形成在绝缘衬底上，能保证可靠的工作.

背景技术

以往，例如在专利第2804686号说明书等中，对于液晶显示装置提出了利用所谓FRC(Frame Rate Control：帧比率控制)显示高灰度的图像的方法.

这里，FRC如图13所示，是下述这样的方法：利用2n灰度和2(n+1)灰度以帧为单位切换1个象素的灰度，由此，利用人的视觉特性引起的时间轴方向的积分效应来表现这些2n灰度和2(n+1)灰度中间的(2n+1)灰度，使用灰度数少的液晶显示面板来显示高灰度的图像.FRC像这样，以帧为单位切换1个象素的灰度，通过与图13的对比如图14所示，在垂直方向和水平方向连续的象素间改变这样的灰度变化模式，使得也利用空间方向的积分效应来表现中间(2n+1)灰度，由此，利用人的视觉特性引起的空间方向的积分效应来防止闪烁的发生。再有，在下面的说明中，将像这样通过FRC的驱动并利用视觉上的积分效应生成的中间灰度称作伪灰度，而将为了显示这样的伪灰度而对各象素设定的灰度称作真灰度.

通常认为：利用这样的FRC进行的液晶显示面板的驱动通过与图14的对比如图15所示，对于利用帧反转、行反转等对各象素的施加电压极性的切换，每2帧执行这样的灰度切换，由此，可以防止对液晶的施加电压的非对称化.再有，在图15中，利用符号+和-来表示该极性。

由此，该现有的FRC液晶显示装置向外围电路输入显示对象的图像数据，与该图像数据的低位比特值对应调制高位侧比特，并利用该高位侧比特的图像数据来驱动液晶显示面板.

另外，近年来，通常的液晶显示装置通过在呈矩阵状配置象素的绝缘衬底上一体形成水平驱动电路、垂直驱动电路等驱动电路，使整体构成简化，进而实现小型化和窄框缘化.再有，现有的液晶显示装置对这样的绝缘衬底使用玻璃衬底。由此，即使对于FRC液晶显示装置，也希望将FRC固有的外围电路和水平驱动电路等一起一体形成在绝缘衬底上.

但是，当将FRC固有的外围电路一体形成在绝缘衬底上时，通过低温多晶硅TFT(薄膜晶体管)和CGS(连续粒状结晶硅)等而作成半导体元件，这些半导体元件与硅衬底的半导体元件相比，具有工作速度慢且工作速度的离散大的缺点.

对此，如上所述，FRC必须与图像数据的低位侧比特值对应调制高位侧比特，显示面板的分辨率越高，越需要进行图像数据的高速处理.

因此，FRC平板显示装置单单将FRC固有的外围电路一体形成在绝缘衬底上，存在不能保证可靠工作的问题.

【专利文献1】专利第2804686号说明书

发明内容

本发明是考虑以上各点而提出的，其目的在于提供一种平板显示装置及平板显示装置的驱动方法，对于FRC驱动方式，能够将外围电路一体形成在绝缘衬底上并保证可靠地工作.

为了解决上述问题，本发明的第1方面发明中，适用于一种平板显示装置，其以帧为单位在与相邻象素之间通过不同的变化模式使各象素的灰度变化，显示伪灰度的图像，该装置包括：显示部，将象素配置成矩阵状；垂直驱动电路，以行为单位依次选择上述显示部的象素；水平驱动电路，与上述垂直驱动电路进行的象素选择对应地向上述显示部的象素输出驱动信号；以及数据处理电路，处理图像数据再向上述水平驱动电路输出；上述数据处理电路具有：串并变换电路，与对应的上述象素的上述变化模式对应地分开上述图像数据再利用多个系统输出，使得各系统中对应的上述象素的上述变化模式相同；信号模式生成电路，对上述各系统的每一个生成表示上述变化模式的信号模式；以及调制电路，对上述各系统的每一个，与上述图像数据的和上述伪灰度的显示有关的低位侧比特的逻辑值对应，使对应的上述信号模式的逻辑值加到高位侧比特上，再向上述水平驱动电路输出上述各系统的图像数据.

此外，本发明的第4方面发明中，适用于平板显示装置的驱动方法，与图像数据的低位侧比特对应调制高位侧比特再生成调制数据，利用上述调制数据驱动呈矩阵状配置的象素，由此以帧为单位在与相邻象素之间通过不同的变化模式使各象素的灰度变化，显示伪灰度的图像，其中，与对应的上述象素的上述变化模式对应地分开上述图像数据再利用多个系统输出，使得各系统中对应的上述象素的上述变化模式相同，对上述各系统的每一个，与上述图像数据的上述低位侧比特的逻辑值对应，使表示上述变化模式的信号模式的逻辑值加到高位侧比特上，再调制上述各系统的上述图像数据，由此生成上述调制数据.

按照本发明第1方面发明的构成，适用于一种平板显示装置，其以帧为单位在与相邻象素之间通过不同的变化模式使各象素的灰度变化，显示伪灰度的图像，包括：显示部，将象素配置成矩阵状；垂直驱动电路，以行为单位依次选择上述显示部的象素；水平驱动电路，与上述垂直驱动电路进行的象素选择对应地向上述显示部的象素输出驱动信号；以及数据处理电路，处理图像数据再向上述水平驱动电路输出；上述数据处理电路具有：串并变换电路，与对应的上述象素的上述变化模式对应地分开上述图像数据再利用多个系统输出，使得各系统中对应的上述象素的上述变化模式相同；信号模式生成电路，对上述各系统的每一个生成表示上述变化模式的信号模式；以及调制电路，对上述各系统的每一个，与上述图像数据的和上述伪灰度的显示有关的低位侧比特的逻辑值对应，使对应的上述信号模式的逻辑值加到高位侧比特上，再向上述水平驱动电路输出上述各系统的图像数据；那么在信号模式生成电路中，只要生成信号模式使得逻辑值按每行切换即可，由此，即使延迟时间长且延迟时间离散大的情况，也可以可靠地生成信号模式，由此，对于FRC驱动方式，可以将外围电路一体形成在绝缘衬底上并保证可靠地工作.

按照本发明第4方面发明的构成，可以提供一种平板显示装置的驱动方法，对于FRC驱动方式，可以将外围电路一体形成在绝缘衬底上并保证可靠地工作.

为了解决上述问题，本发明的第5方面发明中，适用于一种平板显示装置，以帧为单位在与相邻象素之间通过不同的变化模式使各象素的灰度变化，显示伪灰度的图像，包括：显示部，将象素配置成矩阵状；垂直驱动电路，以行为单位依次选择上述显示部的象素；水平驱动电路，与上述垂直驱动电路进行的象素选择对应地向上述显示部输出驱动信号；以及数据处理电路，处理图像数据再向上述水平驱动电路输出；上述数据处理电路具有：信号模式生成电路，生成表示上述变化模式的信号模式；以及调制电路，与上述图像数据的和上述伪灰度的显示有关的低位侧比特的逻辑值对应，使对应的上述信号模式的逻辑值加到高位侧比特上，再向上述水平驱动电路输出上述图像数据，上述调制电路具有：低位侧的加法电路，与和上述伪灰度的显示有关的低位侧比特的逻辑值对应，使对应的上述信号模式的逻辑值加到上述高位侧比特的低位侧P比特上；高位侧的加法电路，对上述高位侧比特的除了上述低位侧P比特的高位侧Q比特，计算在上述低位侧的加法电路的最高位比特发生了进位时的相加结果；以及选择电路，与上述进位对应，有选择地输出上述高位侧的加法电路的相加结果、上述高位侧的Q比特；向上述水平驱动电路输出由上述低位侧的加法电路的相加结果和上述选择电路的选择结果产生的图像数据.

按照本发明第5方面发明的构成，上述调制电路具有：低位侧的加法电路，与和上述伪灰度的显示有关的低位侧比特的逻辑值对应，使对应的上述信号模式的逻辑值加到上述高位侧比特的低位侧P比特上；高位侧的加法电路，对上述高位侧比特的除了上述低位侧P比特的高位侧Q比特，计算在上述低位侧的加法电路的最高位比特发生了进位时的相加结果；以及选择电路，与上述进位对应，有选择地输出上述高位侧的加法电路的相加结果、上述高位侧Q比特；向上述水平驱动电路输出由上述低位侧的加法电路的相加结果和上述选择电路的选择结果产生的图像数据；那么可以将作为信号模式的加法对象的图像数据的高位侧比特分成高位侧Q比特和低位侧P比特再同时进行并行处理.由此，即使延迟时间长且延迟时间离散大，也可以可靠地对图像数据进行调制和处理，由此，对于FRC驱动方式，可以将外围电路一体形成在绝缘衬底上并保证可靠地工作.

按照本发明，对于FRC驱动方式，能够将外围电路一体形成在绝缘衬底上并保证可靠地工作.

附图说明

图1是表示本发明实施例的液晶显示装置的方框图.

图2是表示图1的液晶显示装置的数据处理电路的方框图.

图3是表示图2的数据处理电路中的FRC处理电路的方框图.

图4是用来说明未将图像数据分成两半时的处理的时序图.

图5是用来说明图2的数据处理电路中的串并变换电路的工作的时序图.

图6是表示信号模式的逻辑值的切换的时序图.

图7是表示图3的FRC处理电路中的信号模式发生电路的方框图.

图8是用来说明图7的信号模式发生电路的工作的时序图.

图9是用来说明图3的FRC处理电路中的调制电路的工作的时序图.

图10是表示水平驱动电路的部分构成的连接图.

图11是用来说明基准电压极性的切换的时序图.

图12是用来说明各象素的驱动的时序图.

图13是用来说明FRC的概略图.

图14是表示与FRC中的相邻象素的关系的概略图.

图15是表示与对象素施加的电压的极性切换的关系的概略图.

具体实施方式

下面，适当参照附图详细说明本发明的实施例.

【实施例1】

(1)实施例的构成

图1是表示本发明实施例的作为平板显示装置的液晶显示装置的方框图.该液晶显示装置1在形成显示部3的绝缘衬底上一体形成显示部3的外围电路，利用FRC驱动方式显示高灰度的图像.因此，液晶显示装置1可以利用TFT、CGS等形成水平驱动电路等的半导体元件.

即，该液晶显示装置1在作为绝缘衬底的玻璃衬底2上呈矩阵状配置液晶象素而形成显示部3，利用分别配置在显示部3的上下的水平驱动电路4O、4E和配置在显示部3的侧面的垂直驱动电路5驱动该显示部3来显示彩色图像.因此，显示部3例如在水平方向依次循环对各象素设置红色、绿色、蓝色的滤色片.液晶显示装置1生成图像数据D1，该数据用来与该显示部3中的滤色片的配置对应按光栅扫描的顺序依次循环进行6位的各色数据的显示，该图像数据D1和主时钟信号、水平同步信号、垂直同步信号等一起从信号输入端子6输入.

接口(IF)7输入从该信号输入端子6输入的各种信号并输出到各部，时序发生器(TG)8利用经该接口7输入的主时钟信号、水平同步信号、垂直同步信号等生成并输出该液晶显示装置1工作所需要的各种工作基准信号.垂直驱动电路5按照该时序发生器8输出的工作基准信号进行工作，以行为单位依次选择构成显示部3的各象素.

在液晶显示装置1中，与该垂直驱动电路5进行的以行为单位的象素的选择对应，由水平驱动电路4O、4E驱动各象素的信号线，显示所要的图像.因此，在液晶显示装置1中，由数据处理电路10处理从信号输入端子6输入的图像数据D1再分配给水平驱动电路4O、4E，由水平驱动电路4O、4E驱动显示部3.

这里，图2示出表示该数据处理电路10的方框图.这里在数据处理电路10中，串并变换电路11在用同一伪灰度显示在水平方向连续的象素时，将依次输入表示真灰度是同一变化模式的组的图像数据D1分成两半后再输出.

这里，该实施例的液晶显示装置1将6位图像数据D1(D1〔0〕～D1〔5〕)的最低位比特D1〔0〕用伪灰度来表现，因此，对于图15，如上所述，在水平方向连续的象素中，使真的灰度变化.即，在水平方向的奇数号的象素A中，在连续4帧的开头的2帧显示2n灰度，接下来的2帧显示2(n+1)灰度.在接下来的偶数号的象素B中，相反，在开头的2帧显示2(n+1)灰度，接下来的2帧显示2n灰度.在下一行的象素C、D中，它们的关系正好相反.因此，在该实施例中，与奇数号和偶数号的象素对应，将按光栅扫描的顺序依次输入的图像数据交替分配给与奇数号象素有关的系统和与偶数号象素有关的系统，再输出.

即，串并变换电路11将图像数据D1的各位D1〔0〕～D1〔5〕分别输入给二分割(振り分け)电路12A～12F.这里，各二分割电路12A～12F的构成相同，在利用电平移动电路13使图像数据D1的各位D1〔0〕～D1〔5〕分别移动到适合于该数据处理电路10的处理的信号电平之后，由D触发器电路(DFF)14、15交替锁存.因此，串并变换电路11分别利用二分割电路12A～12F将图像数据D1的各位D1〔0〕～D1〔5〕分成2系统的图像数据D1O和D1E，再输出.

FRC处理电路16O和16E分别从串并变换电路11输入各系统的图像数据D1O和D1E，将6位的各系统的图像数据D1O和D1E变换成用于FRC的驱动的5位图像数据S1O和S1E，再输出.

这里，如图3所示，FRC处理电路16O利用信号模式发生电路19O生成表示伪灰度显示中的真灰度的变化模式的信号模式SP，与图像数据D1O的最低位比特D1O〔0〕的逻辑值对应，利用调制电路20，使该信号模式SP的逻辑值加到高位比特D1〔1〕～D1〔5〕上，由此，用信号模式SP调制图像数据D1O的高位比特D1O〔1〕～D1O〔5〕，生成FRC驱动的5位图像数据S1O.

这里，在该实施例中，当以伪灰度显示时，在表示真灰度是同一变化模式的组中，分成图像数据D1O和D1E，并输入各FRC处理电路16O和16E，这里，通过利用信号模式SP生成用于FRC驱动的图像数据S1O和S1E，可以分别在FRC处理电路16O和16E中的信号模式SP中，以行为单位切换逻辑值.因此，在该实施例中，对于FRC驱动方式，可以将外围电路一体形成在绝缘衬底上并保证可靠的工作。

即，如图4所示，对于图15如上所述，当在水平方向邻接的象素中利用不同的变化模式改变真灰度来表现伪灰度时，对于按光栅扫描的顺序输入的图像数据D1(图4(A))，必须使每一位的信号模式SP变化，与此相对(图4(B))，当利用在玻璃衬底上一体形成的半导体元件生成信号模式时，会产生时间延迟T1，此外，还会增大该延迟时间T1的离散.

由此，对于利用这样的信号模式SP处理的图像数据S1(图4(C))，在以时钟信号CK(图4(D))为基准进行采样处理情况等中，不能充分确保时间裕度，由此不能保证可靠地工作。

但是，通过与图4的对比如图5所示，当像该实施例那样对每一个同一变化模式分开处理图像数据D1O和D1E时(图5(A)和(C))，可以对各组省略图像数据D1O和D1E的各位的信号模式SP的切换，而以行为单位切换信号模式SP的逻辑值即可(图5(B)和(D))，相应地可以充分确保时间裕度，保证可靠的工作.再有，对于这些信号模式SP中的逻辑值的切换，如图6(A)和(B)所示，可以在时间裕度充分的水平消隐期间执行，这时，也可以确保充分的裕度.

这里，图7是表示FRC处理电路16O的信号模式发生电路19O的方框图.另外，这里另一系统的FRC处理电路16E除了信号模式SP的逻辑值不同这一点之外，和该FRC处理电路16O的构成相同，因此，下面，只详细说明FRC处理电路16O的构成.这里，信号模式发生电路19O分别向T触发器电路(TFF)21、22输入水平同步信号HD和垂直同步信号VD，这里分别将水平同步信号HD、垂直同步信号VD作为触发生成信号电平切换的时序信号HDD、VDD、IVDD.信号模式发生电路19O利用与电路23，将以从T触发器电路22输出的垂直同步信号VD为基准的时序信号VDD作为选通脉冲，向或电路24输出以从T触发器电路21输出的水平同步信号HD为基准的时序信号HDD.此外，利用反相电路25、26生成以该垂直同步信号VD、水平同步信号HD为基准的时序信号VDD、HDD的反相信号，经与电路27向或电路24输出该反相信号.由此，信号模式发生电路19O利用或电路24生成将水平同步信号HD、垂直同步信号VD的信号电平反转后的时序信号.

信号模式发生电路19O将T触发器电路22的反相输出IVDD输入到T触发器电路29，由此，每2帧，与垂直同步信号VD同步生成信号电平切换的时序信号.信号模式发生电路19O利用与电路30，将T触发器电路29的输出信号作为选通脉冲，向或电路31输出或电路24的输出信号.此外，利用反相电路32生成或电路24的输出信号的反相信号，利用与电路33，将T触发器电路29的反相输出信号作为选通脉冲，向或电路31输出该反相信号.由此，信号模式发生电路19O如图8(A)～(C)所示那样生成信号模式SP：在连续4帧的开头2帧中，奇数行的逻辑值上升，偶数行的逻辑值下降，在接下来的2帧中，奇数行的逻辑值下降，偶数行的逻辑值上升.

与此相对，另一系统的FRC处理电路16E生成和该信号模式发生电路19O的信号模式SP的逻辑值相反的信号模式.

但是，调制电路20(图3)在图像数据D1O的最低位比特D1O〔0〕是逻辑值1的情况下，将信号模式SP的逻辑值加到高位比特D1〔1〕～D1〔5〕上，由此，用信号模式SP调制图像数据D1O的高位比特D1O〔1〕～D1O〔5〕，再生成用于FRC驱动的图像数据S1O.

即，在调制电路20中，与电路40通过输入图像数据D1O的各位D1O〔0〕～D1O〔5〕，在图像数据D1O的所有位是逻辑值0之外的情况下，输出指示加法电路41～45进行运算的控制信号.与电路46将图像数据D1O的最低位比特D1O〔0〕作为选通脉冲，输出信号模式SP，由此，只限在该最低位比特D1O〔0〕是逻辑1的情况下，向加法电路41输出信号模式SP的逻辑值.

加法电路41～45分别分配给图像数据D1O的除最低位比特D1O〔0〕之外的各位D1O〔1〕～D1O〔5〕，当从与电路40输出的控制信号上升时，分别输出逻辑1的输出值S1O(S1O〔1〕～S1O〔5〕).此外，在这些加法电路41～45中，低位侧3比特的加法电路41～43利用从与电路46输出的控制信号的上升沿，使信号模式SP的逻辑值加到图像数据D1O的低位侧3位D1O〔1〕～D1O〔3〕上，并输出相加的结果S1O〔1〕～S1O〔3〕.即，这3位D1O〔1〕～D1O〔3〕中的最低位比特D1O〔1〕的加法电路41输出该最低位比特D1O〔1〕和信号模式SP的相加结果的1位S1O〔1〕和进位C1，接着，加法电路42将对应的图像数据D1O的1位D1O〔2〕和低位侧加法电路41的进位C1相加，输出相加结果的1位S1O〔2〕和进位C2.接着，加法电路43将对应的图像数据D1O的1位D1O〔3〕和低位侧加法电路42的进位C2相加，输出相加结果的1位S1O〔3〕和进位C3.

与此相对，高位侧2比特D1O〔4〕、D1O〔5〕的加法电路44、45利用低位侧最高位的加法电路43计算发生进位C3时的相加结果并输出.即，加法电路44、45中的低位侧的加法电路44将逻辑1加到对应的图像数据D1O的1位D1O〔4〕上，输出相加结果的1位和进位C4。接着，加法电路45将对应的图像数据D1O的1位D1O〔5〕和加法电路44的进位C4相加，输出相加结果的1位.

调制电路20利用选择电路48、49，与低位侧进位C3的逻辑值对应，选择这些加法电路44、45引起的从低位侧发生了进位C3时的相加结果的2位或输入这些加法电路44、45的在低位侧没有发生任何进位C3时的2位，将该选择的2位作为高位侧2位的相加结果S1O〔4〕、S1O〔5〕输出.

因此，调制电路20在n位加法电路的加法处理中，对高位侧规定位，事先只在高位侧对发生了从低位侧进位时的和值进行相加，利用低位侧的进位输出该准备好的相加值或未进行任何相加处理的高位侧比特，对于FRC的驱动方式，能将外围电路一体形成在绝缘衬底上，能保证可靠地工作.此外，这时通过像这样将与事先的计算有关的高位侧比特的位数设定为比低位侧比特的位数少的位数，可以在低位侧比特的加法处理结束之后可靠地输出所有的位的相加结果.

即，这样当对规定位的图像数据的最低位比特的信号模式SP的逻辑值进行加法处理时，对高位侧比特必须进行从低位侧比特的进位处理，等待低位侧比特的处理之后，再进行加法处理.因此，越是高位侧比特延迟时间越长，延迟时间的离散越大.因此，在以时钟信号CK为基准对相加结果进行采样后再进行处理等情况下，不能充分确保时间裕度，不能保证可靠地工作.

但是，若像该实施例那样，在低位侧规定位的加法处理的同时，并列地事先在高位侧比特计算发生了进位时的相加结果，利用低位侧的进位有选择地输出该准备的相加值或未进行任何加法处理的高位侧比特，则对于该事先准备的高位侧比特，可以将对低位侧比特的延迟时间的发生大致设定为0，因此，对于FRC的驱动方式，能将外围电路一体形成在绝缘衬底上，能保证可靠的工作.

此外，特别是，这样若将与事先的计算有关的高位侧比特的位数设定为比低位侧比特的位数少的位数，则可以在低位侧比特的加法处理结束之后可靠地输出所有的位的相加结果，因此，对于FRC的驱动方式，能将外围电路一体形成在绝缘衬底上，能保证可靠的工作.

FRC处理电路16O和16E通过这些处理，分别将6位图像数据D1O和D1E变换成FRC驱动的5位图像数据S1O和S1E再输出(图2).相位调整电路51对从FRC处理电路16O和16E输出的图像数据S1O和S1E进行相位调整后再输出.

即，如图9所示，利用时钟信号CK(图9(B))将依次输入的图像数据D1(图9(A))分成2个系统，当利用FRC处理电路16O对其中的1个系统的图像数据D1O(图9(C))进行处理时，依次延迟输出作为处理结果的相加结果S1O〔1〕～S1O〔5〕(图9(D1)～(D5)).因此，当处理这些相加结果时，采样的时间裕度便减少了.

因此，相位调整电路51将图像数据S1O和S1E的各位输出输入D触发器电路52，这里，利用时钟信号CK锁存该各位输出再输出(图9(E1)～(E5)).因此，在该实施例中，当利用采样时钟信号SCK进行采样处理时(图9(F))，将各位的时间裕度设定成一样，由此，对于FRC的驱动方式，能将外围电路一体形成在绝缘衬底上，能保证可靠的工作.

于是，数据处理电路10将这样相位调整后的各位输出输入电平调整电路53，利用电平移动电路54使各位输出的电平移动再输出.

水平驱动电路4O和4E连接在显示部3上，在显示部3的水平方向连续的象素中，分别对奇数列和偶数列的象素输出驱动信号，与此对应，从数据处理电路10输入奇数列和偶数列的图像数据dO和dE，再生成驱动信号.再有，水平驱动电路4O和4E除了处理对象的图像数据和驱动信号的输出对象不同之外，其余的构成相同，因此，下面只说明水平驱动电路4O的构成，省略对水平驱动电路4E的重复说明.

即，水平驱动电路4O利用水平移位寄存器63依次传送对图像数据dO进行采样的采样时钟信号SCK，同时，利用该水平移位寄存器63传送的采样时钟信号SCK，在采样锁存电路64中依次锁存图像数据dO，然后，传送给顺序排列的锁存电路65。因此，水平驱动电路4O按照光栅扫描的顺序，以行为单位取入依次连续的图像数据dO.

数模变换电路(DA)66利用已取入该顺序排列的锁存电路65中的图像数据，选择由VCOM控制电路67控制切换极性的基准电压V0～V31，生成各信号线的驱动信号再输出.

即，如图10所示，基准电压发生电路68利用将电阻R1～R31串联连接的串联电路对原基准电压进行分压，生成多个基准电压V0～V31.基准电压发生电路68如图11所示，利用由从VCOM控制电路67输出的控制信号

和该控制信号

的反相信号切换工作的开关电路69～72对每一行切换由该串联电路分压的原基准电压的极性.

数模变换电路66(图10)与和该水驱动电路4O的驱动有关的信号线SIG对应，设置多个数模变换部74，向各数模变换部74分别输入已取入顺序排列的锁存电路65的图像数据dO(dO〔1〕～dO〔5〕).这里，数模变换部74利用由TFT的串联电路构成的开关电路，与图像数据dO(dO〔1〕～dO〔5〕)的逻辑值对应地选择从基准电压发生电路68输出的基准电压V0～V31并输出.

因此，水平驱动电路4O如图12所示，以行为单位切换基准电压的极性(图12(A))，在4帧周期中，利用与相邻象素不同的模式切换各象素的灰度.图12(D1)～(D4)是当由2个灰度显示图15中由符号A～D表示的水平方向和垂直方向上连续的2×2象素时这些象素A～D的施加电压的变化，图12(B)和(C)是指示选择这些2×2象素中的各行象素的垂直驱动电路5的选通脉冲信号G1和G2.

(2)实施例的工作

在以上构成中，该液晶显示装置1(图1)按照光栅扫描顺序依次输入重复红色、绿色、蓝色的色数据的图像数据D1，该图像数据D1经接口7输入数据处理电路10，这里，分成水平驱动电路4O和4E.在液晶显示装置1中，利用这样输入水平驱动电路4O和4E的图像数据dO和dE，在水平驱动电路4O和4E中生成显示部3的各信号线的驱动信号，由垂直驱动电路5以行为单位选择的显示部3的各象素利用该驱动信号进行驱动，在显示部3上显示彩色图像.

在液晶显示装置1中，驱动与这样的驱动有关的各象素，利用与相邻象素间不同的变化模式使灰度以帧为单位变化，由此，利用FRC驱动显示伪灰度.

在该液晶显示装置1中，为了和该FRC的驱动对应，在数据处理电路10中，利用串并变换电路11将依次输入的图像数据D1与对应的象素变化模式对应分成多个系统，使各系统中变化模式相同.在该实施例中，通过利用伪灰度来显示6位图像数据D1的最低位比特D〔0〕，将图像数据D1分成2系统的图像数据D1O和D1E.然后，对于与这样分开的图像数据D1有关的各系统的变化模式，分别以行为单位切换逻辑值.

在液晶显示装置1中，各系统的图像数据D1O和D1E分别输入FRC处理电路16O和16E，这里，表示这些各系统的变化模式的信号模式SP由信号模式发生电路19O和19E生成(图3).然后，对于该信号模式SP，可以通过与变化模式对应分别以行为单位切换逻辑值来形成，因此，在该实施例中，可以确保对与该信号模式SP有关的延迟时间的产生和延迟时间的离散有充分的时间裕度.所以，在液晶显示装置1中，对于FRC的驱动方式，能将外围电路一体形成在绝缘衬底上，能保证可靠的工作.

该信号模式SP在与电路46中，利用和伪灰度的显示有关的图像数据DIO和D1E的最低位比特作为选通脉冲，向加法电路41输出，由此，与和该伪灰度的显示有关的低位侧比特的逻辑值对应，使对应的信号模式SP的逻辑值与图像数据DIO和D1E的高位侧比特相加，生成系统的图像数据S1O和S1E.于是，在与这样的伪灰度的处理有关的加法处理中，因必须在高位侧比特侧进行低位侧比特发生的进位处理，故不能避免延迟时间的产生，当像该实施例那样在玻璃衬底上形成时，该延迟时间长、且离散，在后级处理中，不能确保充分的时间裕度.

因此，在该实施例中，进行该加法处理的图像数据S1O和S1E利用相位调整电路51调整相位后，通过图像数据dO和dE，分别输入水平驱动电路4O和4E.因此，在该实施例中，设定成即使是水平驱动电路4O和4E的处理，也能够确保充分的时间裕度，所以，对于FRC的驱动方式，能将外围电路一体形成在绝缘衬底上，能保证可靠的工作.

此外，对于与加法处理有关的延迟时间，如上所述，因必须在高位侧比特侧进行低位侧比特发生的进位处理，故越是高位侧比特，延迟时间越长、且延迟时间越离散，因此，不能确保充分的时间裕度.这时，高位侧比特的加法处理没有时间裕度.

因此，在该实施例中，在调制电路20中，与和伪灰度的显示有关的低位侧比特的逻辑值对应，使对应的信号模式SP的逻辑值加到高位侧比特上，调制图像数据，利用低位侧的加法电路41～43，与和伪灰度的显示有关的低位侧比特的逻辑值对应，使对应的信号模式SP的逻辑值加到该高位侧比特的低位侧P比特上.此外，利用高位侧的加法电路44、45，对于除了该高位侧比特的低位侧P比特的高位侧Q比特，计算在低位侧的加法电路41～43的最高位比特发生进位C3时的相加结果，实际上，当最高位比特发生进位C3时，选择高位侧的加法电路44、45的相加结果，再和低位侧的加法电路41、43的相加结果一起输出，当未发生进位C3时，选择输入高位侧的加法电路44、45的高位侧Q比特，再和低位侧的加法电路41、43的相加结果一起输出.

因此，在该液晶显示装置1中，同时并列执行高位侧Q比特和低位侧P比特的加法处理，可以缩短加法处理所要的时间，因此，可以确保充分的与加法处理有关的时间裕度，对于FRC的驱动方式，能将外围电路一体形成在绝缘衬底上，能保证可靠的工作.

此外，这样一来，使高位侧Q比特和低位侧P比特分开处理，并将高位侧Q比特的比特数设定得比低位侧P比特的比特数少，因此，实际上，当低位侧P比特的最高位比特发生进位C3并选择高位侧的加法电路44、45的相加结果输出时，可以可靠地输出所有位的相加结果，因此，对于FRC的驱动方式，能将外围电路一体形成在绝缘衬底上，能保证可靠的工作.

这样一来，输入水平驱动电路4O和4E的图像数据dO和dE可以利用由水平移位寄存器63依次传送的采样时钟信号SCK，由采样锁存电路64和顺序排列的锁存电路65以行为单位取得，由此分配给显示部3的各信号线SIG的系统.此外，这样分配的图像数据利用数模变换电路66的各数模变换部74变换成模拟信号后生成驱动信号，在水平驱动电路4O中，该驱动信号向显示部3的水平方向的奇数列象素输出，在水平驱动电路4E中，该驱动信号向显示部3的水平方向的偶数列象素输出，因此，在液晶显示装置中1中，通过数据处理电路10利用分配给各系统的图像数据来驱动对应的系统的象素，显示彩色图像.

(3)实施例的效果

若按照上述构成，将图像数据分成多个系统，使各系统中与对应的伪灰度的显示有关的变化模式相同，通过对各系统的每一个生成表示变化模式的信号模式再对图像数据进行调制，对于FRC的驱动方式，可以将外围电路一体形成在绝缘衬底上，且能保证可靠的工作.

具体地说，使用伪灰度显示图像数据的最低1位，利用与显示部的水平方向的奇数号的象素和偶数号的象素分别对应的2个系统，将图像数据分开处理，由此，当使用伪灰度显示图像数据的最低1位时，可以保证可靠的工作.

此外，像这样利用2个系统处理图像数据，在显示部的上侧和下侧分别形成与各系统的处理有关的水平驱动电路，由此，可以简化显示部3和水平驱动电路之间的布线，相应地可以形成窄框缘的液晶显示装置.

【实施例2】

在上述实施例中，叙述了利用伪灰度表现图像数据的最低1位的情况，但本发明不限于此，也可以广泛地应用于利用伪灰度表现各种位数的情况.

此外，在上述实施例中，叙述了将外围电路一体形成在玻璃衬底上的情况，但本发明不限于此，也可以广泛地应用于在各种绝缘衬底上一体形成外围电路的情况.

此外，在上述实施例中，叙述了将本发明用于液晶显示装置的情况，但本发明不限于此，也可以广泛地应用于有机EL元件的显示装置等各种平板显示装置.

本发明涉及平板显示装置及平板显示装置的驱动方法，例如，可以应用于液晶显示装置.

Claims (7)

1.一种平板显示装置，以帧为单位在与相邻象素之间通过不同的变化模式使各象素的灰度变化，显示伪灰度的图像，其特征在于，包括：

显示部，将象素配置成矩阵状；

垂直驱动电路，以行为单位依次选择上述显示部的象素；

水平驱动电路，与上述垂直驱动电路进行的象素选择对应地向上述显示部的象素输出驱动信号；以及

数据处理电路，处理图像数据再向上述水平驱动电路输出，

上述数据处理电路具有：

串并变换电路，与对应的上述象素的上述变化模式对应地分配上述图像数据再利用两个系统输出，使得各系统中对应的上述象素的上述变化模式相同；

信号模式生成电路，对上述各系统的每一个生成表示上述变化模式的信号模式；以及

调制电路，对上述各系统的每一个，在上述图像数据的最低位比特是逻辑值1的情况下，使对应的上述信号模式的逻辑值加到高位侧比特上，再向上述水平驱动电路输出上述各系统的图像数据。

2.权利要求1记载的平板显示装置，其特征在于：

上述串并变换电路通过与上述显示部中的水平方向的奇数号的象素和偶数号的象素分别对应的两个系统来输出上述图像数据。

3.权利要求2记载的平板显示装置，其特征在于：

上述水平驱动电路中，与上述两个系统的图像数据的各系统的处理有关的驱动电路分别在上述显示部的上侧和下侧形成。

4.一种平板显示装置的驱动方法，与图像数据的低位侧比特对应调制高位侧比特再生成调制数据，利用上述调制数据驱动呈矩阵状配置的象素，由此，以帧为单位在与相邻象素之间通过不同的变化模式使各象素的灰度变化，显示伪灰度的图像，其特征在于：

与对应的上述象素的上述变化模式对应地分配上述图像数据再利用两个系统输出，使得各系统中对应的上述象素的上述变化模式相同，

对上述各系统的每一个，在上述图像数据的最低位比特是逻辑值1的情况下，使表示上述变化模式的信号模式的逻辑值加到高位侧比特上，再调制上述各系统的上述图像数据，由此生成上述调制数据。

5.一种平板显示装置，以帧为单位在与相邻象素之间通过不同的变化模式使各象素的灰度变化，显示伪灰度的图像，其特征在于，包括：

显示部，将象素配置成矩阵状；

垂直驱动电路，以行为单位依次选择上述显示部的象素；

水平驱动电路，与上述垂直驱动电路进行的象素选择对应地向上述显示部输出驱动信号；以及

数据处理电路，处理图像数据再向上述水平驱动电路输出，

上述数据处理电路具有：

串并变换电路，与对应的上述象素的上述变化模式对应地分配上述图像数据再利用两个系统输出，使得各系统中对应的上述象素的上述变化模式相同；

信号模式生成电路，生成表示上述变化模式的信号模式；以及

调制电路，在上述图像数据的最低位比特是逻辑值1的情况下，使对应的上述信号模式的逻辑值加到高位侧比特上，再向上述水平驱动电路输出上述图像数据，

上述调制电路具有：

低位侧的加法电路，在上述最低位比特是逻辑值1的情况下，使对应的上述信号模式的逻辑值加到上述高位侧比特的低位侧P比特上；

高位侧的加法电路，对上述高位侧比特的除了上述低位侧P比特的高位侧Q比特，计算在上述低位侧的加法电路的最高位比特发生了进位时的相加结果；以及

选择电路，与上述进位对应，有选择地输出上述高位侧的加法电路的相加结果、上述高位侧的Q比特，

向上述水平驱动电路输出由上述低位侧的加法电路的相加结果和上述选择电路的选择结果产生的图像数据。

6.权利要求5记载的平板显示装置，其特征在于：上述低位侧P比特的比特数设定得比上述高位侧Q比特的比特数多。

7.权利要求5记载的平板显示装置，其特征在于：

上述数据处理电路具有：串并变换电路，与对应的上述象素的上述变化模式对应地分配上述图像数据再利用多个系统输出，使得各系统中对应的上述象素的上述变化模式相同，

对上述各系统的每一个设置上述调制电路、上述信号模式生成电路。

Images