CN100430912C

CN100430912C - 一种智能卡驱动方法

Info

Publication number: CN100430912C
Application number: CNB2005101262619A
Authority: CN
Inventors: 杨锐; 陈坚; 李德星
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2005-12-02
Filing date: 2005-12-02
Publication date: 2008-11-05
Anticipated expiration: 2025-12-02
Also published as: CN1979457A

Abstract

本发明公开了一种智能卡驱动方法，包括如下步骤：(1)嵌入式系统芯片中串口的发送引脚和接收引脚与所述智能卡的输入/输出引脚相连，以实现通信；(2)嵌入式系统芯片对智能卡进行状态控制；以及(3)嵌入式系统芯片与智能卡之间的数据收发和收发过程中的纠错处理。通过使用本方法可以在保证数据传输速率和纠错性能的前提下，使得系统中无需使用专门的智能卡管理芯片，从而能够提高产品的自有知识产权比例，并使其在大规模应用中能有效降低成本，进而提高产品的市场竞争力。

Description

一种智能卡驱动方法

技术领域

本发明涉及到智能卡，特别是涉及到通信领域智能卡的驱动方法。

背景技术

智能卡是一种小型的嵌入式系统，主要用于存储和管理一些用户信息，例如手机领域的UIM卡，SIM卡，PIM卡等都属于智能卡。由于智能卡对时序的特殊要求，在当前各种使用智能卡的系统中，一般需要一块专门的芯片用于管理系统与智能卡之间的交互，如智能卡的状态控制、与智能卡之间的数据传输以及传输过程中的纠错等。如今，随着系统中智能卡的大量使用，用于智能卡管理的芯片所带来的成本也越来越大。

针对这种情况，本发明提出了一种智能卡的驱动方法，在嵌入式系统中利用软件控制来驱动智能卡，使得系统中无需使用专门的智能卡管理芯片，从而可以有效的降低系统成本。

发明内容

本发明所要解决的技术问题是在不使用专用驱动芯片的前提下，根据ISO/IEC 7816标准，通过嵌入式系统芯片及其自带的串口实现与智能卡之间的通信。

为实现上述目的，本发明提出了一种智能卡驱动方法，包括如下步骤：(1)嵌入式系统芯片中串口的发送引脚和接收引脚与所述智能卡的输入/输出引脚相连，以实现通信；(2)嵌入式系统芯片对智能卡进行状态控制；以及(3)嵌入式系统芯片与智能卡之间的数据收发和收发过程中的纠错处理。

进一步，所述状态控制包括冷复位和初始化，其步骤如下：步骤11，对所述智能卡供电，并通过上拉电阻对所述智能卡的输入/输出引脚施加高电平；步骤12，所述嵌入式系统芯片的通用输出口输出低电平，以拉低所述智能卡的复位引脚的电平；步骤13，所述嵌入式系统芯片的时钟输出口打开，并向所述智能卡输入时钟信号；以及步骤14，经过数个时钟周期后，所述嵌入式系统芯片的通用输出口输出高电平，以拉高所述复位引脚电平；以及步骤15，等待所述智能卡返回的复位响应数据，并根据ISO/IEC 7816标准对所述复位响应数据进行解析与处理。

其中，所述步骤15中的复位响应数据在复位引脚电平拉高数个时钟周期之后返回。

进一步，所述状态控制还包括热复位，其步骤如下：步骤21，通过所述上拉电阻对所述智能卡的输入/输出引脚施加高电平；步骤22，所述嵌入式系统芯片的通用输出口输出低电平，以拉低所述智能卡复位引脚的电平；以及步骤23，经过数个时钟周期后，所述嵌入式系统芯片的通用输出口输出高电平，以拉高所述智能卡复位引脚的电平。

进一步，所述状态控制还包括进入空闲模式，其步骤为，在上一个数据包传输结束数个时钟周期后，所述嵌入式系统芯片中时钟输出口关闭，以停止对所述智能卡输入时钟。

另外，所述状态控制还包括退出空闲模式，其步骤包括：步骤31，所述嵌入式系统芯片的时钟输出口打开，以给所述智能卡输入时钟信号；以及步骤32，在时钟信号重新输入数个时钟周期后，进行数据传输。

进一步，所述状态控制还包括卡拒绝与卡去活，其步骤如下：步骤41，所述嵌入式系统芯片的通用输出口输出低电平，以拉低所述智能卡的复位引脚的电平；以及步骤42，关闭所述嵌入式系统芯片的时钟输出口，以停止对所述智能卡输入时钟信号。

进一步，所述数据收发的步骤包括：步骤51，所述智能卡通过输入/输出引脚发出复位响应数据；以及步骤52，所述嵌入式系统芯片从自身串口中读取所述数据，并在所述串口的收发中断处理函数中完成相应的操作。

其中，所述步骤52中在所述串口的收发中断处理函数中完成的相应操作包括：步骤521，根据所述复位响应数据的第一个字节判断所述智能卡的数据所采用的是正逻辑还是反逻辑；步骤522，根据所述复位响应数据的后续字节解析所述智能卡返回的复位响应数据的长度；步骤523，接收所述复位响应数据，并在收完毕后交给上层模块处理，之后进入数据传输状态；以及步骤524，按照ISO/IEC 7816标准，控制所述嵌入式系统芯片对所述智能卡的数据发送和数据接收流程。

所述数据接收过程中的纠错处理步骤包括：若发现当前接收字节有误，则在接收完毕后拉低数据线上电压，以通知智能卡当前数据传送有错，并请求重发。

进一步，所述数据发送过程的纠错处理的步骤包括：步骤61，同时打开所述嵌入式系统芯片的串口的发送中断和接收中断，使得所述串口在发送一个字节数据的同时，也会接收到所发送的字节；步骤62，在接收到自己发送的字节时，所述嵌入式系统芯片启动硬件定时器；以及步骤63，在定时器到时之前，若串口又接收到一个字节，则认为上一字节发送出错，需要重新发送；反之，若定时器到时，而没有收到其它字节，则认为上一字节已被智能卡正确接收，可以继续发送下一字节。

在这里，对发送数据的最后一个发送字节不进行纠错，并且在上层任务中增加重试机制降低其影响。另外，所述纠错过程在所述串口的驱动模块中实现。

为实现上述目的，本发明还提出了一种智能卡驱动装置，由嵌入式系统芯片构成，包括：串口，具有用于连接所述智能卡的输入/输出引脚的接收引脚和发送引脚，以及用于实现纠错处理的驱动模块；通用输出口，用于连接所述智能卡的复位引脚；时钟输出口，用于连接所述智能卡的时钟引脚；以及控制模块，用于控制嵌入式系统芯片各引脚的输出。

其中，所述装置还包括用于连接在所述智能卡的输入/输出引脚与电源之间的上拉电阻。所述串口的发送引脚通过防干扰器件与所述智能卡的输入/输出引脚相连。所述的时钟输出口通过分频器件与所述智能卡的时钟引脚相连。

根据本发明，在保证数据传输速率和纠错性能的前提下，使得系统中无需使用专门的智能卡管理芯片，从而能够提高产品的自有知识产权比例，并使其在大规模应用中能有效降低成本，进而提高产品的市场竞争力。

下面结合附图和详细实施方式对本发明进行详细说明。

附图说明

图1为本发明的硬件连接示意图；以及

图2为本发明的数据传输物理结构图。

具体实施方式

图1为本发明的硬件连接示意图。如图1所示，在嵌入式系统芯片10中包括一个串口13，串口13具有与智能卡20的输入/输出(I/O)引脚23相连的数据收发引脚SIN 11和SOUT 12，用于进行数据传输。其中，SOUT 12先连接防干扰器件40，再与I/O引脚23相连，以降低信号噪声。嵌入式系统芯片10的通用输出口(GPO)14与智能卡20的复位(RST)引脚24相连，并且嵌入式系统芯片10的时钟输出口(MCKO)15通过分频器件50与智能卡20的时钟(CLK)引脚25相连。另外，智能卡20的VCC引脚22与电源直接相连，而其I/O引脚23通过一个上拉电阻30与电源相连用于施加高电平。

这样，根据ISO/IEC 7816标准的规定的时序，通过使用软件方法控制嵌入式系统芯片10的相应端口，就可以控制智能卡20对应引脚的电平信号，从而实现对智能卡20的驱动。对智能卡20的驱动主要包括，状态控制、数据收发以及收发纠错，下面分别对其做详细说明。

根据ISO/IEC 7816标准，对智能卡20的状态控制主要有冷复位和初始化、热复位、进入空闲模式以及卡拒绝和卡去活四种。

对智能卡20进行初始化和冷复位的操作为：

首先，开机上电，通过VCC引脚22对智能卡供电，并且通过上拉电阻30对I/O引脚23施加高电平；

第二步，使GPO 14输出低电平，以拉低RST引脚24的电平；

第三步，打开MCKO 15的时钟输出，向智能卡20输入时钟信号；

第四步，在MCKO 15打开至少400个时钟周期后，智能卡的冷复位操作完成，此时GPO 14输出高电平，以拉高智能卡20的RST引脚24的电平；

最后，等待智能卡返回的ATR(Answer To Reset，复位响应)数据，并根据ISO/IEC 7816标准对ATR数据进行解析与处理，其中，ATR数据应在RST引脚24的电平拉高后的400个时钟周期之后，40000个时钟周期之前返回。

在这里，从MCKO 15输出的时钟信号频率为19.2MHz。

热复位是指在其工作过程中进行复位，对智能卡20进行热复位的操作为：首先，通过上拉电阻30对I/O引脚23施加高电平；然后，从GPO 14输出低电平，以拉低智能卡20中RST引脚24的电平；最后，在MCKO 15打开至少400个时钟周期后，智能卡20的复位操作完成，此时GPO 14输出高电平，以拉高智能卡20的RST引脚24的电平。

智能卡20进入空闲模式的操作为，在上一个数据包传输结束至少1860个时钟周期后，关闭MCKO 15的时钟输出，以停止对智能卡20输入时钟，这时，对时钟输入信号停止在高电平还是低电平没有要求。

智能卡20退出空闲模式的操作为，在需要进行数据传输时打开MCKO 15的时钟输出，以给智能卡输入时钟信号，在时钟重新输入后少700个时钟周期后进行数据传输。

对智能卡20进行卡拒绝以及卡去活的操作为：从GPO 14输出低电平，以拉低智能卡20的RST引脚14的电平；以及，关闭MCKO 15的时钟输出，停止对智能卡输入时钟。

接下来说明控制智能卡进行数据收发的过程。如图1所示，串口13的SIN11和SOUT 12均与智能卡20的I/O引脚23相连，以完成数据的收发和对ATR数据的解析。

在初始化或复位操作完成后，智能卡20从I/O引脚23发出ATR数据，嵌入式系统芯片10从串口13读取这些数据后，在其串口收发中断处理函数中对其完成以下操作：

首先，根据ATR数据的第一个字节判断智能卡20的数据采用的是正逻辑还是反逻辑；

其次，根据后续字节解析智能卡返回的ATR数据长度；

然后，在ATR接收完毕后，交给上层模块处理，此后进入数据传输状态。

最后，按照ISO/IEC 7816标准，利用软件控制嵌入式系统芯片10实现对智能卡的数据发送和数据接收流程。

另外，在数据传输过程中，一个比较重要的问题是如何按照ISO/IEC 7816标准，利用软件实现数据读写过程中的纠错时序。在本发明的优选实施方式中，采用对每一个收发数据进行奇偶校验的方式检测并防止数据传输出错。这里，根据智能卡20的数据传输协议ISO/IEC 7816，采用偶校验的方式。在接收过程中，若接收方发现当前接收字节有误，则在接收完毕后的1～2ETU(基本的时间单元，Elementary Time Unit)内拉低数据线上电压，以通知对方当前数据传送有错，并请求重发。

图2为本发明的数据传输物理结构图。

根据智能卡20数据收发纠错机制的设定，在空闲状态下串口13与I/O引脚23之间的数据线上的电平始终为高；若该电平拉低1～2ETU时间，则串口13认为是智能卡20发送数据的起始位。

串口13在接收数据的过程中，如果接收到的当前字节有误，则在接收完毕后1～2ETU内拉低数据线上的电压，在本发明的实施方式中采用串口13接收到错误字节后立即发送数据“Ox7F”的方法实现，以通知智能卡20当前数据传送有错，并请求智能卡20重发当前数据。

串口13在发送数据的过程中，同时打开其发送中断和接收中断。这样，串口13在发出一个字节的数据时，同时也会接收到所发送的字节。当收到自己发出字节的时，嵌入式系统芯片10将启动一个硬件定时器(未示出)，其定时长度大于10ETU即可，比如12ETU。若定时器到时之前，串口又接收到一个字节，这时将产生一个接收中断或出错中断，则认为上一字节发送出错，需要重新发送上一字节；若定时器到时，并且没有收到其它字节，则认为上一字节已被智能卡正确接收，继续发送下一字节。

值得注意的是，由于某些智能卡的响应过快，且加上嵌入式系统延时的影响，为确保能够兼容各种类型的智能卡，在实际应用中对最后一个发送字节不进行纠错，而是在上层任务中增加重试机制降低其影响，即，上层模块在处理接收到的数据时，若发现数据有错则重新发出上一次的数据请求。

同时，为了不影响正常收发数据时的处理流程，使本发明的方法与采用专用芯片驱动智能卡时正常收发数据的处理流程保持一致，上述发送纠错以及接收纠错过程应当全部在串口驱动模块中实现。这样，对智能卡驱动模块来说，其收发数据的纠错机制可以认为是透明的，而上层软件仍然只需考虑正常收发的处理即可。

这样，通过上述步骤就可以实现利用软件控制来驱动智能卡正常工作，而无需使用专门的驱动芯片。本发明的方法已经在X平台的VX4项目中使用，结果表明智能卡工作正常，并且对项目的成本控制具有明显帮助。

应当指出，虽然通过上述实施方式对本发明进行了描述，然而本发明还可有其它多种实施方式。在不脱离本发明精神和范围的前提下，熟悉本领域的技术人员显然可以对本发明做出各种相应的改变和变形，但这些改变和变形都应当属于本发明所附权利要求及其等效物所保护的范围内。

Claims

1、一种智能卡驱动方法，其特征在于，所述方法包括如下步骤：

(1)嵌入式系统芯片中串口的发送引脚和接收引脚与所述智能卡的输入/输出引脚相连，以实现通信，嵌入式系统芯片中通用输出口与智能卡的复位引脚相连，嵌入式系统芯片的时钟输出口与智能卡的时钟引脚相连；

(2)通过嵌入式系统芯片的通用输出口和时钟输出口，控制智能卡相应引脚的电平信号，对智能卡进行状态控制；以及

(3)嵌入式系统芯片与智能卡之间的数据收发和嵌入式系统芯片对收发过程中的纠错处理。

2、根据权利要求1所述的方法，其特征在于，所述状态控制包括冷复位和初始化，其步骤如下：

步骤11，对所述智能卡供电，并通过上拉电阻对所述智能卡的输入/输出引脚施加高电平；

步骤12，所述嵌入式系统芯片的通用输出口输出低电平，以拉低所述智能卡的复位引脚的电平；

步骤13，所述嵌入式系统芯片的时钟输出口打开，并向所述智能卡输入时钟信号；以及

步骤14，经过至少400个时钟周期后，所述嵌入式系统芯片的通用输出口输出高电平，以拉高所述复位引脚电平；以及

步骤15，等待所述智能卡返回的复位响应数据，并根据ISO/IEC 7816标准对所述复位响应数据进行解析与处理。

3、根据权利要求2所述的方法，其特征在于，所述步骤15中的复位响应数据在复位引脚电平拉高400个时钟周期之后返回。

4、根据权利要求1所述的方法，其特征在于，所述状态控制还包括热复位，其步骤如下：

步骤21，通过上拉电阻对所述智能卡的输入/输出引脚施加高电平；

步骤22，所述嵌入式系统芯片的通用输出口输出低电平，以拉低所述智能卡复位引脚的电平；以及

步骤23，经过时钟输出口打开至少400个时钟周期后，所述嵌入式系统芯片的通用输出口输出高电平，以拉高所述智能卡复位引脚的电平。

5、根据权利要求1所述的方法，其特征在于，所述状态控制还包括进入空闲模式，其步骤为，在上一个数据包传输结束至少1860个时钟周期后，所述嵌入式系统芯片中时钟输出口关闭，以停止对所述智能卡输入时钟。

6、根据权利要求5所述的方法，其特征在于，所述状态控制还包括退出空闲模式，其步骤包括：

步骤31，所述嵌入式系统芯片的时钟输出口打开，以给所述智能卡输入时钟信号；以及

步骤32，在时钟信号重新输入至少700个时钟周期后，进行数据传输。

7、根据权利要求1所述的方法，其特征在于，所述状态控制还包括卡拒绝与卡去活，其步骤如下：

步骤41，所述嵌入式系统芯片的通用输出口输出低电平，以拉低所述智能卡的复位引脚的电平；以及

步骤42，关闭所述嵌入式系统芯片的时钟输出口，以停止对所述智能卡输入时钟信号。

8、根据权利要求1所述的方法，其特征在于，所述数据收发的步骤包括：

步骤51，所述智能卡在冷复位、初始化时，所述智能卡通过输入/输出引脚发出复位响应数据；以及

步骤52，所述嵌入式系统芯片从自身串口中读取所述数据，并在所述串口的收发中断处理函数中完成相应的操作。

9、根据权利要求8所述的方法，其特征在于，所述步骤52中在所述串口的收发中断处理函数中完成的相应操作包括：

步骤521，根据所述复位响应数据的第一个字节判断所述智能卡的数据所采用的是正逻辑还是反逻辑；

步骤522，根据所述复位响应数据的后续字节解析所述智能卡返回的复位响应数据的长度；

步骤523，接收所述复位响应数据，并在接收完毕后交给上层模块处理，之后进入数据传输状态；以及

步骤524，按照ISO/IEC 7816标准，控制所述嵌入式系统芯片对所述智能卡的数据发送和数据接收流程。

10、根据权利要求1所述的方法，其特征在于，数据接收过程中的纠错处理步骤包括：若发现当前接收字节有误，则在接收完毕后拉低数据线上电压，以通知智能卡当前数据传送有错，并请求重发。

11、根据权利要求1所述的方法，其特征在于，数据发送过程中的纠错处理的步骤包括：

步骤61，同时打开所述嵌入式系统芯片的串口的发送中断和接收中断，使得所述串口在发送一个字节数据的同时，也会接收到所发送的字节；

步骤62，在接收到自己发送的字节时，所述嵌入式系统芯片启动硬件定时器；以及

步骤63，在定时器到时之前，若串口又接收到一个字节，则认为上一字节发送出错，需要重新发送；反之，若定时器到时，而没有收到其它字节，则认为上一字节已被智能卡正确接收，可以继续发送下一字节。

12、根据权利要求11所述的方法，其特征在于，对发送数据的最后一个发送字节不进行纠错，并且在上层任务中增加重试机制以降低其影响。

13、根据权利要求11所述的方法，其特征在于，发送纠错过程和/或接收纠错过程在所述串口的驱动模块中实现。

14、一种智能卡驱动装置，包括嵌入式系统芯片，其特征在于，所述嵌入式系统芯片包括：

串口，具有用于连接所述智能卡的输入/输出引脚的接收引脚和发送引脚，以及用于实现纠错处理的驱动模块；

通用输出口，用于连接所述智能卡的复位引脚；

时钟输出口，用于连接所述智能卡的时钟引脚；以及

控制模块，用于控制嵌入式系统芯片各引脚的输出；

控制模块通过嵌入式系统芯片的通用输出口和时钟输出口，控制智能卡相应引脚的电平信号，实现对智能卡的驱动。

15、根据权利要求14所述的装置，其特征在于，还包括用于连接在所述智能卡的输入/输出引脚与电源之间的上拉电阻。

16、根据权利要求14所述的装置，其特征在于，所述串口的发送引脚通过防干扰器件与所述智能卡的输入/输出引脚相连。

17、根据权利要求14所述的装置，其特征在于，所述的时钟输出口通过分频器件与所述智能卡的时钟引脚相连。