CN100426618C - 静电放电防护电路 - Google Patents

静电放电防护电路 Download PDF

Info

Publication number
CN100426618C
CN100426618C CNB2004100919262A CN200410091926A CN100426618C CN 100426618 C CN100426618 C CN 100426618C CN B2004100919262 A CNB2004100919262 A CN B2004100919262A CN 200410091926 A CN200410091926 A CN 200410091926A CN 100426618 C CN100426618 C CN 100426618C
Authority
CN
China
Prior art keywords
field
effect transistor
control circuit
circuit
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100919262A
Other languages
English (en)
Other versions
CN1797890A (zh
Inventor
吴宏基
陈永昌
赖建廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Innolux Corp
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Innolux Corp filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNB2004100919262A priority Critical patent/CN100426618C/zh
Publication of CN1797890A publication Critical patent/CN1797890A/zh
Application granted granted Critical
Publication of CN100426618C publication Critical patent/CN100426618C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供一种静电放电防护电路，其包括一静电放电电路、第一控制电路和第二控制电路，该静电放电电路由至少一场效应晶体管组成，该第一控制电路和第二控制电路分别由一场效应晶体管组成，该静电放电电路的至少一场效应晶体管的栅极与该两个控制电路的场效应晶体管的源极互相连接，该静电放电电路的至少一场效应晶体管的源极与第一控制电路的场效应晶体管的栅极和漏极连接，该静电放电电路的至少一场效应晶体管的漏极与第二控制电路场效应晶体管的栅极和漏极连接，当有静电电流流过时，其经由该第一控制电路或该第二控制电路的场效应晶体管提供给该静电放电电路的至少一场效应晶体管，由该至少一场效应晶体管将静电电荷释放。该静电放电防护电路可降低系统功率损耗。

Description

静电放电防护电路
【技术领域】
本发明是关于一种静电放电防护电路。
【背景技术】
静电放电(Electro Static Discharge，ESD)是造成大多数的电子元件或者电子系统受到过度电性应力(Electrical Overstress，EOS)破坏的主要因素。而静电放电会导致一种对半导体元件以及计算机等形成一种永久性的毁坏，因而影响集成电路的电路功能，而使得电子严品工作不正常。而静电放电的产生，一般在于电子元件或系统在制造、生产、组装、测试、存放或搬运过程中，静电会累积在人体、仪器或储放设备的内部，甚至电子元件本身也会有静电的积累。当人体、仪器或储放设备与电子元件之间接触，将会形成一静电放电路径，使得电子元件或系统遭到不可预期的效果。为了防护静电放电电流对电子元件所造成的损害，采用静电放电防护电路(Electro Static DischargeProtection Circuit)得以实现。其中，可分为栅极耦合N型信道金氧半晶体管(Gate-Coupled NMOS，GCNMOS)静电放电防护电路、栅极接地N型信道金氧半晶体管(Gate-Grounded NMOS，GGNMOS)静电放电防护电路与栅极驱动N型信道金氧半晶体管(Gate Driven NMOS，GDNMOS)静电放电防护电路等等。但是，上述静电放电防护电路在非晶硅薄膜晶体管(α-Si Thin FilmTransistor，α-Si TFT)的运用中，因制程和材料的关系无法在液晶显示器(Liquid Crystal Display，LCD)中得以实现。
请参考图1，是一种现有技术的静电放电防护电路示意图。静电放电防护电路201与内部电路101并联连接在第一电源线301和第二电源线311之间。该静电放电防护电路201包括第一场效应晶体管211和第二场效应晶体管221。该第一场效应晶体管211的栅极和漏极与第一电源线301相连接，其源极与第二电源线311相连接。该第二场效应晶体管221的栅极和漏极与第二电源线311相连接，其源极与第一电源线301相连接。当静电放电电压源801产生伴随而生的静电电流811流向内部电路101时，第一场效应晶体管211和第二场效应晶体管221即会将该静电电流811释放，从而保护该内部电路101免受损害。
请参考图2，是另一种现有技术的静电放电防护电路示意图。其与图1的不同点在于：静电放电防护电路202与静电放电防护电路201不同。在静电放电防护电路202的第一场效应晶体管211与第二电源线311之间连接一第三场效应晶体管231，在第二场效应晶体管221与第二电源线311之间连接一第四场效应晶体管241。该第三场效应晶体管231的栅极和漏极与第一场效应晶体管211的源极相连，其源极与第二电源线311相连。该第四场效应晶体管241的栅极和源极与第二场效应晶体管221相连，其漏极与第二电源线311相连。该静电放电防护电路202较静电放电防护电路201放电能力强，即使用较多的场效应晶体管可以达到较低的漏电流。但是，场效应晶体管的增加会提高系统功率损耗，若上述某一场效应晶体管出现缺陷，则静电放电防护电路将失效，从而影响到内部电路的正常运作。
【发明内容】
为了克服现有技术中静电放电防护电路使系统功率损耗较高，因内部元件的缺陷而影响其所保护内部电路的正常运作问题，本发明提供一种功率小、可靠性高的静电放电防护电路。
本发明解决技术问题所采用的方案是：提供一种静电放电防护电路，其包括一静电放电电路、第一控制电路和第二控制电路，该静电放电电路由至少一场效应晶体管组成，该第一控制电路和第二控制电路分别由一场效应晶体管组成，该第一控制电路的场效应晶体管的栅极与其漏极直接连接，并且该第一控制电路的场效应晶体管的栅极与一第一电源线直接连接，该第二控制电路的场效应晶体管的栅极与其漏极直接连接，并且该第二控制电路的场效应晶体管的栅极与一第二电源线直接连接，该静电放电电路的至少一场效应晶体管的栅极与该两个控制电路的场效应晶体管的源极互相连接，该静电放电电路的至少一场效应晶体管的源极与第一控制电路的场效应晶体管的栅极和漏极连接，该静电放电电路的至少一场效应晶体管的漏极与第二控制电路场效应晶体管的栅极和漏极连接，当有静电电流流过时，其经由该第一控制电路或该第二控制电路的场效应晶体管提供给该静电放电电路的至少一场效应晶体管，由该至少一场效应晶体管将静电电荷释放。
相较于现有技术，本发明的静电放电防护电路中采用至少一个场效应晶体管的静电放电电路，因此可通过至少一途径放电，可以增加放电的效率，从而达到保护内部电路目的。且本发明采用两个控制电路控制该静电放电电路，可以达到对内部信号影响降至最低，降低系统功率的损耗。
【附图说明】
图1是应用现有技术的静电放电防护电路示意图。
图2是另一种应用现有技术的静电放电防护电路示意图。
图3是应用本发明的静电放电防护电路示意图。
【具体实施方式】
请参考图3，是应用本发明的静电放电防护电路示意图。静电放电防护电路2包括一静电放电电路20、第一控制电路50和第二控制电路60。该静电放电防护电路2与内部电路10并联连接在第一电源线30和第二电源线31之间。该静电放电电路20包括场效应晶体管21和场效应晶体管22；该第一控制电路50包括一场效应晶体管51；该第二控制电路60包括一场效应晶体管61。该场效应晶体管21和场效应晶体管22的栅极与场效应晶体管51和场效应晶体管61的源极互相连接。场效应晶体管21和场效应晶体管22的源极与场效应晶体管61的栅极和漏极连接并与第一电源线30相连接；场效应晶体管21和场效应晶体管22的漏极与场效应晶体管51的栅极和漏极连接并与第二电源线31相连接。当静电放电电压源80产生使第一电源线30和第二电源线31之间电位差超过第一控制电路50和第二控制电路60所设定的电位差时，由静电放电电压源80伴随而生的静电电流81将会流向内部电路10。但是由于静电放电电路20与第一控制电路50和第二控制电路60的存在，电流81会经由晶体管61和场效应晶体管21和场效应晶体管22而将电荷释放。因此，无论是来自外界的静电电压或者电子元件本身的静电电压在未进入内部电路10前，其已经由静电放电电路20得到电荷的释放。
本发明的静电放电电路20设计成两个场效应晶体管21和场效应晶体管22的模式，可通过两个途径放电，因此可以增加放电的效率，若其中一个场效应晶体管出现缺陷，则该静电放电电路20将经由另一场效应晶体管放电，因此可通过增加放电元件即场效应晶体管达到充分保护内部电路10的目的。因此，本发明静电放电电路20内部的场效应晶体管不限于两个，可根据需要增加其数量，连接方式与上述相同，其栅极与场效应晶体管51和场效应晶体管61的源极相连接，其源极与场效应晶体管61的栅极和漏极连接，其漏极与场效应晶体管51的栅极和漏极连接。本发明的控制电路60也有其它改良设计之处，可增加一场效应晶体管，其栅极和漏极与场效应晶体管61的源极相连，其源极与场效应晶体管21的栅极相连。
本发明的第一控制电路50和第二控制电路60的功能是在于控制静电放电电路20的电位差。因为在正常操作情况下，静电放电电路20的存在会影响到系统内部电路10的信号传输，也会增加功率的损耗。而本发明采用该两个控制电路控制该静电放电电路可以达到对内部信号影响降至最低，同时降低系统功率的损耗。为提高静电放电电路20放电能力，也可以在该两个控制电路增加一电压值为Vt的电压，使静电放电电路20在电压值是2Vt时才开始运作。

Claims (4)

1.一种静电放电防护电路，其包括一静电放电电路、第一控制电路和第二控制电路，该静电放电电路由至少一场效应晶体管组成，该第一控制电路和第二控制电路分别由一场效应晶体管组成，该第一控制电路的场效应晶体管的栅极与其漏极直接连接，并且该第一控制电路的场效应晶体管的栅极与一第一电源线直接连接，该第二控制电路的场效应晶体管的栅极与其漏极直接连接，并且该第二控制电路的场效应晶体管的栅极与一第二电源线直接连接，该静电放电电路的至少一场效应晶体管的栅极与该两个控制电路的场效应晶体管的源极互相连接，该静电放电电路的至少一场效应晶体管的源极与第一控制电路的场效应晶体管的栅极和漏极连接，该静电放电电路的至少一场效应晶体管的漏极与第二控制电路场效应晶体管的栅极和漏极连接，当有静电电流流过时，其经由该第一控制电路或该第二控制电路的场效应晶体管提供给该静电放电电路的至少一场效应晶体管，由该至少一场效应晶体管将静电电荷释放。
2.如权利要求1所述的静电放电防护电路，其特征在于：该静电放电电路由两个场效应晶体管组成，其栅极相互连接。
3.如权利要求1所述的静电放电防护电路，其特征在于：该第一控制电路还包括一场效应晶体管，其栅极和漏极与该第一控制电路的另一场效应晶体管的源极相连，其源极与该第一控制电路的另一场效应晶体管的栅极相连，当有静电电流流过时，其经由该第一控制电路的二场效应晶体管控制后进入静电放电电路。
4.如权利要求1所述的静电放电防护电路，其特征在于：该第二控制电路还包括一场效应晶体管，其栅极和漏极与该第二控制电路的另一场效应晶体管的源极相连，其源极与该第二控制电路的另一场效应晶体管的栅极相连，当有静电电流流过时，其经由该第二控制电路的二场效应晶体管控制后进入静电放电电路。
CNB2004100919262A 2004-12-29 2004-12-29 静电放电防护电路 Active CN100426618C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100919262A CN100426618C (zh) 2004-12-29 2004-12-29 静电放电防护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100919262A CN100426618C (zh) 2004-12-29 2004-12-29 静电放电防护电路

Publications (2)

Publication Number Publication Date
CN1797890A CN1797890A (zh) 2006-07-05
CN100426618C true CN100426618C (zh) 2008-10-15

Family

ID=36818739

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100919262A Active CN100426618C (zh) 2004-12-29 2004-12-29 静电放电防护电路

Country Status (1)

Country Link
CN (1) CN100426618C (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910874A (en) * 1997-05-30 1999-06-08 Pmc-Sierra Ltd. Gate-coupled structure for enhanced ESD input/output pad protection in CMOS ICs
CN1428909A (zh) * 2001-12-25 2003-07-09 原相科技股份有限公司 静电防护电路
US6724592B1 (en) * 2002-12-11 2004-04-20 Pericom Semiconductor Corp. Substrate-triggering of ESD-protection device
CN1551447A (zh) * 2003-05-19 2004-12-01 矽统科技股份有限公司 闸极偏压可调式的静电放电防护电路
CN2791992Y (zh) * 2004-12-30 2006-06-28 鸿富锦精密工业（深圳）有限公司 静电放电防护电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910874A (en) * 1997-05-30 1999-06-08 Pmc-Sierra Ltd. Gate-coupled structure for enhanced ESD input/output pad protection in CMOS ICs
CN1428909A (zh) * 2001-12-25 2003-07-09 原相科技股份有限公司 静电防护电路
US6724592B1 (en) * 2002-12-11 2004-04-20 Pericom Semiconductor Corp. Substrate-triggering of ESD-protection device
CN1551447A (zh) * 2003-05-19 2004-12-01 矽统科技股份有限公司 闸极偏压可调式的静电放电防护电路
CN2791992Y (zh) * 2004-12-30 2006-06-28 鸿富锦精密工业（深圳）有限公司 静电放电防护电路

Also Published As

Publication number Publication date
CN1797890A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100639231B1 (ko) 정전기 방전 보호 회로
US7304827B2 (en) ESD protection circuits for mixed-voltage buffers
US7705404B2 (en) Electrostatic discharge protection device and layout thereof
US9728512B2 (en) Electro static discharge clamping device
KR101145785B1 (ko) 집적회로
US20090040668A1 (en) Esd protection circuits for mixed-voltage buffers
US20130342940A1 (en) Electrostatic discharge protection circuit
US8946713B2 (en) Electrostatic discharge protection structure for an active array substrate
US20120236447A1 (en) Input-output esd protection
US7253453B2 (en) Charge-device model electrostatic discharge protection using active device for CMOS circuits
CN101814525B (zh) 用于FinFET的ESD保护
KR100605580B1 (ko) 정전기 보호회로
US20080123231A1 (en) Circuit for discharging static electricity
CN100426618C (zh) 静电放电防护电路
CN2791992Y (zh) 静电放电防护电路
US6842318B2 (en) Low leakage input protection device and scheme for electrostatic discharge
KR100631955B1 (ko) 정전기 방전 보호 회로
US7274544B2 (en) Gate-coupled ESD protection circuit for high voltage tolerant I/O
JP3834436B2 (ja) 半導体集積回路
CN210246315U (zh) 一种电路及芯片
KR101027348B1 (ko) 집적회로
US10971489B2 (en) Compact protection device for protecting an integrated circuit against electrostatic discharge
US20230198250A1 (en) Electrostatic discharge protection circuit
CN112234591A (zh) 一种电路及芯片
KR100353529B1 (ko) 반도체 소자의 정전기 방지 구조

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant