CN100426542C - 发光二极管芯片 - Google Patents

Abstract

一种发光二极管芯片，其包括基板、静电传导层、第一型掺杂半导体层、活性层、第二型掺杂半导体层、第一电极与第二电极。其中，静电传导层设置于基板上，而第一型掺杂半导体层设置于静电传导层的部分区域上。此外，活性层设置于第一型掺杂半导体层的部分区域上，而第二型掺杂半导体层设置于活性层上。另外，第一电极设置于第一型掺杂半导体层上，而第二电极设置于第二型掺杂半导体层上。本发明之发光二极管芯片具有静电传导层，因此可以避免发光二极管遭受静电放电破坏。

Description

发光二极管芯片

技术领域

本发明涉及一种发光二极管芯片(light-emitting diode chip)，且特别涉及一种具有静电放电防护功能(electro static discharge protection)的发光二极管芯片。

背景技术

近年来，发光二极管元件可说是非常广泛地被使用，一般常应用于交通灯号(红绿灯)、大型的显示看板或者作为平面显示器的光源。为了防止发光二极管遭受静电放电破坏，常见的解决方法是利用额外的二极管(例如是齐纳二极管)与发光二极管反相并联。当静电放电现象产生时，静电的高压特性会使得用以防止静电的二极管在其击穿电压(breakdownvoltage)区操作，此时，与发光二极管反相并联的二极管便可以有效避免发光二极管被静电所破坏。

图1A为公知的覆晶封装的发光二极管芯片示意图，而图1B为图1A中覆晶封装的电路示意图。请同时参考图1A与图1B，公知的覆晶封装的发光二极管芯片100包括发光二极管110与二极管120。其中，发光二极管110包括基板112、N型掺杂半导体层114、活性层116、P型掺杂半导体层118、透明导电层119、电极1与电极2。上述N型掺杂半导体层114设置于基板112上，而活性层116设置于N型掺杂半导体层114与P型掺杂半导体层118之间。此外，电极1与透明导电层119设置于P型掺杂半导体层118上，而电极2设置于N型掺杂半导体层114上。

另外，前述二极管120包括N型掺杂区122与P型掺杂区124，而发光二极管110通过焊锡W1与W2分别接合于二极管120上的N型掺杂区122与P型掺杂区124。换言之，发光二极管110与二极管120反相并联(如图1B所示)，且发光二极管110的电极1与二极管120中的N型掺杂区122连接至工作电压V1，而发光二极管110的电极2与二极管120中的P型掺杂区124连接至工作电压V2。

当静电放电现象产生时，静电的高压特性会使得二极管120在其击穿电压(breakdown voltage)区操作，此时，静电荷会通过二极管120，而不会通过发光二极管110。如此一来，静电荷会被二极管120所消耗并从发光二极管芯片100中被导出，因此，二极管120便可以有效地保护发光二极管110免于遭受静电破坏。

上述覆晶封装的发光二极管芯片100在制造上需利用额外的基板以制造出二极管120，然后，再将两者(发光二极管110与二极管120)利用焊锡W1与W2来接合。因此，在工艺上需要较高的成本。

图2A为另一种公知的发光二极管芯片示意图，而图2B为图2A中发光二极管芯片的电路示意图。请同时参考图2A与图2B，公知的发光二极管芯片200包括基板210、非故意掺杂层(unintentionally-doped layer)220、N型掺杂半导体层230、活性层240、P型掺杂半导体层250、透明导电层251、第一金属层260、第一氧化层261、第二金属层270、第二氧化层271、电极3与电极4。

上述非故意掺杂层220设置于基板210上，而N型掺杂半导体层230设置于非故意掺杂层220上。此外，活性层240设置于P型掺杂半导体层250与N型掺杂半导体层230之间，而电极3与透明导电层251设置于P型掺杂半导体层250上。此外，电极4设置于N型掺杂半导体层230上。值得留意的是，电极3通过接触窗H1中的第一金属层260与非故意掺杂层220连接，而第一氧化层261设置于接触窗H1内，此第一氧化层261可使第一金属层260与其它膜层(N型掺杂半导体层230、活性层240与P型掺杂半导体层250)电绝缘。

前述电极4通过接触窗H2中的第二金属层270与非故意掺杂层220连接，而第二氧化层271设置于接触窗H2内，此第二氧化层271可使第二金属层270与N型掺杂半导体层230电绝缘。值得留意的是，第一金属层260与非故意掺杂层220以及第二金属层270与非故意掺杂层220之间皆为肖特基接触(shottky contact)。此外，电极3连接至工作电压V1，而电极4连接至工作电压V2。

当静电放电现象产生时，静电的高压特性会使得二极管202(图2B所示)在其击穿电压区操作，此时，静电荷会流过二极管202；意即，静电荷会依次流过图2A中所示的电极4、第二金属层270、非故意掺杂层220、第一金属层260与电极3。如此一来，静电荷便不会流入发光二极管201，进而造成发光二极管201遭受静电破坏，因此，二极管202可以保护发光二极管201免于遭受静电破坏。

然而，上述发光二极管芯片200的第一金属层260与第二金属层270必须与非故意掺杂层220、电极3与电极4以外的膜层电绝缘。因此，此公知技术必须在接触窗H1与H2内形成第一氧化层261与第二氧化层271。然而，随着接触窗H1与H2的深度越深，在接触窗H1与H2内形成第一氧化层261与第二氧化层271也就越困难，换言之，在制造上极有可能面临产品合格率不佳的问题。

图3A为一种公知的发光二极管芯片示意图，而图3B为图3A中发光二极管芯片的电路示意图。请同时参考图3A与图3B，发光二极管芯片300由发光二极管301与二极管302所构成。其中，发光二极管301包括基板310、N型掺杂半导体层320、活性层330、P型掺杂半导体层340、透明导电层350、电极5与电极6。

上述N型掺杂半导体层320设置于基板310上，而活性层330设置于P型掺杂半导体层340与N型掺杂半导体层320之间。此外，透明导电层350与电极5设置于P型掺杂半导体层340上，而电极6设置于N型掺杂半导体层320上。

另外，二极管302设置于基板310上，且二极管302包括P型掺杂区362、N型掺杂区364、电极7与电极8。其中，电极7设置于P型掺杂区362上，而电极8设置于N型掺杂区364上。此外，电极5与8通过导线连接至工作电压V1，而电极6与7通过导线连接至工作电压V2。换言之，二极管302反相并联于发光二极管301(如图3B所示)。

当静电放电现象产生时，静电的高压特性会使得二极管302(图3B所示)在其击穿电压区操作，此时，静电荷会流过二极管302，而不会流过发光二极管301，进而防止发光二极管301遭受静电放电破坏。然而，电极5与8之间必需通过长度较长的导线来连接，导线过长容易使发光二极管芯片300产生可靠度不佳的问题。此外，由于二极管302占据了基板310上的部分面积，因此发光二极管301的发光面积便相对地减少，使得发光二极管301的亮度受到影响。

发明内容

有鉴于此，本发明的目的就是提供一种具有静电放电防护功能的发光二极管芯片，其不但制造容易且可靠度佳。

为达上述或其它目的，本发明提供一种发光二极管芯片，其包括基板、静电传导层、第一型掺杂半导体层、活性层、第二型掺杂半导体层、第一电极与第二电极。其中，静电传导层设置于基板上，而第一型掺杂半导体层设置于静电传导层的部分区域上。此外，活性层设置于第一型掺杂半导体层的部分区域上，而第二型掺杂半导体层设置于活性层上。另外，第一电极设置于第一型掺杂半导体层上，而第二电极设置于第二型掺杂半导体层上。

本发明之一实施例中，发光二极管芯片还包括第一肖特基接触电极，此第一肖特基接触电极例如设置于静电传导层上，且第一肖特基接触电极与第二电极电连接。

本发明之一实施例中，发光二极管芯片还包括第一导线，此第一导线电连接第一肖特基接触电极与第二电极。

本发明之一实施例中，发光二极管芯片还包括第二肖特基接触电极，此第二肖特基接触电极例如设置于静电传导层上，且第二肖特基接触电极与第一电极电连接。

本发明之一实施例中，发光二极管芯片还包括第二导线，此第二导线电连接第二肖特基接触电极与第一电极。

本发明之一实施例中，发光二极管芯片还包括电流阻隔层，此电流阻隔层例如设置于第一型掺杂半导体层与静电传导层之间。

本发明之一实施例中，电流阻隔层与第二型掺杂半导体层例如为相同掺杂类型的材料，且静电传导层与第一型掺杂半导体层例如为相同掺杂类型的材料。

本发明之一实施例中，发光二极管芯片还包括第三肖特基接触电极，此第三肖特基接触电极例如设置于静电传导层上，且第三肖特基接触电极与第一电极电连接。

本发明之一实施例中，发光二极管芯片还包括第三导线，此第三导线例如电连接第三肖特基接触电极与第一电极。

本发明之一实施例中，发光二极管芯片还包括第三肖特基接触电极，此第三肖特基接触电极例如设置于静电传导层上，且第三肖特基接触电极与第二电极电连接。

本发明之一实施例中，发光二极管芯片还包括第三导线，此第三导线例如电连接第三肖特基接触电极与第二电极。

本发明之一实施例中，发光二极管芯片还包括第四肖特基接触电极，此第四肖特基接触电极例如设置于电流阻隔层上，且第四肖特基接触电极与第一电极电连接。

本发明之一实施例中，发光二极管芯片还包括第四导线，此第四导线例如电连接第四肖特基接触电极与第一电极。

本发明之一实施例中，第一型掺杂半导体层例如为N型掺杂半导体层，而第二型掺杂半导体层例如为P型掺杂半导体层。

本发明之一实施例中，静电传导层的材质例如包括氮化镓系的材料。

本发明之一实施例中，活性层例如包括多重量子阱层。

综上所述，本发明之发光二极管芯片具有静电传导层，且发光二极管芯片中的静电传导层设置于基板与第一型掺杂半导体层之间。当静电放电现象产生时，静电会流过静电传导层，进而被导出发光二极管芯片。因此，本发明之发光二极管芯片具有静电放电防护的功能，且其结构简单而易于被制造。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1A为公知的覆晶封装的发光二极管芯片示意图。

图1B为图1A中覆晶封装的电路示意图。

图2A为另一种公知的发光二极管芯片示意图。

图2B为图2A中发光二极管芯片的电路示意图。

图3A为一种公知的发光二极管芯片示意图。

图3B为图3A中发光二极管芯片的电路示意图。

图4A为本发明第一实施例之发光二极管芯片示意图。

图4B为本发明第一实施例之发光二极管芯片的等效电路示意图。

图4C为本发明第二实施例之发光二极管芯片示意图。

图4D为本发明第二实施例之发光二极管芯片的等效电路示意图。

图5A为本发明第三实施例之发光二极管芯片示意图。

图5B为本发明第三实施例之发光二极管芯片之的等效电路示意图。

图5C为本发明第四实施例之发光二极管芯片示意图。

图5D为本发明第四实施例之发光二极管芯片的等效电路示意图。

图6A为本发明第五实施例之发光二极管芯片示意图。

图6B为本发明第五实施例之发光二极管芯片的等效电路示意图。

主要元件标记说明

1、2、3、4、5、6、7、8：电极

10：第一导线

20：第二导线

30：第三导线

40：第四导线

100、200、300、400、500、600、700、800：发光二极管芯片

110、201、301、401、501、601、701、801：发光二极管

120、202、302、402、502、602、702、802：二极管

112、210、310、410：基板

114、230、320：N型掺杂半导体层

116、240、330、440：活性层

118、250、340：P型掺杂半导体层

119、251、350、460：透明导电层

122、364：N型掺杂区

124、362：P型掺杂区

220：非故意掺杂层

260：第一金属层

261：第一氧化层

270：第二金属层

271：第二氧化层

412：缓冲层

420：静电传导层

430：第一型掺杂半导体层

432：N型被覆层

450：第二型掺杂半导体层

452：P型被覆层

B：电流阻隔层

C1、C2、C3：导线

M1：第一电极

M2：第二电极

M3：第三电极

M4：第四电极

M5：第五电极

S1：第一肖特基接触电极

S2：第二肖特基接触电极

S3：第三肖特基接触电极

S4：第四肖特基接触电极

H1、H2：接触窗

V1、V2：工作电压

W1、W2：焊锡

I、II：路径

具体实施方式

第一实施例

图4A为本发明第一实施例之发光二极管芯片示意图，而图4B为本发明第一实施例之发光二极管芯片的等效电路示意图。请同时参考图4A与图4B，本发明之发光二极管芯片400包括基板410、静电传导层420、第一型掺杂半导体层430、活性层440、第二型掺杂半导体层450、第一电极M1与第二电极M2。其中，静电传导层420设置于基板410上。一般而言，我们可选择性地在基板410与静电传导层420之间形成缓冲层412，以提高静电传导层420与基底410的晶格匹配特性。前述缓冲层412的材料例如为AlaGabln1-a-bN(0≤a，b＜1；0≤a+b≤1)，而静电传导层420的材料例如为氮化镓系的材料。

承上述，本实施例之第一型掺杂半导体层430设置于静电传导层420的部分区域上。此外，活性层440设置于第一型掺杂半导体层430的部分区域上，而第二型掺杂半导体层450设置于活性层440上。上述第一型掺杂半导体层430例如为N型掺杂半导体层，而第二型掺杂半导体层450例如为P型掺杂半导体层，且活性层440例如为多重量子阱层。

一般而言，发光二极管芯片400的发光原理主要是通过电子与空穴在活性层440中结合以产生光子，然而，电子与空穴在活性层440中的移动率(mobility)不相同，而这会影响电子与空穴在活性层440中结合的机率。因此，在本实施例中例如可设置N型被覆层(cladding layer)432于第一型掺杂半导体层430与活性层440之间，以及例如设置P型被覆层452于第二型掺杂半导体层450与活性层440之间。此N型被覆层432与P型被覆层452主要的功能在于提高电子与空穴在活性层440中结合的机率。

另外，第一电极M1设置于第一型掺杂半导体层430上，而第二电极M2设置于第二型掺杂半导体层450上。本实施例之发光二极管芯片400可设置透明导电层460于第二型掺杂半导体层450上，此透明导电层460的材料例如是铟锡氧化物。此外，本实施例之发光二极管芯片400还包括第一肖特基接触电极S1，其设置于静电传导层420上，而第一肖特基接触电极S1的材料例如是镍(Ni)、金(Au)、铝(Al)、铬(Cr)与氮化钛(TiN)所形成的金属膜层。第一肖特基接触电极S1例如通过第一导线10而与第二电极M2电连接。值得留意的是，第一肖特基接触电极S1与静电传导层420之间的界面为肖特基接面(shottky junction)。

承上述，第一电极M1连接至工作电压V2，而第二电极M2通过第一导线10连接至工作电压V1。当发光二极管芯片400在正常电压下操作，由于静电传导层420与第一肖特基接触电极S1之间的界面为肖特基接面，因此电流会流过路径I，进而使得图4B中所示的发光二极管401发光。

当静电放电现象产生时，静电的高压可能施加于第一电极M1，而此静电的高压特性会使得二极管402(如图4B所示)在其击穿电压区操作，而使静电流过二极管402。换言之，静电会流过路径II(如图4A所示)，其依次由第一电极M1、第一型掺杂半导体层430、静电传导层420流至第一肖特基接触电极S1。如此一来，静电会被二极管402所消耗并通过第一导线10从发光二极管芯片400中导出，以避免发光二极管401遭受静电放电破坏。

本发明之发光二极管芯片400通过静电传导层420作为静电排除的路径，以避免发光二极管芯片400遭受静电破坏。与公知技术相比，本发明的结构较为简单，在制造上也相对容易。此外，由于第二电极M2与第一肖特基接触电极S1之间的距离与公知的电极5与8之间的距离相比(如图3A所示)更短。因此，长度较短的第一导线10可避免如公知技术的发光二极管芯片400的可靠度不佳的问题发生。

第二实施例

图4C为本发明第二实施例之发光二极管芯片示意图，而图4D为本发明第二实施例之发光二极管芯片的等效电路示意图。请同时参考图4C与图4D，第二实施例与第一实施例类似，二者主要不同之处在于：本实施例所使用的电极数目以及肖特基接触电极的设置位置。详细地说，本实施例的发光二极管芯片500还包括第二肖特基接触电极S2，此第二肖特基接触电极S2设置于静电传导层420上，且第二肖特基接触电极S2例如以第二导线20与第一电极电性M1连接。

当发光二极管芯片500在正常电压下操作，由于静电传导层420与第二肖特基接触电极S2之间的界面为肖特基接面，因此电流会流过路径I，进而使得图4D中所示的发光二极管501发光。

当静电放电现象产生时，静电的高压可能施加于第一电极M1与第二肖特基接触电极S2上，而此静电的高压特性会使得二极管502(如图4D所示)在其击穿电压区操作，而使静电流过二极管502。换言之，静电会流过路径II(如图4C所示)，其依次由第二肖特基接触电极S2、静电传导层420流至第一肖特基接触电极S1。如此一来，静电会被二极管502所消耗并通过第一导线10从发光二极管芯片500中导出，以避免发光二极管501遭受静电放电破坏。

值得留意的是，上述第一肖特基接触电极S1与第二肖特基接触电极S2，只要其中之一个与静电传导层420之间的界面为肖特基接面即可，在本实施例中并无意限定第一肖特基接触电极S1与静电传导层420之间的界面以及第二肖特基接触电极S2与静电传导层420之间的界面必须同时为肖特基接面。

第三实施例

图5A为本发明第三实施例之发光二极管芯片示意图，而图5B为本发明第三实施例之发光二极管芯片的等效电路示意图。请同时参考图5A与图5B，本实施例与第二实施例非常类似，两者主要不同之处在于：本实施例之发光二极管芯片600还包括电流阻隔层B，其例如设置于静电传导层420与第一型掺杂半导体层430之间，而此电流阻隔层B的材料的掺杂类型是不同于静电传导层420的掺杂类型，此电流阻隔层B的材料可以是氮化镓系或者是绝缘性质的材料所构成。

详细地说，电流阻隔层B与第二型掺杂半导体层450例如为相同掺杂类型的材料，且静电传导层420与第一型掺杂半导体层430例如为相同掺杂类型的材料。此外，本实施例之发光二极管芯片600例如包括第三肖特基接触电极S3，此第三肖特基接触电极S3替代了图4C所示的第二肖特基接触电极S2。

本实施例中之第三肖特基接触电极S3例如设置于静电传导层420上，值得留意的是，第三肖特基接触电极S3与静电传导层420之间的界面为肖特基接面。此外，第三肖特基接触电极S3例如以第三导线30与第一电极M1电连接。此外，本实施例之发光二极管芯片600例如设置第三电极M3于静电传导层420上，且此第三电极M3例如以导线C1与第二电极M2电连接。

当发光二极管芯片600在正常电压下操作，由于静电传导层420与第三肖特基接触电极S3之间的界面为肖特基接面，因此电流会流过路径I，进而使得图5B所示的发光二极管601发光。

当静电放电现象产生时，静电的高压可能施加于第一电极M1与第三肖特基接触电极S3(第三导线30)，此静电的高压特性会使得二极管602(如图5B所示)在其击穿电压区操作，而使静电流过二极管602。换言之，静电会流过路径II，其依次由第三肖特基接触电极S3、静电传导层420流至第三电极M3。如此一来，静电会被二极管602所消耗并通过导线C1从发光二极管芯片600中导出，以避免发光二极管601遭受静电放电破坏。

值得留意的是，静电的排除路径II依次为第三肖特基接触电极S3、静电传导层420与第三电极M3，因此，静电并不易对上述以外的膜层造成破坏，这更确保发光二极管601免于遭受静电放电破坏。

第四实施例

图5C为本发明第四实施例之发光二极管芯片示意图，而图5D为本发明第四实施例之发光二极管芯片的等效电路示意图。请同时参考图5C与图5D，本实施例与第三实施例非常类似，两者主要不同之处在于：本实施例与第三实施例中肖特基接触电极的设置位置。详细地说，本实施例之发光二极管芯片700的第三肖特基接触电极S3设置于静电传导层420上，且此第三肖特基接触电极S3通过第三导线30与第二电极M2电连接。这里要留意的是，第三肖特基接触电极S3与静电传导层420之间的界面为肖特基接面。

此外，本实施例之发光二极管芯片700例如包括第四电极M4，此第四电极M4设置于静电传导层420上，此第四电极M4例如以导线C2与第一电极M1电连接。如此一来，本实施例之发光二极管601同样可以免于遭受静电放电破坏。

第五实施例

图6A为本发明第五实施例之发光二极管芯片示意图，而图6B为本发明第五实施例之发光二极管芯片的等效电路示意图。请同时参考图6A与图6B，本实施例与第四实施例非常的类似，两者主要不同之处在于：本实施例与第四实施例中肖特基接触电极的设置位置。

详细地说，本实施例之发光二极管芯片800还包括第四肖特基接触电极S4，此第四肖特基接触电极S4设置于电流阻隔层B上，且第四肖特基接触电极S4例如以第四导线40与第一电极M1电连接。值得留意的是，这里的电流阻隔层B与静电传导层420的材料的掺杂类型是不同的，上述电流阻隔层B的材料例如为P型掺杂类型的氮化镓系材料，而静电传导层420的材料例如为N型掺杂类型的氮化镓系材料。

当发光二极管芯片800在正常电压下操作，由于静电传导层420与第四肖特基接触电极S4之间的界面为肖特基接面，因此电流会流过路径I，进而使得图6B所示的发光二极管801发光。

当静电放电现象产生时，静电的高压可能施加于第一电极M1与第四肖特基接触电极S4(第四导线40)，此静电的高压特性会使得二极管802(如图6B所示)在其击穿电压区操作，而使静电流过二极管802。换言之，静电会流过路径II，其依次由第四肖特基接触电极S4、电流阻隔层B、静电传导层420流至第五电极M5。如此一来，静电会被二极管802所消耗并通过导线C3从发光二极管芯片800中导出，以避免发光二极管801遭受静电放电破坏。

综上所述，本发明之发光二极管芯片至少具有下列优点：

一、本发明之发光二极管芯片包括静电传导层，而此静电传导层设置于基板与第一型掺杂半导体层之间。本发明之发光二极管芯片以此静电传导层作为静电排除的路径，以避免发光二极管芯片遭受静电破坏。

二、本发明之发光二极管芯片之结构简单且制造容易，此外，由于本发明之发光二极管芯片中，电极与电极之间的连接导线较短，因此发光二极管芯片的可靠度也更佳。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (14)

1. 一种发光二极管芯片，其特征在于包括：

基板；

静电传导层，设置于该基板上；

第一型掺杂半导体层，设置于该静电传导层的部分区域上；

活性层，设置于该第一型掺杂半导体层的部分区域上；

第二型掺杂半导体层，设置于该活性层上；

第一电极，设置于该第一型掺杂半导体层上；以及

第二电极，设置于该第二型掺杂半导体层上。

2. 根据权利要求1所述的发光二极管芯片，其特征在于还包括第一肖特基接触电极，设置于该静电传导层上，其中该第一肖特基接触电极与该第二电极电连接。

3. 根据权利要求2所述的发光二极管芯片，其特征在于还包括第一导线，其中该第一导线电连接该第一肖特基接触电极与该第二电极。

4. 根据权利要求1所述的发光二极管芯片，其特征在于还包括第二肖特基接触电极，设置于该静电传导层上，其中该第二肖特基接触电极与该第一电极电连接。

5. 根据权利要求4所述的发光二极管芯片，其特征在于还包括第二导线，其中该第二导线电连接该第二肖特基接触电极与该第一电极。

6. 根据权利要求1所述的发光二极管芯片，其特征在于还包括电流阻隔层，设置于该第一型掺杂半导体层与该静电传导层之间。

7. 根据权利要求6所述的发光二极管芯片，其特征在于该电流阻隔层与该第二型掺杂半导体层为相同掺杂类型的材料，且该静电传导层与该第一型掺杂半导体层为相同掺杂类型的材料。

8. 根据权利要求6所述的发光二极管芯片，其特征在于还包括第三肖特基接触电极，设置于该静电传导层上，其中该第三肖特基接触电极与该第一电极或该第二电极电连接。

9. 根据权利要求8所述的发光二极管芯片，其特征在于还包括第三导线，其中该第三导线电连接该第三肖特基接触电极与该第一电极，或连接该第三肖特基接触电极与该第二电极。

10. 根据权利要求6所述的发光二极管芯片，其特征在于还包括第四肖特基接触电极，设置于该电流阻隔层上，其中该第四肖特基接触电极与该第一电极电连接。

11. 根据权利要求10所述的发光二极管芯片，其特征在于还包括第四导线，其中该第四导线电连接该第四肖特基接触电极与该第一电极。

12. 根据权利要求1所述的发光二极管芯片，其特征在于该第一型掺杂半导体层为N型掺杂半导体层，而该第二型掺杂半导体层为P型掺杂半导体层。

13. 根据权利要求1所述的发光二极管芯片，其特征在于该静电传导层的材质包括氮化镓系的材料。

14. 根据权利要求1所述的发光二极管芯片，其特征在于该活性层包括多重量子阱层。

Images