CN100424631C

CN100424631C - 低闪烁液晶显示面板

Info

Publication number: CN100424631C
Application number: CNB021213038A
Authority: CN
Inventors: 李欣达; 吴昭文
Original assignee: Chi Mei Optoelectronics Corp
Current assignee: Chi Mei Optoelectronics Corp
Priority date: 2002-06-13
Filing date: 2002-06-13
Publication date: 2008-10-08
Anticipated expiration: 2022-06-13
Also published as: CN1464381A

Abstract

本发明提供一种低闪烁液晶显示面板，其包括多条信号线、多条扫描线以及多个像素。每一该像素包括一具有一像素电极与一存储电容的液晶单元，以及一开关晶体管。其中该开关晶体管包括一栅极电连接于该多条扫描线其中之一、一漏极、以及一源极。其中该栅极与该源极之间具有一重叠区域，且该重叠区域的面积是随着相对应于该重叠区域的扫描线之一输入端与相对应于该重叠区域的像素的距离增加而增加，其中该栅极包括一区块，位于该重叠区域内，并且该区块的面积是随着该输入端与相对应于该区块的像素的距离增加而增加，其中该栅极另包括一对保护结构，分别设于该区块两侧上，用以避免该区块与该栅极分离。

Description

低闪烁液晶显示面板

技术领域

本发明涉及一种液晶显示面板(liquid crystal display，LCD)，特别是一种低闪烁液晶显示面板。

背景技术

薄膜晶体管平面显示器，特别是薄膜晶体管液晶显示器(以下简称TFT-LCD)，主要是利用成矩阵状排列的薄膜晶体管，配合适当的电子元件来驱动液晶像素，以产生丰富亮丽的图形。由于TFT-LCD具有外型轻薄、耗电量少以及无辐射污染等特性，因此被广泛地应用在笔记型电脑(notebood)、个人数字助理(PDA)等携带式信息产品上，甚至已有逐渐取代传统桌上型电脑的CRT监视器的趋势。

请参考图1与图2，图1为一般TFT-LCD的示意图，图2则为一像素的等效电路示意图。如图1所示，一TFT-LCD 10包括一扫描线驱动电路区12、一信号线驱动电路区14以及一像素阵列(pixel array)区16，其中像素阵列区16内包括多个像素，而图1所示的像素A、像素B以及像素C位于同一条扫描线上。如图2所示，一像素20包括一液晶单元LC连接至一共通电极CE(common counter electrode)与一薄膜晶体管TFT，其中薄膜晶体管TFT的栅极连接一扫描线G₀，其漏极连接一信号线D₀，而其源极则与液晶单元LC的像素电极(pixel electrode)相连接。此外，像素20还包括一存储电容(storage capacitor)SC连接液晶单元LC与一扫描线G₁，存储电容SC的功用之一是减少漏电流对液晶单元LC的电压的影响，亦即协助液晶单元LC存储电荷。

如图2所示，施加于液晶单元LC上的电压与光的穿透度具有一定的关系，因此只要依据所要显示的画面，控制施加在液晶单元LC上的电压，即可将各个像素设定在适当的光穿透度，配合均匀的光源，而使显示器产生预定的画面。而施加在液晶单元LC上的电压为共通电极CE与像素电极之间的电压差，当TFT关闭时，像素电极并未连接至任何电压源，而处在浮动(floating)状态，此时像素电极的周围若有任何电压变动，此电压变动会透过寄生的电容而耦合至像素电极，并改变其电压，因而使得施加在液晶单元LC上的电压偏离原先设定的值。而此电压变动量称为馈送贯通电压(Feed-through voltage，V_FD)，其可表示为：

V_FD＝[C_GS/(C_LC+C_SC+C_GS)]×ΔV_G (1)

其中，方程式(1)内的C_LC为液晶单元LC的电容，C_SC为存储电容SC的电容，C_GS为TFT的栅极与源极间的电容，ΔV_G则为施加于扫描线上的脉冲电压的振幅。一般而言，经由调整共通电极CE的电压便可以消除V_FD所造成的影响，然而由于扫描线内的电阻及电容效应，使得施加于扫描线上的脉冲电压的下降沿(falling edge)会有圆角化(rounded)的情形，因而造成V_FD会随着像素距离扫描线的输入端(input end)越远而越小，亦即图1所示的像素A、像素B与像素C的V_FD的关系为(V_FD)_A＞(V_FD)_B＞(V_FD)_C。因此，所有像素的V_FD所造成的影响便很难由经调整共通电极CE的电压而消除，也因此而无法避免TFT-LCD的画面闪烁(flicker)的情形。

美国专利第6,028,650号即是为了解决前述缺陷的发明。请参考图3，图3为现有LCD的像素阵列的上视图。如图3所示，一像素阵列30包括扫描线32与32a电连接至一扫描线驱动电路区DR1、信号线34a～34c、以及像素A、像素B与像素C分别对应于图1的像素A、像素B与像素C。其中像素A、B与C内分别包括薄膜晶体管Q_A、Q_B与Q_C以及其相对应的液晶单元(未显示)。其中薄膜晶体管Q_A、Q_B与Q_C的栅极是与扫描线32相连接，其漏极则分别与信号线34a、34b与34c相连接，而其源极36a、36b与36c则分别与液晶单元的像素电极38a、38b与38c相连接。

如图3所示，像素阵列30的形成是将一图案化(patterned)的导电层形成于一基底(未显示)上，该导电层即是扫描线32与32a。接着一绝缘层及一半导体层依序沉积于扫描线32、32a与该基底上，以及沉积另一层图案化的导电层以形成信号线34a、34b与34c。最后沉积一透明的导电层以形成像素A、B与C内的像素电极38a、38b与38c。其中扫描线32a与像素电极38a的重叠区域40a是为像素A的存储电容，而重叠区域40b与40c则分别为像素B与C的存储电容。由于重叠区域40a、40b与40c的面积呈递减变化，因此其相对应的电容值关系为(C_SC)_A＞(C_SC)_B＞(C_SC)_C，进而可使像素A、像素B与像素C的V_FD的关系为

然而，存储电容的功用之一是减少漏电流对液晶单元的电压的影响，亦即协助液晶单元存储电荷，存储电容的电容越小则对协助液晶单元存储电荷的能力越低。因此，藉由改变存储电容的电容大小以使每一个像素保持相同的V_FD，其缺点之一是电容越小的存储电容对协助液晶单元存储电荷的能力越低。此外，为了改变存储电容以使每一个像素保持相同的V_FD，则扫描线的宽度必须配合最大存储电容设计，因此会减少像素中可透光的开口部分，亦即减少开口率。

发明内容

本发明的目的是提供一种液晶单元面板，并且每一个像素具有约略相同的V_FD，以改善前述的缺陷。

根据本发明，提供一种低闪烁液晶显示面板，其包括：多条信号线；多条扫描线；以及多个像素，每一该像素包括一液晶单元，其具有一像素电极以及一存储电容，以及一开关晶体管，其中该开关晶体管包括一栅极，电连接于该多条扫描线其中之一；一漏极，电连接于该多条信号线其中之一；以及一源极，电连接于该像素电极；其中该栅极与该源极之间具有一重叠区域，且该重叠区域的面积是随着相对应于该重叠区域的扫描线的一输入端与相对应于该重叠区域的像素的距离增加而增加，其中该栅极包括一区块，位于该重叠区域内，并且该区块的面积是随着该输入端与相对应于该区块的像素的距离增加而增加，其中该栅极另包括一对保护结构，分别设于该区块两侧上，用以避免该区块与该栅极分离。

优选地，该源极包括一区块，位于该重叠区域内，并且该区块的面积是随着该输入端与相对应于该区块的像素的距离增加而增加。

根据本发明，还提供一种低闪烁液晶显示面板，其包括：一扫描线，电连接一扫描线控制电路区；一位于该扫描线上的第一区间，包括至少一第一晶体管，该第一晶体管包括一电连接该扫描线的第一栅极、一电连接一第一信号线的第一漏极，以及一电连接一第一像素电极的第一源极，且该第一栅极及该第一源极之间具有一第一重叠区域；以及一位于该扫描线上紧邻于该第一区间的第二区间，包括至少一第二晶体管，该第二晶体管包括一电连接该扫描线的第二栅极、一电连接一第二信号线的第二漏极，以及一电连接一第二像素电极的第二源极，且该第二栅极及该第二源极之间具有一第二重叠区域；其中该第一区间位于该扫描线控制电路区与该第二区间之间，且该第二重叠区域的面积大于该第一重叠区域的面积一预定值，其中该第一栅极包括一第一区块，位于该第一重叠区域内，该第二栅极包括一第二区块，位于该第二重叠区域内，且该预定值为该第二区块与该第一区块的面积差值，其中该第一栅极另包括至少一保护结构，设于该第一区块两侧，用以避免该第一区块与该第一栅极分离。

优选地，该第一源极包括一第三区块，位于该第一重叠区域内，而该第二源极包括一第四区块，位于该第二重叠区域内，且该预定值为该第四区块与该第三区块的面积差值。

依据本发明的目的，在本发明的优选实施例中的一种低闪烁液晶显示面板包括一扫描线控制电路、多条信号线、多条扫描线以及多个像素。每一该像素包括一液晶单元与一开关晶体管(switching transistor)，其中该液晶单元具有一像素电极以及一存储电容，而该开关晶体管包括一电连接于该多条扫描线其中之一的栅极、一电连接于该多条信号线其中之一的漏极，以及一电连接于该像素电极的源极。其中该栅极与该源极之间具有一重叠区域，且该重叠区域的面积是随着相对应于该重叠区域的扫描线的一输入端与相对应于该重叠区域的像素的距离增加而增加。

由于本发明是改变栅极与源极的重叠区域的面积，进而改变C_GS以达到使每个像素的V_FD相同的功效。本发明并没有对存储电容做任何更动，因此并不会影响液晶单元的电荷存储。此外，本发明也不需要增加扫描线的宽度，因此可改善开口率减少的缺失。

附图说明

图1为一般TFT-LCD的示意图。

图2为一像素的等效电路示意图。

图3为现有TFT-LCD的像素阵列的上视图。

图4为本发明的TFT-LCD的像素阵列的上视图。

图5为本发明的另一实施例的TFT-LCD的像素阵列的上视图。

附图的符号说明

10 TFT-LCD 12 扫描线驱动电路区

14 信号线驱动电路区 16 像素阵列区

20 等效电路 30 像素阵列

32 扫描线 32a 扫描线

34a 信号线 34b 信号线

34c 信号线 36a 源极

36b 源极 36c 源极

38a 像素电极 38b 像素电极

38c 像素电极 40a 重叠区域

40b 重叠区域 40c 重叠区域

50 像素阵列 52 扫描线

54a 信号线 54b 信号线

54c 信号线 56a 源极

56b 源极 56c 源极

57a 区块 57b 区块

57c 区块 58a 像素电极

58b 像素电极 58c 像素电极

59a 区块 59b 区块

59c 区块 60a 重叠区域

60b 重叠区域 60c 重叠区域

62a 保护结构 62b 保护结构

62c 保护结构

具体实施方式

请参考图4，图4为本发明的TFT-LCD的像素阵列的上视图。如图4所示，一像素阵列50包括扫描线52电连接至一扫描线驱动电路区DR1、信号线54a～54c、以及像素A、像素B与像素C，其位置分别对应于图1的像素A、像素B与像素C。其中像素A、B与C内分别包括薄膜晶体管T_A、T_B与T_C以及其相对应的液晶单元(未显示)。并且薄膜晶体管T_A、T_B与T_C的漏极分别与信号线54a、54b与54c相连接，其源极56a、56b与56c则分别与液晶单元的像素电极58a、58b与58c相连接，而其栅极则分别与扫描线52相连接。其中扫描线52与源极56a重叠部分为重叠区域60a(斜线部分)，而重叠区域60b与60c则分别为扫描线52与源极56b及56c的重叠部分。此外，薄膜晶体管T_A、T_B与T_C的栅极分别包括区块57a、57b与57c，并且区块57a、57b与57c是位于重叠区域60a、60b与60c内，且区块57a、57b与57c的面积呈递增变化。为了避免区块57a、57b与57c于后续制程中与栅极分离，可分别于区块57a、57b与57c的两侧加上一对保护结构62a、62b与62c，其中保护结构62a、62b与62c可设在重叠区域60a、60b与60c的两侧或设在重叠区域60a、60b与60c的内部。由于区块57a、57b与57c的面积是呈递增变化，且重叠区域60a、60b与60c分别扣除区块57a、57b与57c后的面积约略相同，所以重叠区域60a、60b与60c的面积也是呈现递增变化。

像素阵列50的形成是将一图案化(patterned)的导电层形成于一基底(未显示)上，该导电层即是扫描线52。接着一绝缘层(未显示)及一半导电层(未显示)依序沉积于扫描线52与该基底上，以及沉积另一图案化的导电层以形成信号线54a、54b与54c。最后沉积一透明导电层以形成像素A、B与C内的像素电极58a、58b与58c。

请参考方程式(1)，一般而言，方程式(1)所示的存储电容的电容C_SC与液晶单元的电容C_LC皆约为栅极与源极间的电容C_GS的数十倍，亦即C_SC，C_LC＞＞C_GS，因此，方程式(1)可改写成下式：

V_FD＝[C_GS/(C_LC+C_SC)]×ΔV_G (2)

因此，对于图4中的像素A、像素B与像素C而言，若使(C_GS)_A＝(C_GS)_B＝(C_GS)_C、(C_SC)_A＝(C_SC)_B＝(C_SC)_C与(C_LC)_A＝(C_LC)_B＝(C_LC)_C，则像素A、像素B与像素C的V_FD的关系将为(V_FD)_A＞(V_FD)_B＞(V_FD)_C。然而如方程式(2)所示，若使(C_GS)_A＜(C_GS)_B＜(C_GS)_C、(C_SC)_A＝(C_SC)_B＝(C_SC)_C与(C_LC)_A＝(C_LC)_B＝(C_LC)_C，则可使像素A、像素B与像素C的V_FD约略相同，而本发明即是利用此概念以解决前述的缺失。本发明的方法是在栅极上增加区块57a、57b与57c，以使栅极与源极的重叠区域60a、60b与60c的面积呈递增变化，而使重叠区域60a、60b与60c相对应的电容值关系为(C_GS)_A＜(C_GS)_B＜(C_GS)_C，进而可使像素A、像素B与像素C的V_FD的关系为

在本发明的第一实施例中，像素阵列50内有1024个像素，并将1024个像素区分为多个区间，其中同一个区间内的薄膜晶体管的栅极所包括的区块面积皆约略相同，而任两个相邻区间内的栅极所包括的区块的面积差为一预定值。如图4所示，若区间I与区间II相邻，区间II与区间III相邻，则区块57b比区块57a的面积多出上述的预定值，而区块57c比区块57b的面积多出上述的预定值。此外，区块57a、57b与57c的形状并不限定为矩形，只要可达到增加重叠区域60a、60b与60c面积的目的即可。

请参考图5，图5为本发明的另一实施例的TFT-LCD的像素阵列的上视图。如图5所示，在本发明的第二实施例中，薄膜晶体管T_A、T_B与T_C的源极分别包括区块59a、59b与59c，并且区块59a、59b与59c是位于重叠区域60a、60b与60c内且区块59a、59b与59c的面积是呈递增变化，此外，由于重叠区域60a、60b与60c分别扣除区块57a、57b与57c后的面积约略相同，所以栅极与源极的重叠区域60a、60b与60c的面积亦呈递增变化。因此，与重叠区域60a、60b与60c相对应的电容值关系为(C_GS)_A＜(C_GS)_B＜(C_GS)_C，进而可使像素A、像素B与像素C的V_FD的关系为其中，如图5所示，若区间I与区间II相邻，区间II与区间III相邻，则区块59b比区块59a的面积多出一预定值，而区块59c比区块59b的面积多出上述的预定值。此外，区块59a、59b与59c的形状并不限定为矩形，只要可达到增加重重叠区域60a、60b与60c面积的目的即可。

此外，第一实施例及第二实施例皆可将1024个像素区分为1024个区间，即每一个区间只包括一个像素，并使每一区间内的栅极或源极所增加的区块的面积呈递增变化，而此可更精确地使每一个像素V_FD约略相同。

简而言之，本发明是藉由调整TFT的栅极与源极间的电容C_GS，以使每一个像素的V_FD约略相同，其方法是在薄膜晶体管的栅极或源极上增加一区块，以调整各个像素的栅极与源极的重叠区域的面积，而使重叠区域的面积随着相对应于该重叠区域的扫描线的一输入端与相对应于该重叠区域的像素的距离增加而增加。

相较于现有技术，本发明是改变栅极与源极的重叠区域的面积，进而达到调整C_GS以使每个像素的V_FD约略相同的目的。而本发明除了改变栅极与源极的重叠区域的面积外，并没有对存储电容做任何更动，因此并不会影响液晶单元的电荷存储。此外，本发明也不需要增加扫描线的宽度，因此可改善现有技术中开口率减少的缺失。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等效变化与修饰，都应属本发明专利的涵盖范围。

Claims

1. 一种低闪烁液晶显示面板，其包括：

多条信号线；

多条扫描线；以及

多个像素，每一该像素包括一液晶单元，其具有一像素电极以及一存储电容，以及一开关晶体管，其中该开关晶体管包括一栅极，电连接于该多条扫描线其中之一；一漏极，电连接于该多条信号线其中之一；以及一源极，电连接于该像素电极；

其中该栅极与该源极之间具有一重叠区域，且该重叠区域的面积是随着相对应于该重叠区域的扫描线的一输入端与相对应于该重叠区域的像素的距离增加而增加，

其中该栅极包括一区块，位于该重叠区域内，并且该区块的面积是随着该输入端与相对应于该区块的像素的距离增加而增加，其中该栅极另包括一对保护结构，分别设于该区块两侧上，用以避免该区块与该栅极分离。

2. 一种低闪烁液晶显示面板，其包括：

一扫描线，电连接一扫描线控制电路区；

一位于该扫描线上的第一区间，包括至少一第一晶体管，该第一晶体管包括一电连接该扫描线的第一栅极、一电连接一第一信号线的第一漏极，以及一电连接一第一像素电极的第一源极，且该第一栅极及该第一源极之间具有一第一重叠区域；以及

一位于该扫描线上紧邻于该第一区间的第二区间，包括至少一第二晶体管，该第二晶体管包括一电连接该扫描线的第二栅极、一电连接一第二信号线的第二漏极，以及一电连接一第二像素电极的第二源极，且该第二栅极及该第二源极之间具有一第二重叠区域；

其中该第一区间位于该扫描线控制电路区与该第二区间之间，且该第二重叠区域的面积大于该第一重叠区域的面积一预定值，

其中该第一栅极包括一第一区块，位于该第一重叠区域内，该第二栅极包括一第二区块，位于该第二重叠区域内，且该预定值为该第二区块与该第一区块的面积差值，

其中该第一栅极另包括至少一保护结构，设于该第一区块两侧，用以避免该第一区块与该第一栅极分离。