CN100411058C - 大信道宽度的磁性随机存取内存排列选择晶体管 - Google Patents

大信道宽度的磁性随机存取内存排列选择晶体管 Download PDF

Info

Publication number
CN100411058C
CN100411058C CNB018187560A CN01818756A CN100411058C CN 100411058 C CN100411058 C CN 100411058C CN B018187560 A CNB018187560 A CN B018187560A CN 01818756 A CN01818756 A CN 01818756A CN 100411058 C CN100411058 C CN 100411058C
Authority
CN
China
Prior art keywords
memory cell
magnetic
line
collating unit
magnetic ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018187560A
Other languages
English (en)
Other versions
CN1613116A (zh
Inventor
T·贝姆
H·霍恩格施米德
T·罗伊赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1613116A publication Critical patent/CN1613116A/zh
Application granted granted Critical
Publication of CN100411058C publication Critical patent/CN100411058C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明系关于一MRAM排列，其包括一选择晶体管(T)连接至数MTJ记忆胞元(1)，并具加大之信道宽度。

Description

大信道宽度的磁性随机存取内存排列选择晶体管
本发明系有关于一种磁性随机存取内存(MRAM)排列，其具有复数磁性信道接面(MTJ)内存胞元，其系以矩阵方式提供于一内存胞元数组中、并在各情况中放置于位线路，其系沿着该内存胞元数组之一第一方向进行，及电路板线路之间，具有数字线路，其系排列于远离该等磁性信道接面(MTJ)内存胞元之一距离、并逐列对齐于后者及沿着该内存胞元数组之一第二方向延伸，其中，该第二方向系大致垂直该第一方向，且具有选择或隔离晶体管，其系连接至该等电路板线路，其闸极端系连接至字符线路、并使其源极-汲极路径放置于该等电路板线路及参考地点电位(地点)之间。
第3图系表示一个磁性信道接面(MTJ)内存胞元1，其系放置于一位线路BL及一电路板线路PL之间、并包括一软磁性层WML、一信道阻层TB、及一硬磁性层HML。该软磁性层WML之磁化方向系可供调整、且该硬磁化层HML之磁化方向系固定的，其系分别利用第3图之一双箭头2表示该软磁性层WML、并利用一向左箭头3表示该硬磁性层HML。
一数字线路D系位于该磁性信道接面(MTJ)内存胞元1下方、并利用某种方式与后者及与该电路板线路PL电性隔离，藉以传送产生一磁场之一程序电流Ih。该程序电流Ih系与一程序电流Io互动，其系可以流经该位线路BL、并产生一磁场Ho。该两程序电流Ih及Io之至少一电流方向必须可逆转。
该电路板线路PL系，经由一连接线路C，连接至一选择或隔离晶体管T，其闸极系连接至一字符线路WL、并使其源极-汲极路径放置于该连接线路C及参考地点电位(地点)之间。
在该位线路BL及该电路板线路PL之间，该磁性信道接面(MTJ)内存胞元1在该软磁性层WML及该硬磁性层HML具有平行磁化方向时之电阻系低于该等磁性层具有非平行方向时之电阻。因此，具有平行磁化方向之状态系评定为数值”1”，举例来说，倘若具有非平行磁化方向之状态系指定为数值”0”。不言可喻，该等状态之相反评定亦是可能的。
为写入该磁性信道接面(MTJ)内存胞元1，程序电流Io及Ih系沿着某个方向传送经过该位线路BL及该数字线路D，藉以使该等磁场Ho及Hh能够将该软磁性层WML之磁化方向设定为与该硬磁性层HML之磁化方向平行或非平行。在写入操作期间，该选择晶体管T系关闭，藉以在，举例来说，一加强模式之N信道金氧半晶体管之情况中，施加一电位”0”至其闸极，亦即：该字符线路WL。
第4图系表示第3图之该磁性信道接面(MTJ)内存胞元1系如何进行读取。为达此目的，该选择晶体管T系开启、且一感应电流Is系传送经过该位线路BL、该电路板线路PL、该连接线路C、及该晶体管T。根据该电流Is之振幅，其系确定于该位线路BL之输入，该内存内容系评定为”1”或”0”。
第5图系表示一内存胞元数组，其具有磁性信道接面(MTJ)内存胞元1于位线路B1、B2及数字线路D1、D2、D3之间，其中，各磁性信道接面(MTJ)内存胞元1系指派一选择晶体管T、且该等选择晶体管之闸极系利用字符线路W1、W2、W3逐列彼此连接。
第6图系表示一内存胞元数组之平面图，其具有第5图所示类型之数字线路D1至D4、位线路B1至B3、及字符线路W1至W4，其中，该图式仅在各情况中表示一额外数字线路D4、一额外位线路B3、及一额外字符线路W4。倘若利用各种技术可以达到之最小特征大小系表示为F2，则由第6图可知：覆盖两位之一单位胞元系具有一面积要求12F2，藉以使各内存胞元具有一胞元大小6F2。在这种情况中，各选择晶体管之信道宽度系表示为F，如该连接线路C，其导致个别字符线路W1至W4之一地点扩散区域(GD)，之指派可知。汲极区域及源极区域系分别加入该地点扩散区域(GD)、该个别连接线路C下方及相对该个别连接线路C之对应字符线路侧边之区域。
一磁性随机存取内存(MRAM)排列应该能够尽可能快速地写入及读取，也就是说，具有一小内部电阻。
有鉴于此，本发明之主要目的便是提供一种磁性随机存取内存(MRAM)排列，其中，该内部电阻系配合一内存胞元之最少可能面积要求(也就是说，利用最多6F2之一面积要求)加以缩小。
在上述类型之一磁性随机存取内存(MRAM)排列之例子中，本发明之上述及其它目的系基于下列原理达成，亦即：在各种情况中，指派一选择晶体管至复数磁性信道接面(MTJ)内存胞元，藉以使其信道宽度能够利用设置之磁性信道接面(MTJ)内存胞元数目决定。在这种情况中，一选择晶体管亦可以设置于复数内存胞元。
在根据本发明之磁性随机存取内存(MRAM)排列中，一地点扩散区域最好能够指派至一个别选择晶体管。在这种情况中，该地点扩散区域可以利用指状方式、延伸于个别电路板线路下方、或大致上全部呈现矩形。
最后，在根据本发明之磁性随机存取内存(MRAM)排列中，该等电路板线路、及该等个别电路板线路及关连选择晶体管间之该等连接线路最好能够利用复晶硅组成。不言可喻，然而，这些线路亦可以利用其它材料组成。这些位线路最好能够利用铜组成。另外，这些磁性信道接面(MTJ)胞元则可以利用习知方式构成。
在根据本发明之磁性随机存取内存(MRAM)排列中，该选择晶体管之信道宽度系可以相当程度地增加。这表示：该内部电阻可以减少，藉以降低功率损耗、并确保快速地写入及读取。根据本发明之磁性随机存取内存(MRAM)排列，空间损耗将不会发生。
本发明之基本概念系，复数磁性信道接面(MTJ)内存胞元仅指派单一选择晶体管，藉此，该选择晶体管之信道宽度便可以减少，且该内部电阻亦可以降低。
[图式之简单说明]
本发明系参考所附图式，配合较佳实施例详细说明如下，其中：
第1图系表示根据本发明之较佳实施例、该磁性随机存取内存(MRAM)排列之立体示意图；
第2图系表示根据本发明之较佳实施例、该磁性随机存取内存(MRAM)排列之平面图；
第3图系表示在一写入操作期间、具有一选择晶体管之磁性信道接面(MTJ)内存胞元；
第4图系表示在一读取操作期间、第3图之磁性信道接面(MTJ)内存胞元；
第5图系表示具有磁性信道接面(MTJ)内存胞元之内存胞元数组；以及
第6图系表示对应第5图、既有磁性随机存取内存(MRAM)排列之平面图。
[较佳实施例]
第3至6图已详细说明如上。
在这些图式中，在各种情况中之相互对应结构组件系具有相同之图式符号。
第1图系利用方块图表示根据本发明之磁性随机存取内存(MRAM)排列，其中，在一内存胞元数组中(其中，位线路B1至B4系利用铜组成，举例来说，且一数字线路D1系利用铜或铝组成，举例来说)，四个磁性信道接面(MTJ)内存胞元1系指派至单一选择晶体管T，其闸极系连接至一字符线路W1。该选择晶体管之”共享选择(shared select)”架构系可以在不增加该等内存胞元尺寸之情况下，增加其信道宽度，藉以使该选择晶体管具有一低内部电阻。
该信道宽度之增加可见于第2图，其系表示根据本发明较佳实施例、磁性随机存取内存(MRAM)排列之平面图。在这种情况中，无可否认地，该等个别电路板线路P1系，经由复数连接线路C，再度连接至该晶体管T之汲极及源极，其在各种情况中系放置于对应位线路B1至B4下方。举例来说，该等电路板线路PL及该等连接线路C系利用掺杂复晶硅组成。然而，该晶体管T系具有一信道宽度7F，其系利用该位线路B1及该位线路B4之间区域下方、该地点扩散(GD)之程度决定。因此，本发明系具有一有效信道宽度/位(7/4)F。一般而言，在此较佳实施例中，该等选择晶体管之有效信道宽度/位系[(2n-1)/n]F，倘若n系表示指派至单一选择晶体管之磁性信道接面(MTJ)内存胞元数目。
如第2图可知，八位之胞元大小为8F 6F＝48F2。藉以产生单一位之内存胞元之胞元大小6F2。换句话说，虽然该选择晶体管之信道宽度已相当程度地增加，但是其空间需求却不会随之增加。
另外，复数磁性信道接面(MTJ)内存胞元共享单一选择晶体管亦不会构成写入操作之问题，因为该选择晶体管系在这种情况中关闭，如第3图及其相关说明所述。
〔参考符号表列〕
1→磁性信道接面(MTJ)内存胞元
2→软磁性层中之磁化方向双箭头
3→硬磁性层中之磁性方向箭头
Io→位线路中之程序电流
Ih→数字线路中之程序电流
Ho→位线路中程序电流Io之磁场
Hh→数字线路中程序电流Ih之磁场
BL、BL1 to BL4→位线路
PL→电路板线路
C→连接线路
T→选择晶体管
Is→感应电流
D、D1 to D4→数字线路
W、W1 to W4→字符线路
F→最小特征大小
DR→驱动器
DEC→译码器
GD→地点扩散区域

Claims (7)

1. 一种磁性随机存取内存排列装置，具有多个设置在内存胞元场内的矩阵形排列的磁性信道接面内存胞元(1)，这些磁性信道接面内存胞元(1)在每种情况下位于朝内存胞元场的第一方向延伸的位线(B1-B4)及板线(PL)之间，所述磁性随机存取内存还具有连接至所述板线(PL)的选择晶体管(T)，其栅极端连接至字线(W1至W4)，并使其源-漏路径放置在所述板线(PL)和参考接地电位之间，每种情况下的选择晶体管(T)被分配给多个磁性信道接面内存胞元，其特征在于，
在远离所述磁性信道接面内存胞元(1)的距离处，提供用于对所述磁性信道接面内存胞元(1)进行编程的数字线(D1至D4)，所述数字线被逐列地分配给所述磁性信道接面内存胞元，并沿所述内存排列装置中的第二方向延伸，所述第二方向垂直于所述第一方向；以及
有效信道宽度/位由[(2n-1)/n]·F决定，其中，n表示所述内存胞元的数量，所述内存胞元在每种情况下被分配给选择晶体管(T)，F2表示能够通过相应采用的技术实现的最小特征尺寸。
2. 如权利要求1所述的磁性随机存取内存排列装置，其特征在于，每一个选择晶体管(T)均配有一个接地扩散区(GD)。
3. 如权利要求2所述的磁性随机存取内存排列装置，其特征在于，所述接地扩散区(GD)在所述板线(PL)下方以手指状方式伸展。
4. 如权利要求2所述的磁性随机存取内存排列装置，其特征在于，所述接地扩散区(GD)设计为矩形。
5. 如权利要求1至4中任一项所述的磁性随机存取内存排列装置，其特征在于，位于所述板线(PL)及选择晶体管(T)之间的所述板线(PL)及连接线(C)由多晶硅构成。
6. 如权利要求5所述的磁性随机存取内存排列装置，其特征在于，所述位线(B1-B4)以铜制成，所述数字线(D1)以铜或铝制成。
7. 如权利要求1至4中任一项所述的磁性随机存取内存排列装置，其特征在于，所述位线(B1-B4)以铜制成，所述数字线(D1)以铜或铝制成。
CNB018187560A 2000-11-13 2001-11-12 大信道宽度的磁性随机存取内存排列选择晶体管 Expired - Fee Related CN100411058C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10056159.4 2000-11-13
DE10056159A DE10056159C2 (de) 2000-11-13 2000-11-13 MRAM-Anordnung mit Auswahltransistoren großer Kanalweite

Publications (2)

Publication Number Publication Date
CN1613116A CN1613116A (zh) 2005-05-04
CN100411058C true CN100411058C (zh) 2008-08-13

Family

ID=7663101

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018187560A Expired - Fee Related CN100411058C (zh) 2000-11-13 2001-11-12 大信道宽度的磁性随机存取内存排列选择晶体管

Country Status (8)

Country Link
US (1) US6803618B2 (zh)
EP (1) EP1342242B1 (zh)
JP (1) JP2004526294A (zh)
KR (1) KR100539127B1 (zh)
CN (1) CN100411058C (zh)
DE (2) DE10056159C2 (zh)
TW (1) TW533414B (zh)
WO (1) WO2002039455A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
DE102004041907B3 (de) * 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher
US8711612B1 (en) * 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
KR20140102993A (ko) 2013-02-15 2014-08-25 삼성전자주식회사 증가된 온/오프 비를 갖는 자기 메모리 소자와 그 제조 및 동작방법
KR102116719B1 (ko) 2013-12-24 2020-05-29 삼성전자 주식회사 자기 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1059798A (zh) * 1990-08-03 1992-03-25 株式会社日立制作所 半导体存贮器件及其操作方法
US5361226A (en) * 1991-03-06 1994-11-01 Mitsubishi Denki Kabushiki Kaisha Magnetic thin film memory device
US5449935A (en) * 1991-10-31 1995-09-12 Rohm Co. Ltd. Semiconductor device including non-volatile memories
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US6169688B1 (en) * 1998-03-23 2001-01-02 Kabushiki Kaisha Toshiba Magnetic storage device using unipole currents for selecting memory cells
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6272041B1 (en) * 2000-08-28 2001-08-07 Motorola, Inc. MTJ MRAM parallel-parallel architecture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1059798A (zh) * 1990-08-03 1992-03-25 株式会社日立制作所 半导体存贮器件及其操作方法
US5361226A (en) * 1991-03-06 1994-11-01 Mitsubishi Denki Kabushiki Kaisha Magnetic thin film memory device
US5449935A (en) * 1991-10-31 1995-09-12 Rohm Co. Ltd. Semiconductor device including non-volatile memories
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells

Also Published As

Publication number Publication date
DE10056159A1 (de) 2002-05-23
EP1342242A2 (de) 2003-09-10
US6803618B2 (en) 2004-10-12
DE10056159C2 (de) 2002-10-24
EP1342242B1 (de) 2004-06-09
KR100539127B1 (ko) 2005-12-26
WO2002039455A2 (de) 2002-05-16
JP2004526294A (ja) 2004-08-26
TW533414B (en) 2003-05-21
KR20040016448A (ko) 2004-02-21
US20030218926A1 (en) 2003-11-27
DE50102561D1 (de) 2004-07-15
CN1613116A (zh) 2005-05-04
WO2002039455A3 (de) 2002-08-29
WO2002039455A8 (de) 2002-10-17

Similar Documents

Publication Publication Date Title
US5295092A (en) Semiconductor read only memory
KR100443545B1 (ko) Ｍｒａｍ 장치
US6528896B2 (en) Scalable two transistor memory device
TW306005B (en) Decoding method of diode-type read only memory array
US5747849A (en) Nonvolatile memory device having buried data lines and floating gate electrode on buried data lines
US4884115A (en) Basic cell for a gate array arrangement in CMOS Technology
CN100449638C (zh) 磁隧道结磁阻随机存取存储器并联-并联结构
US5825683A (en) Folded read-only memory
US5341337A (en) Semiconductor read only memory with paralleled selecting transistors for higher speed
JP3104319B2 (ja) 不揮発性記憶装置
JP2863661B2 (ja) 読出専用メモリ
US6473335B2 (en) MRAM configuration
KR20110015705A (ko) 반도체 자성 메모리
US6226214B1 (en) Read only memory
KR850000798A (ko) 반도체 집적회로 장치
CN100411058C (zh) 大信道宽度的磁性随机存取内存排列选择晶体管
JP3336985B2 (ja) 半導体記憶装置
US5854770A (en) Decoding hierarchical architecture for high integration memories
US5621697A (en) High density integrated circuit with bank select structure
KR100258345B1 (ko) 파워라인의 배치구조를 개선한 반도체 메모리 장치
US5349563A (en) Mask ROM
CN100538873C (zh) 四导线磁随机存取存储器单元的系统和方法及解码方案
US5493527A (en) High density ROM with select lines
US6198648B1 (en) Semiconductor memory device with hierarchical bit line architecture
WO2023157724A1 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080813

Termination date: 20091214