CN100410888C - 带热交换功能的存储系统及其故障存储模块的交换方法 - Google Patents
带热交换功能的存储系统及其故障存储模块的交换方法 Download PDFInfo
- Publication number
- CN100410888C CN100410888C CNB2006100680833A CN200610068083A CN100410888C CN 100410888 C CN100410888 C CN 100410888C CN B2006100680833 A CNB2006100680833 A CN B2006100680833A CN 200610068083 A CN200610068083 A CN 200610068083A CN 100410888 C CN100410888 C CN 100410888C
- Authority
- CN
- China
- Prior art keywords
- memory module
- input
- memory
- data
- storage system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Debugging And Monitoring (AREA)
- Memory System (AREA)
Abstract
一种带热交换功能的存储系统,具备依次串联的存储模块(28、29、30),其存储控制机构(25)通过将存储模块列的一端与一方的输入输出部连接,始终经由第1读出信号线26A和第1写入信号线(26B)访问各存储模块进行数据的读出/写入,在存储模块故障时,将故障存储模块与其前级的存储模块切断,将故障存储模块的下一级以后的存储模块列的存储模块、和与该存储模块列的末端连接的预备存储模块(31)经由第2读出信号线(26B)和第2写入信号线(27B)依次与另一方的输入输出部串联连接进行访问,而控制成为将可插拔所述故障存储模块的状态。因此,这种串行传送方式的存储系统,不停止系统就可交换故障存储模块。
Description
技术领域
本发明涉及一种在作为存储装置使用存储模块的信息处理设备等的系统中,在产生了存储错误等时,无需停止系统而可交换故障存储模块的、带热交换(hot swap)功能存储系统及其故障存储模块的交换方法。
背景技术
服务器等信息处理装置中,作为主存储装置大多使用存储模块,但作为在存储模块中产生了错误或故障时的存储模块的交换方法,一般使系统停止而进行交换,通常,在不停止系统的状态下无法进行存储模块的交换。为了使系统持续运行,而不能中断向存储器的访问(存取)。
对于这个问题,已知镜像(mirroring)方式,其除了使装置本身双重化以外,只使存储系统双重化,始终按每个存储总线冗长保存存储数据。
图9是用于说明存储镜像方式的概略图,表示由存储控制器1、存储总线2、3、存储模块4、5、6及7、8、9构成的概略结构。
在图9中,存储控制器1,通过进行与存储总线2、3相同的工作,向存储模块4和7、存储模块5和8、存储模块6和9分别写入相同的数据,因此当交换某一方侧的存储模块时,通过停止与其存储模块连接的侧的存储总线,可以交换存储模块。
在这种情况下,系统经由无停止一侧的存储总线,只使用一方侧的存储模块就可持续地进行工作,因此只要在存储模块的交换结束之后,经由交换后一侧的存储总线,向交换后的存储模块写入与工作中的一侧的存储模块相同的数据即可。
从以上的工作方法可知,在存储镜像方式的情况下,有助于装置的性能的存储容量变为安装的存储容量的1/2。
由此,根据镜像方式,需要将存储容量作成2倍,目前存储器的价格给系统整体的价格带来较大的影响,因此存在不能简单地采用镜像方式的问题。
另外,在专利文献1所记载的发明中,提出了一种在具备多个存储模块且经由总线串联连接了其缓冲部的存储系统中,具备用于复制被存储到存储模块中的数据的硬盘装置的系统。
根据该系统,在交换存储模块之时,有对要交换的存储模块的访问请求时,通过访问硬盘装置所对应的地址而可以进行存储模块的交换,同时在交换结束之后,通过将硬盘装置的数据复制到交换后的存储模块所对应的地址中,可以实现热交换功能。
但是专利文献1所记载的发明,代替存储模块的双重化,而具备硬盘装置进行存储镜像,在为硬盘装置的情况下,与存储模块相比,存在访问需要时间的问题。
另外,也考虑到:作为预备的存储模块只具备1块量的存储模块,通过在产生存储错误时切换故障存储器和预备存储器之间的访问,可以使系统继续工作的方法,但是在该方法中,可以停止产生错误的存储模块的使用,但是不能拔去故障存储器而置换为好的存储器。原因是,通过拔去故障存储器,而存储总线的路径被切断,因此停止了系统整体的工作。
在这种情况下,也考虑到具备1块量的预备存储模块的同时由开关对故障存储器和预备存储器进行切换的方法,但是在多个存储模块被级联连接的存储总线电路中,当不停止存储器访问而由开关切换存储器时,用于切换的电路的连接变得复杂或变长,因此会影响到向存储总线的传送波形,因此在系统的稳定工作上有可能出现问题。
图10是用于说明具备了1块量的预备存储模块的存储系统的概略图,表示由存储控制器10、存储总线11、存储模块12、13、14、15构成的概略构成。
在图10所示的存储系统中,通常只使用存储模块12、13、14,在将存储模块15作为预备存储模块使用时,例如在存储模块13中产生错误而想要停止其使用时,只要通过向存储模块15移动存储模块13的数据,同时使存储控制器10识别出存储模块13变为存储模块15,而不访问存储模块13即可。
但是在这种情况下,即使存储控制器10不访问存储模块13时,由于存储总线11和存储模块13之间的布线一直处于被连接了的状态,因此当卸下存储模块13时对存储总线11上的传送波形产生影响,因此不能稳定工作。
此时,即使由开关等切断向存储模块13的连接,也同样地避免不了对传送波形的影响。
另外,近年来追求实用化的串行传送方式的存储系统中,当使用开关等停止向某一存储模块的电源供给时,出现不能向下一个连接的存储模块传送数据的问题。
图11是表示串行传送方式的存储系统的一例的概略图,表示由存储控制器16、读出信号线17、写入信号线18、存储模块19、20、21、和缓冲器22、23、24构成的概略构成。缓冲器22、23、24是分别被搭载在存储模块19、20、21上、的数据的串行传送用的缓冲器。
目前,在图11所示的系统中,例如在停止或切断存储模块20时,存储控制器16不能访问存储模块21。
从该例子可知,即使是串行传送的存储系统,在以往的方法中不能停止系统,不能进行存储模块的切断。
专利文献1:特开2004-185199
由此,在以往的存储系统中,在镜像方式的情况下,可以进行故障存储模块的交换,但是为了基于存储模块或其他存储装置等的系统的双重化而出现避免不了成本的上升的问题。
另外,在具备以往的1块量的预备存储模块的方式中,成本的上升较少,但是出现通过基于在拔去故障存储模块时的电路切换等的存储总线上的传送波形的混乱而不能稳定地进行工作的问题。
进一步,在以往的串行传送方式的存储系统中,不停止系统,就不能进行存储模块的切断。
发明内容
本发明是鉴于上述问题而做出的,其目的在于提供一种在串行传送方式的存储系统中,仅仅具备最小量的1块预备模块,无需停止系统就能进行故障存储模块的交换的带热交换功能的存储系统及其故障存储模块的交换方法。
为了解决上述问题,第1发明的带热交换功能的存储系统,是具备由依次串联连接的多个存储模块构成的存储模块列的串行传送方式的存储系统,其中,具备:存储控制机构,其通过将所述存储模块列的一端与一方的输入输出部连接,始终经由第1读出信号线和第1写入信号线访问各存储模块并进行数据的读出/写入,同时在任意的存储模块的故障时,将该故障存储器与其前级的存储模块切断,同时将所述故障存储模块的下一级以后的存储模块列的存储模块、和与该存储模块列的末端连接的预备存储模块经由第2读出信号线和第2写入信号线依次与另一方的输入输出部串联连接进行访问,而控制成为可插拔所述故障存储模块的状态。
另外,第2发明,是根据第1发明所述的带热交换功能的存储系统,其中,所述存储控制机构,在所述存储模块列中的任意的存储模块产生了故障时,将该故障存储模块与后级的存储模块切断,将该后级的存储模块经过预备存储模块与所述另一方的输入输出部连接,同时在将所述故障存储模块与前级的存储模块切断了的状态下,将所述故障存储模块的数据复制到所述预备存储模块中,在该复制结束时,将所述预备存储模块置换为所述故障存储模块并从所述另一方的输入输出部进行访问,进行了所述故障存储模块的交换之后,将所述预备存储模块的数据复制到所述交换后的存储模块中,在该复制结束时,将所述交换后的存储模块和前后级的存储模块之间作成连接状态,之后,从所述一方的输入输出部对所述各存储模块进行访问。
另外,第3发明,是根据第1或2发明所述的带热交换功能的存储系统,其中,所述各存储模块,具备:多个存储装置,其并行地写入/读出数据;串行/并行转换机构,其将来自该各存储装置的读出数据从并行数据转换为串行数据,将向各存储装置的写入数据从串行数据转换为并行数据;缓冲机构,其将来自所述串行/并行转换机构的读出数据传送给一方的输入输出端或另一方的输入输出端,将来自一方的输入输出端的写入数据传送给所述串行/并行转换机构或另一方的输入输出端。
另外,第4发明,是根据第3发明所述的带热交换功能的存储系统,其中,所述缓冲机构由第1开关机构、和第2开关机构构成,所述第1开关机构将从所述串行/并行转换机构输出的读出数据与从一方的输入输出端输入的读出数据切换并输出给另一方的输入输出端,所述第2开关机构将从一方的输入输出端输入的写入数据切换并输出给所述串行/并行转换机构和另一方的输入输出端。
另外,第5发明,是根据第4发明所述的带热交换功能的存储系统,其中,所述各开关机构由第1及第2开关元件、第3开关元件、和开关控制机构构成,所述第1及第2开关元件被串联连接在一方的输入输出端和另一方的输入输出端之间,所述第3开关元件被连接在该第1及第2开关元件的中点和所述串行/并行转换机构之间,开关控制机构根据来自所述存储控制机构的控制信号控制各开关元件的开/关。
另外,第6发明,是根据第1发明所述的带热交换功能的存储系统,其中,在所述预备存储模块和存储控制机构之间的第2读出信号线和写入信号线上具备1个或多个缓冲器。
另外,第7发明,是一种带热交换功能的存储系统中的故障存储模块的交换方法,其中,在所述存储系统中,将由依次串联连接的多个存储模块构成的存储模块列的一端与存储控制机构的一方的输入输出部连接,同时将所述存储模块列的另一端经由串联连接的预备存储模块与所述存储控制机构的另一方的输入输出部连接,始终所述存储控制机构从所述一方的输入输出部向所述存储模块列的各存储模块访问并串行地进行数据的读出/写入,在所述存储模块列中的任意的存储模块产生了故障时,所述存储控制机构,将该故障存储模块与后级的存储模块切断,将该后级的存储模块经过预备存储模块与所述另一方的输入输出部连接,同时在将所述故障存储模块与前级的存储模块切断了的状态下,将所述故障存储模块的数据复制到所述预备存储模块中,在该复制结束时,将所述预备存储模块置换为所述故障存储模块并从所述另一方的输入输出部进行访问,进行了所述故障存储模块的交换之后,将所述预备存储模块的数据复制到所述交换后的存储模块中,在该复制结束时,将所述交换后的存储模块和前后级的存储模块之间作成连接状态,之后,控制从所述一方的输入输出部对所述各存储模块进行访问。
根据本发明的带热交换功能的存储系统,在串行传送方式的存储系统中,只需具备最小限量的1块预备存储模块,不停止系统就可以进行故障存储模块的交换。
附图说明
图1是表示本发明的第1实施例的带热交换功能的存储系统的构成的框图。
图2是表示该实施例中的存储控制器的存储布线输入输出部的构成的像图。
图3是表示该实施例中的各存储模块的内部构成的概略图。
图4是表示该实施例中的各开关电路的内部构成的图。
图5是表示该实施例中的通常的工作状态的图。
图6是说明该实施例中的存储错误产生时的信号传送状态的变更的图。
图7是用于说明该实施例中的存储模块交换后的处理的图。
图8是表示本发明的第2实施例的带热交换功能的存储系统的构成的框图。
图9是用于说明存储镜像方式的概略图。
图10是用于说明具备1块预备存储模块的存储系统的概略图。
图11是表示串行传送方式的存储系统的一例的概略图。
图中:25-存储控制器(存储控制器机构),26A、26B-读出信号线,27A、27B-写入信号线,28、29、30、31-存储模块,32、33、34、35-缓冲器(缓冲机构),40-存储装置,41-串行/并行转换电路(串行/并行转换机构),42-缓冲器(缓冲机构),43、44-开关电路(开关机构),50-开关控制电路(开关控制机构),51-存储控制器,52A、52B-读出信号线,53A、53B-写入信号线,54、55、56、57-存储模块,58、59、60、61-缓冲器,65、66-缓冲器。
具体实施方式
本发明的带热交换功能的存储系统,通过在具备由依次串联连接的多个存储模块构成的存储模块列的串行传送方式的存储系统中,将存储模块列的一端与一方的输入输出部连接,始终经由第1读出信号线和第1写入信号线访问各存储模块进行数据的读出/写入,同时在任一的存储模块故障时,切断该故障存储器和其前级的存储模块,同时将故障存储模块的下一级以后的存储模块列的存储模块、和与该存储模块列的末端连接的预备存储模块经由第2读出信号线和第2写入信号线依次与另一方的输入输出部串联连接进行访问,而进行作成可插拔故障存储模块的状态的控制。
(实施例1)
图1是表示本发明的第1实施例的热交换功能存储系统的构成的框图,图2是表示本实施例的存储控制器的存储器布线输入输出部的构成的像图,图3是表示本实施例的各存储模块的内部构成的概略图,图4是表示本实施例的各开关电路的内部构成的图,图5是表示本实施例的通常的工作状态的图,图6是说明本实施例的存储错误产生时的信号传送状态的变更的图,图7是说明存储模块交换后的处理的图。
该例的带热交换功能的存储系统,如图1所示,大致由存储控制器25、的1读出信号线26A、第1写入信号线27A、第2读出信号线26B、第2写入信号线27B、存储模块28、29、30、31、分别被搭载在存储模块28、29、30、31上的串行传送用的缓冲器32、33、34、35构成。其中,存储模块31及被搭载在其上的缓冲器35是预备用的。
如图1所示,该例的带热交换功能的存储系统,与图1所示的以往的串行传送方式的存储系统相同地,具有以下构成:对存储控制器25的一方的输入输出部由第1读出信号线26A和第1写入信号线27A依次连接存储模块28、29、30的缓冲器32、33、34,并且,将预备存储模块31的缓冲器35由第2读出信号线26B和第2写入信号线27B直接与存储控制器25的另一方的输入输出部连接。
此外,虽然在图1中省略了图示,但是向存储模块28、29、30、32供给的电源是分别独立的,因此根据存储控制器25的指示分别遮断电源,可以停止各存储模块的工作。
图2是表示存储控制器25的存储器布线的输入输出部的像图,示出在一方的输入输出部上连接有第1读出信号线36和第1写入信号线37,同时在另一方的输入输出部上连接有第2读出信号线39和第2写入信号线38。由此,在该例的带热交换功能的存储系统中,存储控制器中的存储器输入输出线数目变成图1所示的以往的串行传送方式的存储系统的2倍。
各存储模块的内部构成,如图3概略所示,具有由多个存储装置40、串行/并行转换电路41、和串行传送用的缓冲器42构成的概略构成。缓冲器42进一步由读出信号线用的开关电路43、和写入信号线用的开关电路44构成。此外,在图3中,只表示数据信号系列,省略控制系列的信号。
各存储装置40,并行地进行数据的写入、和读出。串行/并行转换电路41,将由来自各存储装置40的并行数据构成的读出数据转换为串行数据并输出到缓冲器42中,将由来自缓冲器42的串行数据构成的写入数据转换为并行数据并输出到各存储装置40中。
在缓冲器42中,根据存储控制器25的控制,对向一方的输入输出端的读出信号线45A输出来自另一方的输入输出端的读出信号线45B的读出数据、或输出来自串行/并行转换电路41的读出数据进行切换。同样,对向另一方的输入输出端的读出信号线45B输出来自一方的输入输出端的读出信号线45A的读出数据、或输出来自串行/并行转换电路41的读出数据进行切换。
另外,在缓冲器42中,根据存储控制器25的控制,对经过一方的输入输出端的写入信号线46A被输入的写入数据,经过另一方的输入输出端的写入信号线46B被输出、或向串行/并行转换电路41侧输出进行切换。同样,对经过另一方的输入输出端的写入信号线46B被输入的写入数据,经过一方的输入输出端的写入信号线46A被输出、或向串行/并行转换电路41侧输出进行切换。
在如图11所示那样的通常的串行传送存储系统中,只要读出信号和写入信号的布线被分离,分别只进行一方向的传送即可,但是在如图1所示那样的系统中,虽然读出信号和写入信号的布线被分离,但是信号的传送方向不只是一方向,因此如图3所示,需要在存储模块内部的电路中也进行双方向的信号传送。
图4是表示构成缓冲器的开关电路43、44的内部构成例的图,由用于连接存储模块和外部的外部连接线47A、47B、用于与串行/并行转换电路连接的内部连接线48、输入来自存储控制器的控制信号的控制信号线49、晶体管50A、50B、50C、和用于控制各晶体管50A、50B、50C的开/关的开光控制电路50概略构成。
在各开关电路43、44中,从图1所示的存储控制器25输出的控制信号,从控制信号线49被输入到开关控制电路50中,由此,通过开关控制电路50控制成为开关元件的各晶体管50A、50B、50C的开/关,进行如图3说明那样的信号传送方向的切换。
具体地讲,来自外部连接线47A的输入数据被进行切换,而当晶体管50A、50B导通、晶体管50C截止时,被传送到外部连接线47B中,当晶体管50A、50C导通、晶体管50B截止时,被传送到内部连接线48中;来自外部连接线47B的输入数据,被进行切换,而当晶体管50B、50A导通、晶体管50C截止时,被传送到外部连接线47A中,当晶体管50B、50C导通、晶体管50A截止时,被传送到内部连接线48中的切换。
另外,来自内部连接线48的输入数据,被进行切换,而当晶体管50C、50A导通、晶体管50B截止时,被传送到外部连接线47A中,当晶体管50C、50B导通、晶体管50A截止时,被传送到外部连接线47B中。
以下,参照图5~图7说明该例的带热交换功能的存储系统的工作。在图5~图7中,示出了由存储控制器51、第1读出信号线52A、第1写入信号线53A、第2读出信号线52B、第2写入信号线53B、和存储模块54、55、56、57构成的概略构成,在各存储模块中,存储模块57是预备用的。另外,在各存储模块54、55、56、57上分别搭载有串行传送用的缓冲器58、59、60、61。
在此,所谓的第1读出信号线52A和第1写入信号线53A,是将存储控制器51的一方的输入部与各缓冲器58、59、60依次连结的信号线,所谓的第2读出信号线52B和第2写入信号线53B,是将存储控制器51的另一方的输入输出部经过存储模块57的缓冲器61与缓冲器60连结的信号线。此外在以后的说明中,全部,由粗线表示读出信号线,由细线表示写入信号线。
图5表示带热交换功能的存储系统中的通常的工作状态,在该状态下,不需要访问预备存储模块57,从而,不进行如在图5中由62表示那样的、存储模块56和预备存储模块57之间、及预备存储模块57和存储控制器51之间的读出信号和写入信号的传送。在该状态下,通过停止向预备存储模块57的电源供给,无需停止系统,就可以进行预备存储模块57的插拔。
目前,例如在存储模块55中多次产生了一位错误,因而被判断为在存储控制器51中需要进行存储模块55的交换的情况下,存储控制器51,如图6所示,开始存储模块56和存储模块57之间、及存储模块57和存储控制器51之间的由62表示的读出信号和写入信号的传送,并且停止存储模块55和存储模块56之间的由63表示的读出信号和写入信号的传送。
此时,存储控制器51变更存储模块的识别,使识别为存储模块56并不连接在存储模块55的下一个、相反连接在存储模块57的下一个。在该状态下,向存储模块57输入输出的读出信号和写入信号的朝向与图5所示的通常的工作状态相反。
在图6所示的状态下,将存储模块56的数据复制到存储模块57中。
当复制结束时,存储控制器51识别出存储模块57代替存储模块55,停止对由64表示的存储模块55的信号传送。
图7表示存储模块55向存储模块57的置换结束后的状态,进行存储模块56和存储模块57之间、及存储模块57和存储控制器51之间的、由62表示的读出信号和写入信号的传送,并且停止存储模块55和存储模块56之间的由63表示的读出信号和写入信号的传送、及存储模块54和存储模块55之间的由64表示的读出信号和写入信号的传送,因此通过停止向存储模块55的电源供给,而不停止系统就可以进行存储模块55的插拔,从而可以交换存储模块55。
存储模块55的交换结束之后,为了返回到图5所示的通常的状态,只要通过向存储控制器51给予指示,以与拔去存储模块55时的顺序相反的顺序控制即可。
即,以图7的状态开始向存储模块55的电源供给,如图6所示,开始存储模块54和存储模块55之间的由64表示的读出信号和写入信号的传送,将存储模块57的数据复制到交换后的存储模块55中。
复制结束之后,如图5所示,通过开始存储模块55和存储模块56之间的由63表示的读出信号和写入信号的传送,并且停止存储模块56和存储模块57之间及存储模块57和存储控制器51之间的、由62表示的读出信号和写入信号的传送,而返回到最初的状态,存储模块57重新发挥作为预备存储模块的功能。
由此,在该例的带热交换功能的存储系统的串行传送方式的存储系统中,不停止系统就可以进行故障存储模块的交换。
(实施例2)
图8是表示本发明的第2实施例的带热交换功能的存储系统的构成的框图。
该例的带热交换功能存储模块系统,如图8所示,大致由存储控制器25、第1读出信号线26A、第1写入信号线27A、第2读出信号线26B、第2写入信号线27B、存储模块28、29、30、31、分别被搭载在存储模块28、29、30、31上的串行传送用的缓冲器32、33、34、35、和被设在第2读出信号线26B、第2写入信号线27B上的信号放大用缓冲器65、66构成。其中,存储模块31及被搭载在其上的缓冲器35是预备用的。
图8所示的第2实施例的带热交换功能的存储系统,与图1所示的第1实施例的情况相比,只有在第2读出信号线26B、第2写入信号线27B上具有缓冲器65、66这一点不同。缓冲器65、66放大被传送到第2读出信号线26B、第2写入信号线27B上的读出信号及写入信号。
在带热交换功能的存储系统中,由于处于存储模块列的末端的存储模块31和存储控制器25之间的距离较长,因此第2读出信号线26B、和第2写入信号线27中的读出信号和写入信号的衰减变大,而不能正常地进行存储系统的工作的情况下,如图8所示,通过插入缓冲器65、66,可以补偿衰减进行正常工作。
在该例中,虽然将在这种情况下使用的缓冲器的数目作成2个,但是并不局限于此,缓冲器的数目根据状况也可以作成1个或任意多个。
由此,在该例的带热交换功能的存储系统中,即使在预备的存储模块和存储控制器之间的距离较长的情况下,也通过向这些部位插入缓冲器,而可以补偿中间的读出信号线、和写入信号线中的信号的衰减进行正常工作。
以上,虽然参照附图详细说明了本发明的实施例,但是具体的构成并不局限于该实施例,在不脱离本发明的主旨的范围内可以进行各种设计的变更。例如,由于用于说明各个实施例的附图简略化,因此分别描绘1根读出信号线和写入信号线,但是各信号线的数目也可以是任意的多个根。另外未图示的控制信号线也可以是任意根。另外,在各个实施例中,虽然说明了作为1信道的系统的存储系统,但是存储信道数目也可以是任意的多个。进一步在实施例中表示了通常使用的存储模块的数目为3块和预备存储模块为1块的情况,但是只要常用的存储模块和预备用的存储模块一共是1块以上,则可以是任意块。另外,图4所示的开关电路的具体的构成,只要将外部连接线之间可向双方向传送地切换,同时可与内部连接线连接,则也可以是其他的任意的电路构成。开关元件并不局限于晶体管也可以是其他半导体元件。
公开的带热交换功能的存储系统的发明,可以在使用存储模块的所有系统中利用,不过特别适用于如服务器装置等即样的需要极力避免系统停止运行的系统中。
Claims (7)
1. 一种带热交换功能的存储系统,是具备由依次串联连接的多个存储模块构成的存储模块列的串行传送方式的存储系统,其特征在于,
具备存储控制机构,该存储控制机构,通过将所述存储模块列的一端与一方的输入输出部连接,始终经由第1读出信号线和第1写入信号线访问各存储模块进行数据的读出/写入,并且,在任意的存储模块故障时,将该故障存储模块与其前级的存储模块切断,并将所述故障存储模块的下一级以后的存储模块列的存储模块和与该存储模块列的末端连接的预备存储模块经由第2读出信号线和第2写入信号线依次与另一方的输入输出部串联连接进行访问,而控制成为可插拔所述故障存储模块的状态。
2. 根据权利要求1所述的带热交换功能的存储系统,其特征在于,
所述存储控制机构,在所述存储模块列中的任意的存储模块产生了故障时,将该故障存储模块与后级的存储模块之间切断,将该后级的存储模块经过预备存储模块而与所述另一方的输入输出部连接,并且,在切断所述故障存储模块与前级的存储模块之间的状态下,将所述故障存储模块的数据复制到所述预备存储模块中,在该复制结束时,将所述预备存储模块置换为所述故障存储模块从所述另一方的输入输出部进行访问,交换所述故障存储模块后,将所述预备存储模块的数据复制到所述交换过的存储模块中,在该复制结束时,将所述交换过的存储模块和前后级的存储模块之间形成为连接状态,之后,从所述一方的输入输出部对所述各存储模块进行访问。
3. 根据权利要求1或2所述的带热交换功能的存储系统,其特征在于,
所述各存储模块,具备:
多个存储装置,其并行地写入/读出数据;
串行/并行转换机构,其将来自该各存储装置的读出数据从并行数据转换为串行数据,将向各存储装置的写入数据从串行数据转换为并行数据;
缓冲机构,其将来自所述串行/并行转换机构的读出数据传送给一方的输入输出端或另一方的输入输出端,将来自一方的输入输出端的写入数据传送给所述串行/并行转换机构或另一方的输入输出端。
4. 根据权利要求3所述的带热交换功能的存储系统,其特征在于,
所述缓冲机构由第1开关机构、和第2开关机构构成,
所述第1开关机构,切换从所述串行/并行转换机构输出的读出数据与从一方的输入输出端输入的读出数据并输出给另一方的输入输出端,
所述第2开关机构,将从一方的输入输出端输入的写入数据切换输出给所述串行/并行转换机构和另一方的输入输出端。
5. 根据权利要求4所述的带热交换功能的存储系统,其特征在于,
所述各开关机构由第1及第2开关元件、第3开关元件、和开关控制机构构成,
所述第1及第2开关元件,被串联连接在一方的输入输出端和另一方的输入输出端之间,
所述第3开关元件,被连接在该第1及第2开关元件的中点和所述串行/并行转换机构之间,
所述开关控制机构,根据来自所述存储控制机构的控制信号控制各开关元件的开/关。
6. 根据权利要求1所述的带热交换功能的存储系统,其特征在于,
在所述预备存储模块和存储控制机构之间的第2读出信号线和写入信号线上具备1个或多个缓冲器。
7. 一种带热交换功能的存储系统中的故障存储模块的交换方法,其特征在于,
在所述存储系统中,将由依次串联连接的多个存储模块构成的存储模块列的一端与存储控制机构的一方的输入输出部连接,并且,将所述存储模块列的另一端经由串联连接的预备存储模块而与所述存储控制机构的另一方的输入输出部连接,所述存储控制机构始终从所述一方的输入输出部向所述存储模块列的各存储模块访问并串行地进行数据的读出/写入,
在所述存储模块列中的任意的存储模块产生了故障时,所述存储控制机构,将该故障存储模块与后级的存储模块之间切断,将该后级的存储模块经过所述预备存储模块而与所述另一方的输入输出部连接,并且,在切断了所述故障存储模块与前级的存储模块之间的状态下,将所述故障存储模块的数据复制到所述预备存储模块中,在该复制结束时,将所述预备存储模块置换为所述故障存储模块从所述另一方的输入输出部进行访问,交换所述故障存储模块后,将所述预备存储模块的数据复制到所述交换后的存储模块中,在该复制结束时,将所述交换过的存储模块和前后级的存储模块之间形成为连接状态,之后,控制从所述一方的输入输出部对所述各存储模块进行访问。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005086814A JP4274140B2 (ja) | 2005-03-24 | 2005-03-24 | ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法 |
JP2005086814 | 2005-03-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1838085A CN1838085A (zh) | 2006-09-27 |
CN100410888C true CN100410888C (zh) | 2008-08-13 |
Family
ID=37015490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100680833A Expired - Fee Related CN100410888C (zh) | 2005-03-24 | 2006-03-24 | 带热交换功能的存储系统及其故障存储模块的交换方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7636867B2 (zh) |
JP (1) | JP4274140B2 (zh) |
CN (1) | CN100410888C (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7475187B2 (en) * | 2005-09-15 | 2009-01-06 | Infineon Technologies Ag | High-speed interface circuit for semiconductor memory chips and memory system including the same |
US8886892B2 (en) | 2007-01-26 | 2014-11-11 | Hewlett-Packard Development Company, L.P. | Memory module and method employing a multiplexer to replace a memory device |
JP5040466B2 (ja) * | 2007-06-22 | 2012-10-03 | 株式会社明電舎 | データ処理システム |
WO2009062280A1 (en) * | 2007-11-15 | 2009-05-22 | Mosaid Technologies Incorporated | Methods and systems for failure isolation and data recovery in a configuration of series-connected semiconductor devices |
US8503211B2 (en) * | 2009-05-22 | 2013-08-06 | Mosaid Technologies Incorporated | Configurable module and memory subsystem |
US9465756B2 (en) * | 2009-12-23 | 2016-10-11 | Violin Memory Inc. | Configurable interconnection system |
AU2011348864B2 (en) * | 2011-08-31 | 2017-05-25 | Huawei Technologies Co., Ltd. | Method for managing a memory of a computer system, memory management unit and computer system |
JP5985403B2 (ja) * | 2013-01-10 | 2016-09-06 | 株式会社東芝 | ストレージ装置 |
US20170046212A1 (en) * | 2015-08-13 | 2017-02-16 | Qualcomm Incorporated | Reducing system downtime during memory subsystem maintenance in a computer processing system |
US10007432B2 (en) * | 2015-10-13 | 2018-06-26 | Dell Products, L.P. | System and method for replacing storage devices |
JP6869660B2 (ja) * | 2016-08-01 | 2021-05-12 | キヤノン株式会社 | 情報処理装置、及び情報処理装置の制御方法 |
KR20180085192A (ko) * | 2017-01-18 | 2018-07-26 | 에스케이하이닉스 주식회사 | 핫 플러그 모듈 및 메모리 모듈을 포함하는 시스템 |
CN107577546B (zh) * | 2017-07-21 | 2021-02-05 | 北京奇艺世纪科技有限公司 | 一种信息处理方法、装置及电子设备 |
CN109144929B (zh) * | 2018-08-30 | 2022-04-05 | 西北工业大学 | 一种支持热插拔的rs232通信接口电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370604B1 (en) * | 1999-05-07 | 2002-04-09 | Intel Corporation | Hot replacement of storage device in serial array of storage devices |
US20020042893A1 (en) * | 2000-01-25 | 2002-04-11 | Larson John E. | Hot-replace of memory |
US6487623B1 (en) * | 1999-04-30 | 2002-11-26 | Compaq Information Technologies Group, L.P. | Replacement, upgrade and/or addition of hot-pluggable components in a computer system |
CN1504908A (zh) * | 2002-12-02 | 2004-06-16 | ���ش�洢����ʽ���� | 存储器系统及其控制方法 |
CN1532701A (zh) * | 2003-03-20 | 2004-09-29 | 纬创资通股份有限公司 | 存储器不稳定仍维持系统稳定度的系统及存储器控制方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0271626B1 (en) * | 1986-12-16 | 1992-03-04 | International Business Machines Corporation | Bypass mechanism for daisy chain connected units |
US6047343A (en) * | 1996-06-05 | 2000-04-04 | Compaq Computer Corporation | Method and apparatus for detecting insertion and removal of a memory module using standard connectors |
US6038680A (en) * | 1996-12-11 | 2000-03-14 | Compaq Computer Corporation | Failover memory for a computer system |
US6401157B1 (en) * | 1999-04-30 | 2002-06-04 | Compaq Information Technologies Group, L.P. | Hot-pluggable component detection logic |
JP2001167001A (ja) | 1999-10-28 | 2001-06-22 | Hewlett Packard Co <Hp> | 自己回復するメモリ構成 |
US6785785B2 (en) * | 2000-01-25 | 2004-08-31 | Hewlett-Packard Development Company, L.P. | Method for supporting multi-level stripping of non-homogeneous memory to maximize concurrency |
US6854070B2 (en) * | 2000-01-25 | 2005-02-08 | Hewlett-Packard Development Company, L.P. | Hot-upgrade/hot-add memory |
US6651138B2 (en) * | 2000-01-27 | 2003-11-18 | Hewlett-Packard Development Company, L.P. | Hot-plug memory catridge power control logic |
US6715104B2 (en) * | 2000-07-25 | 2004-03-30 | International Business Machines Corporation | Memory access system |
US7155568B2 (en) * | 2001-09-29 | 2006-12-26 | Hewlett-Packard Development Company, L.P. | Transaction generator for initialization, rebuild, and verify of memory |
US7076686B2 (en) * | 2002-02-20 | 2006-07-11 | Hewlett-Packard Development Company, L.P. | Hot swapping memory method and system |
US7035953B2 (en) * | 2002-05-03 | 2006-04-25 | Hewlett-Packard Development Company, L.P. | Computer system architecture with hot pluggable main memory boards |
WO2004102403A2 (en) | 2003-05-13 | 2004-11-25 | Advanced Micro Devices, Inc. | A system including a host connected to a plurality of memory modules via a serial memory interconnect |
US7194581B2 (en) * | 2003-06-03 | 2007-03-20 | Intel Corporation | Memory channel with hot add/remove |
US7165153B2 (en) | 2003-06-04 | 2007-01-16 | Intel Corporation | Memory channel with unidirectional links |
US7254663B2 (en) * | 2004-07-22 | 2007-08-07 | International Business Machines Corporation | Multi-node architecture with daisy chain communication link configurable to operate in unidirectional and bidirectional modes |
US7334070B2 (en) * | 2004-10-29 | 2008-02-19 | International Business Machines Corporation | Multi-channel memory architecture for daisy chained arrangements of nodes with bridging between memory channels |
FR2882857B1 (fr) * | 2005-03-04 | 2007-04-13 | Bull Sa Sa | Dispositif de connexion permettant de connecter une carte principale a une carte memoire du type a deux series de modules memoire |
US7350089B2 (en) * | 2005-06-28 | 2008-03-25 | Intel Corporation | System for memory hot swap |
-
2005
- 2005-03-24 JP JP2005086814A patent/JP4274140B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-24 CN CNB2006100680833A patent/CN100410888C/zh not_active Expired - Fee Related
- 2006-03-24 US US11/387,951 patent/US7636867B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6487623B1 (en) * | 1999-04-30 | 2002-11-26 | Compaq Information Technologies Group, L.P. | Replacement, upgrade and/or addition of hot-pluggable components in a computer system |
US6370604B1 (en) * | 1999-05-07 | 2002-04-09 | Intel Corporation | Hot replacement of storage device in serial array of storage devices |
US20020042893A1 (en) * | 2000-01-25 | 2002-04-11 | Larson John E. | Hot-replace of memory |
CN1504908A (zh) * | 2002-12-02 | 2004-06-16 | ���ش�洢����ʽ���� | 存储器系统及其控制方法 |
CN1532701A (zh) * | 2003-03-20 | 2004-09-29 | 纬创资通股份有限公司 | 存储器不稳定仍维持系统稳定度的系统及存储器控制方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060218451A1 (en) | 2006-09-28 |
US7636867B2 (en) | 2009-12-22 |
JP2006268556A (ja) | 2006-10-05 |
JP4274140B2 (ja) | 2009-06-03 |
CN1838085A (zh) | 2006-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100410888C (zh) | 带热交换功能的存储系统及其故障存储模块的交换方法 | |
CN100538565C (zh) | 用于基于处理器的控制器设计中的冗余方法的方法和装置 | |
US7353316B2 (en) | System and method for re-routing signals between memory system components | |
CN101281783B (zh) | 编制片内终结值的方法、系统及集成电路 | |
CN101681322B (zh) | 支持命令数据复制的高容量存储子系统的存储芯片 | |
US6757777B1 (en) | Bus master switching unit | |
US11301158B2 (en) | Memory system including a memory controller | |
CN110557285B (zh) | 一种探测器数据采集系统架构及通讯方法 | |
CN100412809C (zh) | 双重同步系统和双重同步系统的操作方法 | |
KR20110004895A (ko) | 구성가능 입력/출력 포트를 구비한 메모리 모듈 | |
CN102081586A (zh) | 多i2c插槽电路系统及传送i2c信号的方法 | |
US20240111449A1 (en) | Cascaded memory system | |
CN208016070U (zh) | 灯串单元、led级联系统 | |
US20030191890A1 (en) | Disk subsystem and a method for controlling the disk subsystem | |
CN212461110U (zh) | 一种多路级联应用系统 | |
KR20020046955A (ko) | 시스템 및 연결 방법 | |
CN106648949B (zh) | 一种存储系统及数据传输方法 | |
US20080155149A1 (en) | Multi-path redundant architecture for fault tolerant fully buffered dimms | |
CN100395744C (zh) | 实现中央控制单元对单板集中控制的方法和系统 | |
KR100335486B1 (ko) | 다수개의 스택형 뱅크들에 공유되는 데이터 입출력 라인의 구조를 갖는 반도체 메모리 장치 | |
US20060112239A1 (en) | Memory device for use in a memory module | |
CN1992067B (zh) | 具有设备间点对点和点对两点链接的存储系统 | |
US20100312939A1 (en) | Interconnection network with dynamic sub-networks | |
US20070198764A1 (en) | Semiconductor arrangement and method for operating a semiconductor arrangement | |
KR100290560B1 (ko) | 에이티엠 시스템에서 셀 버스 이중화 및 제어장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080813 Termination date: 20180324 |