CN100405583C - 高频布线结构和高频布线结构的制造方法 - Google Patents
高频布线结构和高频布线结构的制造方法 Download PDFInfo
- Publication number
- CN100405583C CN100405583C CNB2005100090066A CN200510009006A CN100405583C CN 100405583 C CN100405583 C CN 100405583C CN B2005100090066 A CNB2005100090066 A CN B2005100090066A CN 200510009006 A CN200510009006 A CN 200510009006A CN 100405583 C CN100405583 C CN 100405583C
- Authority
- CN
- China
- Prior art keywords
- conductor
- mentioned
- dielectric
- thickness
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000004020 conductor Substances 0.000 claims abstract description 245
- 230000005540 biological transmission Effects 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims description 51
- 239000002245 particle Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000003754 machining Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 239000010408 film Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 206010034960 Photophobia Diseases 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 208000013469 light sensitivity Diseases 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 230000003292 diminished effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
- H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
- H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Waveguides (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
提供一种高频布线结构,在防止高频电流的部分集中而引起的损耗低下的同时,能确保较大的传输导体的截面面积,降低高频电流的损耗。采用高频布线结构(1),该频布线结构具有微波传输带线路(6),微波传输带线路(6)包括接地导体(3)、配置在该接地导体(3)上的电介质(4)和至少一部分配置在电介质(4)内的传输导体(5),上述传输导体(5)由平行于接地导体(3)的平面底部、垂直于接地导体(3)且位于平面底部的布线宽度方向两侧的一对平面侧部、连续地连结平面底部和一对平面侧部的曲面部划分,将曲面部的曲率半径设定在传输导体厚度的5%以上且50%以下的范围内。
Description
技术领域
本发明涉及高频布线结构和高频布线结构的制造方法,特别是涉及能降低损耗的高频布线结构和高频布线结构的制造方法。
背景技术
近年来,微波带和毫米波带等高频带的应用逐步发展到民用化,移动无线设备、卫星通信、汽车防碰撞系统等的无线通信领域逐步扩大。随之,使用于数据通信的频率也增高,在收发两用机的内部处理的信号也越来越趋向于高频化。
在收发两用机的内部,一般在印刷基板或陶瓷基板上形成电介质层,在该电介质层上形成微细的电路图形(布线图形),在该电路图形中安装着IC和无源器件等。用溅射法等的真空工艺形成电介质层,利用使用了光刻技术的构图来形成电路图形。
在下述专利文献1和2中公开了在高频带中进行工作的收发两用机内部的电路图形的一例。在专利文献1中公开了具有传输导体的布线基板,所述传输导体的底面与接地层平行,侧面部成为连续的曲面。此外,在专利文献2中公开了具有至少与电介质接触的面是连续曲面的传输导体的布线基板。在这些专利文献1和2中可降低损耗。这些电路基板都使用光敏性双苯基环丁烯(bisbenzocyclobutene:BCB)作为电介质,通过对该光敏性BCB进行光刻加工,形成规定形状的沟部,在该沟部内填充成为信号布线的传输导体,用这样的手段来进行制造。利用通过对光敏性BCB的曝光和显影而形成特有的截面形状的沟部的现象,形成了上述的传输导体的截面形状。
专利文献1:日本特开平10-242599号公报
专利文献2:日本特开平9-172107号公报
但是,在专利文献1中记载的电路基板中,由于高频电流的通过区域被限定在传输导体的具有曲率的部分上,因此,有相对于设计线宽传输导体的截面面积变小、损耗增大的问题。此外,在专利文献2中记载的电路基板中,传输导体的电介质侧的面是曲面,但由于传输导体的上表面是平行于接地层的平面,因此,有曲面与平面的接触部成为角部、高频电流容易集中在该角部而损耗增大的问题。
发明内容
本发明用于解决上述课题,其目的在于提供一种高频布线结构和高频布线结构的制造方法,能够防止高频电流的部分集中而引起的损耗增大,并且确保较大的传输导体的截面面积,降低高频电流的损耗。
为了达到上述目的,本发明采用了以下结构。
本发明的高频布线结构,具有微波传输带线路,所述微波传输带线路包括接地导体、配置在该接地导体上的电介质和至少一部分配置在电介质内的传输导体;上述传输导体由平行于上述接地导体的平面底部、垂直于上述接地导体且位于上述平面底部的布线宽度方向两侧的一对平面侧部、连续地连结上述平面底部和上述一对平面侧部的曲面部划分,上述曲面部的曲率半径R被设定在上述传输导体厚度的5%以上且50%以下的范围内。
根据上述结构,由于将曲面部的曲率半径R设定在上述范围内,因此,能够缓和高频电流的集中,降低高频损耗。此外,由于加之平面底部在传输导体上设置着平面侧部,因此,与现有的电路布线的传输导体相比,能够确保较大的截面面积,能够降低高频损耗。另外,由于连续连结曲面部与平面侧部,因此,能够缓和高频电流的集中,降低损耗。
此外,本发明的高频布线结构是前述记载的高频布线结构,并且,将上述曲面部的曲率半径R设定在上述传输导体厚度的10%以上40%以下的范围内。根据该结构,能够进一步缓和高频电流,进一步降低损耗。
下面,本发明的高频布线结构的制造方法中,该高频布线结构具有微波传输带线路,所述微波传输带线路包括接地导体、配置在该接地导体上的电介质和至少一部分配置在电介质内的传输导体,其包括:在基板上形成导电性颗粒层、并且在该导电性颗粒层上形成空出了导体图形部的掩膜抗蚀层的工序;利用电镀在上述导体图形部上形成第一图形导体、并且刻蚀上述掩膜抗蚀层使其上表面与上述第一图形导体的上表面在同一平面上的工序;利用电镀在上述第一图形导体上形成厚度在上述第一图形导体厚度的5%以上且50%以下的范围的第二图形导体的工序;去除上述掩膜抗蚀层并刻蚀上述第二图形导体、而曲面加工上述第二图形导体的宽度方向两侧的工序;使上述基板上的上述第一、第二图形导体与电介质对置后、将上述第一、第二图形导体压入填充到电介质中的工序;去除上述基板和上述导电性颗粒层后形成由上述第一、第二图形导体构成的传输导体的工序。
此外,本发明的高频布线结构的制造方法中,该高频布线结构具有微波传输带线路,所述微波传输带线路包括接地导体、配置在该接地导体上的电介质和至少一部分配置在电介质内的传输导体,其包括:在基板上形成导电性颗粒层、并且在该导电性颗粒层上形成空出了布线图形部的掩膜抗蚀层的工序;利用电镀在上述布线图形部形成厚度在上述掩膜抗蚀层厚度的20%以上且90%以下的范围的第一图形导体的工序;利用溅射法在上述第一图形导体和上述掩膜抗蚀层上形成具有上述第一图形导体厚度的5%以上且50%以下范围的厚度的第二图形导体的工序;将上述掩膜抗蚀层和形成在上述掩膜抗蚀层的上表面上的上述第二图形导体的一部分一起浮脱去除的工序;使上述基板上的上述第一、第二图形导体与电介质对置后将上述第一、第二图形导体压入填充到电介质中的工序;去除上述基板和上述导电性颗粒层后、形成由上述第一、第二图形导体构成的传输导体的工序。
根据上述高频布线结构的制造方法,能够形成具有平面底部和平面侧部及曲面部的传输导体。即,在能够利用第一图形导体形成平面侧部的同时,能够利用第二导体图形形成平面底部和曲面部。此外,通过调整第二导体图形,能够控制曲面部的曲率半径R。
此外,本发明的高频布线结构的制造方法中,在前述记载的高频布线结构的制造方法中,将上述第二图形导体的厚度设定在上述第一图形导体厚度的10%以上40%以下的范围内。利用该结构,能够将曲面部的曲率半径R控制在更窄范围内。
发明的效果
根据本发明的高频布线结构,在防止高频电流的部分集中而引起的损耗低下的同时,能够确保较大的传输导体的截面面积,降低高频电流的损耗。
附图的简要说明
图1是示出本发明第一实施方式的高频布线结构的剖面模式图。
图2是示出本发明第一实施方式的高频布线结构的主要部分的剖面模式图。
图3是用于说明本发明第二实施方式的高频布线结构的制造方法的工序图。
图4是用于说明本发明第二实施方式的高频布线结构的制造方法的工序图。
图5是用于说明本发明第三实施方式的高频布线结构的制造方法的工序图。
图6是示出比较例4(现有结构)的高频布线结构的剖面模式图。
具体实施方式
[第一实施方式]
以下,参照附图说明本发明的第一实施方式。图1是本实施方式的高频布线结构的剖面模式图,图2是高频布线结构的主要部分的剖面模式图。如图1所示,本实施方式的高频布线结构1具有微波传输带线路6,所述微波传输带线路6由形成在绝缘基板2上的接地导体3、配置在接地导体3上的电介质4和至少一部分配置在电介质4内的传输导体5构成。
绝缘基板2只要能支承接地导体3和电介质4就行,但可以使用例如玻璃环氧基板、氧化铝基板等。再有,绝缘基板2不是必需的结构部件,若电介质4强度比较高,也可以省略绝缘基板2。
此外,接地导体3由例如Cu、Ag等导电性优良的材料构成,厚度大于5μm且小于20μm。可以对绝缘基板2或电介质4使用所谓的溅射法、蒸镀法这样的通常的薄膜工艺,来形成该接地导体3,也可以将金属箔粘贴在电介质4上来形成。
另外,电介质4最好使用例如聚酯树脂和环氧树脂等。
下面,如图1和图2所示,传输导体5大致整个被填充在电介质4中,从图1的前面向里侧形成为线状。该传输导体5由例如Cu、Ag等导电材料形成。此外,该传输导体5截面为大致矩形,其结构由平行于接地导体3的平面底部5a、垂直于接地导体3且位于平面底部5a的布线宽度方向两侧的一对平面侧部5b、5b、分别连续地连结平面底部5a和一对平面侧部5b、5b的曲面部5c、5c、大致平行于平面底部5a的平面上部5d划分。曲面部5c被设置在传输导体5上的四个角的棱边部中的接地导体3侧的棱边部上。
这样地,由于传输导体5在平面底部5a以外还设置了平面侧部5b,因此,其侧面侧由曲面部5c和平面侧部5b构成,这样,平面(平面侧部5b)就占传输导体5的侧面的一部分。这样,传输导体5的厚度就增加了与设置平面侧部5b的厚度相当的量,与现有的电路布线的传输导体相比,可确保截面面积较大,能降低高频损耗。另外,由于曲面部5c与平面侧部5b连续连结,因此,缓和了高频电流的集中,降低损耗。
此外,如图2所示,在将传输导体5的厚度设为d时,将传输导体5的曲面部5c的曲率半径R设定在厚度d的大于5%且小于50%的范围内。若曲率半径R不足5%,则曲面部5c、5c变小而成为棱边,由于高频电流集中流向该曲面部5c、5c而损耗变大,故不好。此外,若曲率半径R超过50%,则相对地平面侧部5b的占有面积变小,这样,就将高频电流的通过区域限制在曲面部5c附近,反而损耗增大了,故不好。此外,通过将曲率半径R设定在厚度d的10%以上且40%以下的范围内,就能够进一步有效地降低损耗。
具体的传输导体5的厚度,希望是例如5μm以上且20μm以下的范围。此外,曲率半径R希望是例如0.5μm以上且8μm以下的范围。
再有,大致只按照与工作频率的关系设定传输导体5的宽度。例如,要按5GHz进行工作,就最好将传输导体5的宽度设为50μm。与该传输导体5的宽度相关联,在本发明中有必要必须设置平面底部5a。假如省略平面底部5a来相互连结一对曲面部5c、5c,就必须要用与工作频率匹配的面增大曲率半径R的绝对值。例如,在工作频率5GHz中,必须将曲率半径R设在50μm以上。于是,传输导体5的截面面积就变得过大。在本发明中,通过设置平面底部5a,能够确保必要的导体宽度,同时,能够将曲面部5c的曲率半径R设定成为了防止电场集中而需要的最小限度的大小,能够得到不必增大R到必要以上的效果。
此外,平面底部5a最好与接地导体3平行。若平面底部5a对于接地导体3倾斜,则传输导体5与接地导体3的间隔就因情况而不同,在高频电流的传输中产生障碍,故不好。
此外,最好平面侧部5b、5b对于接地导体3垂直,且相互平行。若平面侧部5b、5b朝向着平面上部5d侧相互离间的方向倾斜,则传输导体5的与接地导体3相向的面积就变大,其结果,传输导体5的厚度d变小,截面面积减少而损耗增大了,故不好。此外,若平面侧部5b、5b向朝着平面上部5d侧相互接近的方向倾斜,则平面侧部5b与平面底部5a的交叉角度就成为锐角,这样,电场集中在曲面部5c上,损耗增大,故不好。
如以上说明,根据本实施方式的高频布线结构,在防止高频电流的部分集中而产生的损耗低下的同时,能够确保较大的传输导体的截面面积,降低高频电流的损耗。
[第二实施方式]
下面,对本发明的第二实施方式的高频布线结构的制造方法进行说明。图3和图4中示出本实施方式的高频布线结构的制造方法的工序图。本实施方式的高频布线结构的制造方法大致包括在基板上形成掩膜抗蚀层的工序、形成第一图形导体的工序、形成第二图形导体的工序、曲面加工第二图形导体的工序、将第一和第二图形导体填充到电介质中的工序、去除基板的工序。
在基板上形成掩膜抗蚀层的工序中,在基板上形成导电性颗粒层,并且在该导电性颗粒层上形成空出了导体图形部的掩膜抗蚀层。即,如图3A所示,在基板11上层叠导电性颗粒层12。作为基板11,可以使用厚700μm的玻璃板。此外,将基板2最好是表面粗糙度设定在0.1~0.3μm以下的平整性极高的基板。此外,可以在导电性颗粒层12中使用例如厚0.1μm的铜溅射膜。接着,如图3B所示,在导电性颗粒层12上层叠厚5μm的掩膜抗蚀层13。最好空出规定的导体图形部13a形成掩膜抗蚀层13。导体图形部13a的宽度取决于布线的工作频率,但最好是50μm。此外,最好从该导体图形部13a露出导电性颗粒层12。
接着,在形成第一图形导体的工序中,利用电镀在导体图形部13a上形成第一图形导体,并且刻蚀掩膜抗蚀层13,使它的上表面与第一图形导体的上表面在同一平面上。
即,如图3C所示,利用以导电性颗粒层12为电极的电镀法,在导体图形部13a内形成由铜等构成的多个第一图形导体14…。具体地说,通过使电镀液与没被掩膜抗蚀层13覆盖的导电性颗粒层12的表面接触来进行电镀。电镀液使用例如硫酸铜溶液等。这时形成的第一图形导体14的厚度最好是掩膜抗蚀层13的40%的厚度,例如对于5μm厚的掩膜抗蚀层13,最好设为2μm的厚度。
接着,如图3D所示,刻蚀掩膜抗蚀层13,使它的上表面13b与第一图形导体14的上表面14a在同一平面上。这时的刻蚀最好使用溅射等的干法刻蚀。
接着,在形成第二图形导体的工序中,利用电镀,在第一图形导体14上形成厚度为第一图形导体14厚度的5%以上且50%以下的范围的第二图形导体。
即,如图3E所示,利用以导电性颗粒层12和第一图形导体14为电极的电镀法,在第一图形导体14上形成由铜等构成的多个第二图形导体15…。具体地说,通过使硫酸铜溶液等电镀液与第一图形导体14接触来进行电镀。这时形成的第二图形导体15的厚度最好是第一图形导体14厚度的5%以上且50%以下,更好的是10%以上且40%小于的厚度。例如对于2μm厚的第一图形导体14,最好将第二图形导体15设为0.1μm以上1μm以下的厚度。第二图形导体15最终构成传输导体的平面底部和曲面部,但通过控制第二图形导体15的厚度,就能够调整曲面部的曲率半径R。
再有,如图3E所示,第二图形导体15在由电镀形成时,除了厚度方向以外,也在宽度方向上生长。但是,由于向宽度方向上的生长速度是厚度方向上的三分之一,故向宽度方向的溢出几乎可以忽视。
接着,在曲面加工第二图形导体的工序中,首先,如图3F所示,去除掩膜抗蚀层13。在去除了掩膜抗蚀层13之后,成为第一图形导体14和比该第一图形导体14宽的第二图形导体15相互层叠的状态。
接着,如图3G所示,通过用10%氯化铁水溶液等的腐蚀液湿法刻蚀第二图形导体15,来曲面加工第二图形导体15的宽度方向两侧。在第二图形导体15的宽度方向两侧形成有在宽度方向上突出的突起,优先刻蚀该突起形成曲面部5c。
接着,在电介质中填充第一和第二图形导体的工序中,使电介质4与基板11上的第一、第二图形导体14、15对置,通过向电介质4中压入第一、第二图形导体14、15,就将第一、第二图形导体14、15填充到电介质4内。
即,如图4A所示,准备由例如环氧树脂等构成的厚15μm的电介质基板4。然后,在电介质基板的上侧配置形成了第一、第二图形导体的基板,在电介质基板的下侧配置层叠了接地导体的绝缘基板。
接着,如图4B所示,分别使基板11和绝缘基板2与电介质基板4接触,一边加热电介质基板4,一边利用热冲压将第一、第二图形导体14、15填充到电介质基板4中,同时,使接地导体3与电介质基板4接合。热冲压温度取决于电介质基板4的材质,但最好是140~180℃的范围。此外,热冲压的压力最好是15~25Pa。另外,冲压时间最好是30~50分钟。利用该热冲压,就在电介质基板4中填充了第一、第二图形导体14、15。
接着,在去除基板的工序中,去除基板11和导电性颗粒层12后,形成由第一、第二图形导体14、15构成的传输导体5。
即,如图4C所示,从导电性颗粒层12慢慢地剥下基板11,接着,如图4D所示,通过用10%氯化铁水溶液等的腐蚀液湿法刻蚀,去除导电性颗粒层12。这样就得到在电介质基板4中填充着由第一、第二图形导体14、15构成的传输导体5的高频布线结构1。
根据上述的高频布线结构的制造方法,能够容易地形成具有平面底部5a和平面侧部5b及曲面部5c的传输导体5。即,能够利用第一图形导体14形成平面侧部5c,并且能够利用第二图形导体15形成平面底部5a和曲面部5c。此外,通过调整第二图形导体15的厚度,能够控制曲面部5c的曲率半径R。
[第三实施方式]
下面,对本发明的第三实施方式的高频布线结构的制造方法进行说明。图5中示出本实施方式的高频布线结构的制造方法的工序图。本实施方式的高频布线结构的制造方法大致包括在基板上形成掩膜抗蚀层的工序、形成第一图形导体的工序、形成第二图形导体的工序、与一部分的第二图形导体共同浮脱去除掩膜抗蚀层的工序、将第一和第二图形导体填充到电介质中的工序、去除基板的工序。
再有,在本实施方式的高频布线结构的制造方法中存在与先前说明的第二实施方式中的工序通用的工序。即,在本实施方式和第二实施方式中,形成掩膜抗蚀层的工序、在电介质中填充第一、第二导体的工序和去除基板的工序通用。从而,在以下的说明中,简略说明这些通用的工序。
首先,如图5A和5B所示,在基板11上形成导电性颗粒层12,接着,在导电性颗粒层12上层叠掩膜抗蚀层13。到此为止的工序与第二实施方式的情况相同。但是,在本实施方式中,最好使掩膜抗蚀层13的厚度比第二实施方式的情况厚,例如,最好设在5μm以上20μm以下的范围。
接着,在形成第一图形导体的工序中,利用电镀,在布线图形部形成厚度在掩膜抗蚀层厚度的20%以上且90%以下的范围的的第一图形导体。即,如图5C所示,利用以导电性颗粒层12为电极的电镀法,在导体图形部13a内形成由铜等构成的多个第一图形导体24…。这时形成的第一图形导体24的厚度最好是掩膜抗蚀层13的20%以上且90%以下的厚度。
接着,在形成第二图形导体的工序中,如图5D所示,利用溅射法,对第一图形导体24和掩膜抗蚀层13层叠第二图形导体25。在该工序中,一点都不使用掩膜等,在第一图形导体24和掩膜抗蚀层13的一个面13a上层叠由铜等的溅射膜构成的第二图形导体25。如图5D所示,溅射膜即第二图形导体25的剖面形状成为宽度方向两侧的端部的膜厚逐渐变小的形状。该宽度方向两侧的端部的形状大致接近于曲面形状。这取决于第一图形导体24与掩膜抗蚀层13的膜厚的差。即,第一图形导体24与掩膜抗蚀层13的边界成为台阶部,在该阶梯部附近成膜的溅射膜的溅射粒子扩散后膜厚减少。
最好将第二图形导体25的膜厚设为第一图形导体24厚度的5%以上且50%以下的范围。例如对于2μm厚的第一图形导体24,最好将第二图形导体25设为0.1μm以上1μm以下的厚度。第二图形导体25最终构成传输导体的平面底部和曲面部,但通过控制该第二图形导体25的厚度,能够调整曲面部的曲率半径R。
接着,在去除掩膜抗蚀层13的工序中,如图5E所示,浮脱去除掩膜抗蚀层13和层叠在掩膜抗蚀层13上的第二图形导体25。
接着,与先前图4中说明的第二实施方式同样地,使电介质与基板11上的第一、第二图形导体24、25对置,将第一、第二图形导体24、25压入填充到电介质中。然后,依次去除基板11和导电性颗粒层12。这样就得到如图1和图2所示的高频布线结构1。
[实施例]
以下,利用实施例进一步详细地说明本发明。
在厚700μm的玻璃基板上成膜0.1μm厚的铜溅射膜作为导电性颗粒层,在该导电性颗粒层上形成了5μm厚的掩膜抗蚀层。在掩膜抗蚀层上设置了宽50μm的导体图形部。接着,以导电性颗粒层为电极进行铜电镀,在导体图形部内形成了由厚2μm的铜电镀膜构成的第一图形导体。然后,刻蚀掩膜抗蚀层,使掩膜抗蚀层与第一图形导体厚度相同。
接着,通过以第一图形导体为电极进行铜电镀,在第一图形导体上层叠了各种各样厚度的第二图形导体。接着,去除掩膜抗蚀层后,用10%氯化铁水溶液湿法刻蚀第二图形导体,形成了曲面部。
接着,准备厚15μm的由环氧树脂构成的电介质基板,在该电介质基板的一面侧配置形成了第一、第二导体的玻璃基板。此外,在电介质基板的另一面侧配置成膜了由铜溅射膜构成的接地导体的绝缘基板。然后,在将电介质基板加热到180℃的状态下,通过用玻璃基板和绝缘基板夹电介质基板进行加压,将第一、第二图形导体压入到电介质基板中。另外,从导电性颗粒层剥离了玻璃基板后,用10%氯化铁水溶液湿法刻蚀导电性颗粒层,之后去除了导电性颗粒层。
这样,就制造了接地导体与电介质的另一面侧接合、在电介质的一面侧填充着由第一、第二图形导体构成的传输导体的第一实施例~第五实施例和第一比较例~第三比较例的高频布线结构。再有,通过调整第二图形导体的厚度,将曲面部的曲率半径R设置在传输导体厚度的0%~60%的范围。
接着,如图6所示,作为传输导体55,制造了具有传输导体的第四比较例的高频布线结构,所述传输导体由平面底部55a、与该平面底部55a的宽度方向两侧连续的一对曲面部55b、55b、连结一对曲面部55b、55b并平行于平面底部55a的平面上部55c划分。该第四比较例的传输导体是没形成平面侧部的现有形状的传输导体。再有,该第四比较例的传输导体的曲面部的曲率半径相当于将曲率半径R(%)设为30%的情况的大小。
对于第一实施例~第五实施例和第一比较例~第四比较例的高频布线结构,测定了工作频率5GHz中的微带传输线损耗(MSL损耗)。表1中示出结果。
【表1】
曲率半径R(%) | MSL损耗(dB) | |
第一实施例 | 5 | -0.58 |
第二实施例 | 10 | -0.56 |
第三实施例 | 25 | -0.55 |
第四实施例 | 40 | -0.55 |
第五实施例 | 50 | -0.57 |
第一比较例 | 0 | -0.59 |
第二比较例 | 55 | -0.59 |
第三比较例 | 60 | -0.60 |
第四比较例 | 相当于30% | -0.57 |
如表1所示,若比较第一~第五实施例和第一~第三比较例可知,曲率半径R(%)在5~50%的范围中MSL损耗变小了。另外,从第二~实施例可知,MSL损耗进一步变小了。
接着,若比较第三及第四实施例和第四比较例可知,尽管具有相同的曲率半径,第四比较例的MSL损耗也比第三和第四实施例恶化。认为这是因为在第四比较例中没形成平面侧部,故传输导体自身的截面面积变小,高频电流的流经区域变窄,损耗增大了。
Claims (6)
1.一种高频布线结构,其特征在于,
具有微波传输带线路,所述微波传输带线路包括接地导体、配置在该接地导体上的电介质和至少一部分配置在上述电介质内的传输导体;
上述传输导体由平行于上述接地导体的平面底部、垂直于上述接地导体且位于上述平面底部的布线宽度方向两侧的一对平面侧部、连续地连结上述平面底部和上述一对平面侧部的曲面部划分,上述曲面部的曲率半径R被设定在上述传输导体厚度的5%以上且50%以下的范围内。
2.如权利要求1所述的高频布线结构,其特征在于,上述曲面部的曲率半径R被设定在上述传输导体厚度的10%以上且40%以下的范围内。
3.一种高频布线结构的制造方法,该高频布线结构具有微波传输带线路,所述微波传输带线路包括接地导体、配置在该接地导体上的电介质和至少一部分配置在上述电介质内的传输导体,其特征在于,包括:
在基板上形成导电性颗粒层、并且在该导电性颗粒层上形成空出了导体图形部的掩膜抗蚀层的工序;
利用电镀在上述导体图形部上形成第一图形导体、并且刻蚀上述掩膜抗蚀层使其上表面与上述第一图形导体的上表面在同一平面上的工序;
利用电镀在上述第一图形导体上形成厚度在上述第一图形导体厚度的5%以上且50%以下的范围的第二图形导体的工序;
去除上述掩膜抗蚀层并刻蚀上述第二图形导体后、曲面加工上述第二图形导体的宽度方向两侧的工序;
使上述基板上的上述第一、第二图形导体与电介质对置后、将上述第一、第二图形导体压入填充到电介质中的工序;
去除上述基板和上述导电性颗粒层后形成由上述第一、第二图形导体构成的传输导体的工序。
4.如权利要求3所述的高频布线结构的制造方法,其特征在于,将上述第二图形导体的厚度设定在上述第一图形导体厚度的10%以上40%以下的范围内。
5.一种高频布线结构的制造方法,该高频布线结构具有微波传输带线路,所述微波传输带线路包括接地导体、配置在该接地导体上的电介质和至少一部分配置在上述电介质内的传输导体,其特征在于,包括:
在基板上形成导电性颗粒层、并且在该导电性颗粒层上形成空出了布线图形部的掩膜抗蚀层的工序;
利用电镀在上述布线图形部形成厚度在上述掩膜抗蚀层厚度的20%以上且90%以下的范围的第一图形导体的工序;
利用溅射法在上述第一图形导体和上述掩膜抗蚀层上形成具有上述第一图形导体厚度的5%以上且50%以下范围的厚度的第二图形导体的工序;
将上述掩膜抗蚀层和形成在上述掩膜抗蚀层的上表面上的上述第二图形导体的一部分一起浮脱去除的工序;
使上述基板上的上述第一、第二图形导体与电介质对置后将上述第一、第二图形导体压入填充到电介质中的工序;
去除上述基板和上述导电性颗粒层后、形成由上述第一、第二图形导体构成的传输导体的工序。
6.如权利要求5所述的高频布线结构的制造方法,其特征在于,将上述第二图形导体的厚度设定在上述第一图形导体厚度的10%以上40%以下的范围内。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004038282A JP2005229041A (ja) | 2004-02-16 | 2004-02-16 | 高周波配線構造および高周波配線構造の製造方法 |
JP038282/2004 | 2004-02-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1658384A CN1658384A (zh) | 2005-08-24 |
CN100405583C true CN100405583C (zh) | 2008-07-23 |
Family
ID=34836304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100090066A Expired - Fee Related CN100405583C (zh) | 2004-02-16 | 2005-02-16 | 高频布线结构和高频布线结构的制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7172958B2 (zh) |
JP (1) | JP2005229041A (zh) |
CN (1) | CN100405583C (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4243284B2 (ja) * | 2005-03-24 | 2009-03-25 | 三洋電機株式会社 | 配線基板および回路装置 |
WO2008141481A1 (fr) | 2007-05-24 | 2008-11-27 | Princo Corp. | Structure et procédé de fabrication d'un câblage métallique sur une carte multicouches |
TWI354523B (en) * | 2007-05-25 | 2011-12-11 | Princo Corp | Method for manufacturing metal lines in multi-laye |
GB2450885A (en) * | 2007-07-10 | 2009-01-14 | Motorola Inc | A Structure for transmission of Radio Frequency signals wherein the thickness of the transmission portion is increased. |
US8815333B2 (en) | 2007-12-05 | 2014-08-26 | Princo Middle East Fze | Manufacturing method of metal structure in multi-layer substrate |
KR100999529B1 (ko) * | 2008-09-04 | 2010-12-08 | 삼성전기주식회사 | 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법 |
JP2013169001A (ja) * | 2013-05-02 | 2013-08-29 | Fujitsu Ltd | 線路導体の製造方法 |
US11432402B2 (en) | 2018-10-11 | 2022-08-30 | Microchip Technology Caldicot Limited | Flipped-conductor-patch lamination for ultra fine-line substrate creation |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172107A (ja) * | 1995-10-16 | 1997-06-30 | Toshiba Corp | 高周波信号用配線基板およびこれを用いた高周波信号用半導体モジュール |
JPH10242599A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 配線基板 |
JPH10290105A (ja) * | 1997-04-14 | 1998-10-27 | Toshiba Corp | 高周波用配線ボード |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5768109A (en) * | 1991-06-26 | 1998-06-16 | Hughes Electronics | Multi-layer circuit board and semiconductor flip chip connection |
US6057600A (en) * | 1997-11-27 | 2000-05-02 | Kyocera Corporation | Structure for mounting a high-frequency package |
US6483406B1 (en) * | 1998-07-31 | 2002-11-19 | Kyocera Corporation | High-frequency module using slot coupling |
US6033982A (en) * | 1998-09-08 | 2000-03-07 | Advanced Micro Devices, Inc. | Scaled interconnect anodization for high frequency applications |
JP3798569B2 (ja) * | 1999-02-23 | 2006-07-19 | ローム株式会社 | 半導体装置の製造方法 |
US6556030B1 (en) * | 1999-09-01 | 2003-04-29 | Micron Technology, Inc. | Method of forming an electrical contact |
JP4529262B2 (ja) * | 2000-09-14 | 2010-08-25 | ソニー株式会社 | 高周波モジュール装置及びその製造方法 |
JP3818864B2 (ja) * | 2001-03-30 | 2006-09-06 | ユーディナデバイス株式会社 | 高周波半導体装置 |
-
2004
- 2004-02-16 JP JP2004038282A patent/JP2005229041A/ja not_active Withdrawn
-
2005
- 2005-02-02 US US11/050,112 patent/US7172958B2/en not_active Expired - Fee Related
- 2005-02-16 CN CNB2005100090066A patent/CN100405583C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172107A (ja) * | 1995-10-16 | 1997-06-30 | Toshiba Corp | 高周波信号用配線基板およびこれを用いた高周波信号用半導体モジュール |
JPH10242599A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 配線基板 |
JPH10290105A (ja) * | 1997-04-14 | 1998-10-27 | Toshiba Corp | 高周波用配線ボード |
Non-Patent Citations (2)
Title |
---|
一种喷涂SnO2减反射薄膜的新工艺及材料研究. 周之斌等.太阳能学报,第21卷第1期. 2000 |
一种喷涂SnO2减反射薄膜的新工艺及材料研究. 周之斌等.太阳能学报,第21卷第1期. 2000 * |
Also Published As
Publication number | Publication date |
---|---|
CN1658384A (zh) | 2005-08-24 |
US7172958B2 (en) | 2007-02-06 |
JP2005229041A (ja) | 2005-08-25 |
US20050179129A1 (en) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100405583C (zh) | 高频布线结构和高频布线结构的制造方法 | |
CN111082194B (zh) | 一种具有慢波效应的基片集成槽间隙波导传输线 | |
US6388324B2 (en) | Self-repairing interconnections for electrical circuits | |
EP0818816B1 (en) | Method of forming airbridged metallization for integrated circuit fabrication | |
CN110673409B (zh) | 液晶显示模组 | |
KR20090092706A (ko) | 각각 적어도 하나의 전송 라인을 포함하는 2개의 기판을 상호 연결하기 위한 시스템 | |
CN108777343B (zh) | 基片集成波导传输结构、天线结构及连接方法 | |
CN208173765U (zh) | 基片集成波导传输结构、天线结构 | |
JP2001144451A (ja) | 積層配線板 | |
JP2003502968A (ja) | 対称ストリップラインと非対称ストリップラインの間の転換部 | |
JP3580667B2 (ja) | 変換線路 | |
CN109301410B (zh) | 一种siw锯齿状交叉耦合带通滤波器 | |
JP2000114715A (ja) | 汚染の低減された周辺低インダクタンス相互接続部の製作方法 | |
JP2000091801A (ja) | 接続線路基板 | |
US6016087A (en) | Coupled microstrip lines | |
CN104135829A (zh) | 电路板及其制作方法 | |
US20040217469A1 (en) | Package structure with increased capacitance and method | |
JPH10242599A (ja) | 配線基板 | |
CN114108039A (zh) | 形成金属掩模的方法与金属掩模 | |
US4703392A (en) | Microstrip line and method for fabrication | |
JPH0685158A (ja) | 電気伝送線路およびその製造方法 | |
US4600663A (en) | Microstrip line | |
CN115206996A (zh) | 网格导电结构及其制备方法、触控模组及显示模组 | |
KR100605779B1 (ko) | 고품질 알에프 부품 제조 공정 | |
CN116193708A (zh) | 一种厚膜薄膜混合电路及其实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080723 Termination date: 20100216 |