CN100405454C - 平面显示器及其显示面板 - Google Patents

Abstract

一种平面显示器，包括基板、像素矩阵、驱动电路及数个电压调整元件，且像素矩阵设置于基板上，像素矩阵包括数个像素列。驱动电路用以藉由数级栅极线依序致能这些像素列，并经由配置于像素矩阵以外的基板区域的数条第一传输线输出数个第一控制信号，且驱动电路具有一操作电压。数个电压调整元件设置于基板上，用以分别耦接至这些栅极线，各电压调整元件包括第一开关，且第一开关包括第一输入端、第一控制端及第一输出端。第一输入端耦接至对应的栅极线，第一控制端耦接至对应的第一控制信号，第一输出端则耦接至操作电压。

Description

平面显示器及其显示面板

技术领域

本发明涉及一种平面显示器及其显示面板，特别是涉及一种利用电压调整元件将操作电压输入栅极线的平面显示器及其显示面板。

背景技术

在传统大尺寸的玻璃上阵列(Glass On Array，GOA)液晶显示器中，由于栅极线具有较大的负载效应，使得栅极信号与驱动电路的时钟信号产生耦合现象，并且容易造成栅极信号失真以及栅极延迟(gate delay)的问题。为了解决此栅极信号耦合及失真问题，会在每一条栅极线上配置压降电路(pull down circuit)，以提升显示画面品质。

请参照图1，其示出了传统GOA液晶显示器配置压降电路的部分结构示意图。液晶显示器100包括扫描驱动电路102、数据驱动电路104、由数个像素106所构成的像素矩阵108以及n个压降电路109，其中压降电路109分别为N型金属氧化物半导体(N-type Metal Oxide Semiconductor，NMOS)晶体管Q1～Qn，且n为正整数。

当扫描驱动电路102依序经由n条栅极线G1～Gn输出扫描信号S1～Sn至对应的各列像素106，以导通各像素106中的薄膜晶体管(Thin FilmTransistor，TFT)106a时，数据驱动电路104经由m条数据线D1～Dm输出数据信号，并通过薄膜晶体管106a对各像素106中的像素电极106b充电，藉此驱动液晶分子旋转以显示对应的像素影像。

另外，如图1所示，NMOS晶体管Q1～Qn设置于像素矩阵108的外侧，且NMOS晶体管Q1～Qn的漏极分别耦接至栅极线G1～Gn的尾端(tail end)，而NMOS晶体管Q1～Qn的源极皆耦接至扫描驱动电路102的一低电平操作电压Vee。NMOS晶体管Q1～Q(n-1)的栅极则分别经由(n-1)条传输线T1～T(n-1)耦接至下一级栅极线G2～Gn的前端(front end)，而NMOS晶体管Qn的栅极则经由传输线Tn耦接至扫描驱动电路102。藉此，扫描驱动电路102例如经由栅极线Gn输出栅极信号Sn以导通对应的第n列像素106之后，在接着下一时序周期中，扫描驱动电路102经由传输线Tn输出的栅极信号S(n+1)(高电平)导通NMOS晶体管Qn，以便将栅极信号Sn快速拉至Vee电平。其他栅极信号S1～S(n-1)亦利用NMOS晶体管Q1～Q(n-1)施以相同作用，因此可降低上述栅极延迟以及信号失真问题。

如上所述，传统的液晶显示器100藉由NMOS晶体管Q1～Qn虽可改善栅极延迟的问题，但由结构上来看，为此设置的传输线T1～Tn需穿越像素矩阵108而配置，显然使像素矩阵108中各像素106的开口率大幅降低。此外，当液晶显示器100的尺寸增加时，随之增加的负载效应亦使扫描信号S1～Sn产生明显的涟波(ripple)现象，然而一个画面(frame)的显示时间内，各NMOS晶体管Q1～Qn皆仅导通一次，无法有效减少未导通时的涟波现象，对画面显示的品质影响极大。

因此，如何在不牺牲开口率下，降低栅极延迟的失真情形，又能有效减少涟波现象，为目前业界欲积极实现的目标。

发明内容

有鉴于此，本发明的目的是提供一种平面显示器及其显示面板。平面显示器的驱动电路是于利用各级栅极线输出栅极信号导通对应的像素列之后，导通显示面板上耦接各级栅极线的电压调整元件，以输出驱动电路的操作电压至对应的栅极线，而将栅极信号快速调整至预设的电平。因此，可在不影响开口率的情况下降低栅极延迟及信号失真情形，有效提高显示画面的品质。

根据本发明的目的，提出一种平面显示器，包括基板、像素矩阵、驱动电路及数个电压调整元件，且像素矩阵设置于基板上，像素矩阵包括数个像素列。驱动电路用以藉由数级栅极线依序致能这些像素列，并经由配置于像素矩阵以外的基板区域的数条第一传输线输出数个第一控制信号，且驱动电路具有一操作电压。数个电压调整元件，设置于基板上，用以分别耦接至这些栅极线，各电压调整元件包括第一开关，且第一开关包括第一输入端、第一控制端及第一输出端。第一输入端耦接至对应的栅极线，第一控制端耦接至对应的第一控制信号，第一输出端则耦接至操作电压。于第一周期中，驱动电路经由这些栅极线其中一级栅极线致能对应的像素列，并输出对应的第一控制信号，以控制耦接此级栅极线的第一开关不导通。而于第二周期中，驱动电路经由下一级栅极线致能下一列像素列，并输出对应的第一控制信号，以控制耦接此级栅极线的第一开关导通，并将操作电压输入此级栅极线。

根据本发明的目的，还提出一种显示面板，使用于平面显示器，平面显示器包括驱动电路，用以输出数个第一控制信号，驱动电路具有一操作电压。显示面板包括基板、像素阵列、数条第一传输线、数级栅极线及数个电压调整元件，且像素矩阵设置于基板上，像素矩阵包括数个像素列。数条第一传输线设置于像素矩阵以外的基板区域，输出多个第一控制信号。数级栅极线设置于基板上，用以耦接驱动电路以及这些像素列。数个电压调整元件设置于基板上，用以分别耦接至这些栅极线，各电压调整元件包括第一开关，第一开关包括第一输入端、第一控制端及第一输出端。第一输入端耦接至对应的栅极线，第一控制端耦接至对应的第一控制信号，第一输出端则耦接至操作电压。于第一周期中，耦接这些栅极线其中一级栅极线的像素列致能，且对应的第一控制信号控制耦接此级栅极线的第一开关不导通。而于第二周期中，耦接下一级栅极线的像素列致能，且对应的第一控制信号控制耦接此级栅极线的第一开关导通，并将操作电压输入此级栅极线。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。

附图说明

图1示出了传统GOA液晶显示器配置压降电路的部分结构示意图。

图2示出了依照本发明第一实施例的平面显示器电路结构图。

图3示出了依照本发明第一实施例的电压调整元件示意图。

图4示出了依照本发明第一实施例的时序关系以及与现有技术的波形比较示意图。

图5示出了依照本发明第二实施例的电压调整元件示意图。

图6示出了依照本发明第二实施例的时序关系以及与现有技术的波形比较示意图。

附图符号说明

100：液晶显示器

102：扫描驱动电路

104：数据驱动电路

106：像素

106a：薄膜晶体管

106b：液晶电容

108：像素矩阵

109：压降电路

200：平面显示器

202：基板

204：像素矩阵

205：像素列

206：驱动电路

206a：时序控制器

206b：移位缓存器

208：电压调整元件

Q1～Qn、M1～M4：NMOS晶体管

具体实施方式

本发明的平面显示器及其显示面板，是于利用驱动电路输出栅极信号导通各级栅极线的像素列之后，输出控制信号导通显示面板上耦接各级栅极线的电压调整元件，以输出驱动电路的操作电压至各级栅极线，将各级栅极信号快速调整至预设的电平，因而降低栅极延迟的失真情形。控制信号是经由配置于像素矩阵外的基板区域的传输线输出至电压调整元件，所以能不影响开口率。此外，亦能以控制信号控制电压调整元件于一个画面显示时间内连续输出此操作电压，藉此大幅减少栅极信号因耦合效应所产生的涟波现象。

关于驱动电路如何以控制信号控制电压调整元件，实现上述的效果，兹在此举两实施例说明如下，但本发明的技术并不局限在此。

实施例一

请参照图2，其示出了依照本发明第一实施例的平面显示器电路结构图。平面显示器200例如是液晶显示器，包括基板202、像素矩阵204、驱动电路206及n个电压调整元件208，其中n为正整数。如图2所示，像素矩阵204设置于基板202上，并包括n个像素列205，各像素列205中的像素例如使用薄膜晶体管(Thin Film Transistor，TFT)作为驱动液晶分子的开关元件。

基板202上设有对应各像素列205的栅极线G1～Gn。上述的驱动电路206更包括时序控制器(timing controller)206a以及n个移位缓存器(shiftregister)206b。n个移位缓存器206b分别根据时序控制器206a输出的时钟信号CK或XCK，并藉由栅极线G1～Gn依序输出扫描信号S1～Sn以致能各像素列205，其中XCK信号为CK信号的反相信号。

此外，如图2所示，基板202是于像素矩阵204以外的基板区域设置n条第一传输线T1～Tn。驱动电路206的时序控制器206a分别经由传输线T1～Tn输出第一控制信号，例如是输出时钟信号XCK或CK至电压调整元件208，其中对应同一栅极线Gi(i＝1～n)，控制电压调整元件208的第一控制信号恰为输入移位缓存器206b的时钟信号的反相信号。各电压调整元件208设置于像素矩阵204以外的基板202上，并耦接对应的栅极线G1～Gn及传输线T1～Tn。

请参照图3，其示出了依照本发明第一实施例的电压调整元件示意图。电压调整元件208包括第一开关，例如为NMOS晶体管M1。如图3所示，NMOS晶体管M1包括第一输入端(漏极)、第一控制端(栅极)及第一输出端(源极)。例如是第i个电压调整元件208时，NMOS晶体管M1的第一输入端耦接至对应的栅极线Gi，NMOS晶体管M1的第一控制端耦接至对应的传输线Ti以接收第一控制信号，例如时钟信号XCK，NMOS晶体管M1的第一输出端耦接至低电平操作电压Vee。

请参照图4，其示出了依照本发明第一实施例的时序关系以及与现有技术的波形比较示意图。以图2中的栅极线Gi及G(i+1)为例，说明相邻两栅极线的时序关系以及栅极线Gi的尾端波形变化。其中，驱动电路206中对应栅极线Gi及G(i+1)的第i个及第i+1个移位缓存器206b所依据的时钟信号分别为CK及XCK。此时，对应栅极线Gi及G(i+1)的NMOS晶体管M1的第一控制信号分别为时钟信号XCK及CK。

于是，如图3及图4所示，第i个移位缓存器206b于第一周期t1中，即12.5微秒(us)内，时钟信号CK为一高电平时，经由栅极线Gi输出扫描信号Si致能对应的像素列205。时序控制器206a并输出对应的第一控制信号即时钟信号XCK，以控制耦接栅极线Gi的NMOS晶体管M1不导通。第i+1个移位缓存器206b根据操作电压Vee提供栅极线G(i+1)一输出电平，以非致能对应的像素列。

接着，于第二周期t2中，第i+1个移位缓存器206b依据高电平的时钟信号XCK而经由栅极线G(i+1)输出扫描信号S(i+1)致能对应的像素列。此时，时序控制器206a输出的第一控制信号即时钟信号XCK，控制耦接栅极线Gi的NMOS晶体管M1导通，并将操作电压Vee输出至栅极线Gi。

如此一来，如图4所示，现有技术中的栅极延迟时间为3.21us，圈起处的涟波振幅为0.62V。依照本发明的第一实施例中的栅极延迟时间为1.76us，圈起处的涟波振幅为0.34V。亦即，藉由本发明的设计，于第一周期t 1输入的扫描信号Si在第二周期t2发生的栅极延迟部分，因为对应的NMOS晶体管M1导通所输出的操作电压Vee而被快速降至操作电压的输出电平，进而减少其失真情形。

此外，第二周期t2开始出现的涟波现象亦随之减少。第一控制信号经由配置于像素矩阵204外的传输线Ti输出至对应的电压调整元件208的NMOS晶体管M1，所以不影响开口率。同时，第一控制信号控制NMOS晶体管M1于一个画面的显示时间内以第一周期t1的间隔导通而连续输出操作电压Vee。因此，本发明可在不影响开口率下改善栅极延迟的情形，且依据第一控制信号的工作周期(duty cycle)，以固定的时间间隔输出操作电压Vee至对应的栅极线而大幅减少现有的涟波现象。

实施例二

第二实施例与第一实施例不同之处在于：驱动电路206另经由基板上202配置于像素矩阵204以外的区域的n条第二传输线T1’～Tn’输出数个第二控制信号，例如是输出时钟信号XCK或CK至电压调整元件208，且各电压调整元件208还包括第二开关、第三开关以及第四开关。各电压调整元件208亦耦接对应的第二传输线T1’～Tn’，如第i个电压调整元件208耦接第二传输线Ti’。

请参照图5，其示出了依照本发明第二实施例的电压调整元件示意图。第二开关、第三开关以及第四开关分别例如为NMOS晶体管M1、NMOS晶体管M2以及NMOS晶体管M3。如图5所示，NMOS晶体管M2包括第二控制端、第二输入端及第二输出端，NMOS晶体管M3包括第三输入端、第三控制端及第三输出端，NMOS晶体管M4包括第四输入端、第四控制端及第四输出端。例如是第i个电压调整元件208时，NMOS晶体管M2的第二输入端耦接至对应的栅极线Gi，NMOS晶体管M2的第二输出端耦接至操作电压Vee；NMOS晶体管M3的第三输入端耦接至传输线Ti’以接收对应的第二控制信号，例如时钟信号CK，NMOS晶体管M3的第三控制端耦接至第三输入端，以及NMOS晶体管M3的第三输出端耦接至第二控制端；NMOS晶体管M4的第四输入端耦接至第二控制端，NMOS晶体管M4的第四控制端耦接至对应的栅极线Gi，以及NMOS晶体管M4的第四输出端耦接至操作电压Vee。

于第二实施例中，同样以图2中的驱动电路206包括时序控制器206a及n个移位缓存器206b为例说明。此时，时序控制器206a亦耦接第二传输线T1’～Tn’(未显示于图2中)，并用以经由传输线T1’～Tn’输出第二控制信号。以下结合附图说明，第一控制信号及第二控制信号如何控制各电压调整元件208中的第一开关、第二开关、第三开关以及第四开关，但本发明的技术并不局限于此。

请参照图6，其示出了依照本发明第二实施例的时序关系以及与现有技术的波形比较示意图。以图2中的栅极线Gi及图5中的电压调整元件208为例，说明栅极线Gi的尾端波形变化。其中，驱动电路206中对应栅极线Gi的第i个移位缓存器206b所依据的时钟信号为CK。此时，对应栅极线Gi的NMOS晶体管M1的第一控制信号及NMOS晶体管M3的第二控制信号分别为时钟信号XCK及CK。

于是，如图5及图6所示，第i个移位缓存器206b于第一周期t1中，即12.5微秒(us)内，时钟信号CK为一高电平的时候，经由栅极线Gi输出扫描信号S i致能对应的像素列205。而驱动电路206的时序控制器206a经由栅极线Gi导通对应的NMOS晶体管M4，藉此将操作电压Vee输入NMOS晶体管M2的第二控制端，以使NMOS晶体管M2不导通，NMOS晶体管M3亦因而不导通。此时，时序控制器206a并输出对应的第一控制信号即时钟信号XCK，以控制NMOS晶体管M1不导通。同时，第i+1个移位缓存器206b根据操作电压Vee提供栅极线G(i+1)一输出电平，以非致能对应的像素列。

接着，于第二周期t2中，对应栅极线Gi的NMOS晶体管M3耦接的第二控制信号即时钟信号CK为一低电平，驱动电路206并据以控制对应的NMOS晶体管M3及NMOS晶体管M2不导通。此时，第一控制信号XCK控制耦接栅极线Gi的NMOS晶体管M1导通，并将操作电压Vee输出至栅极线Gi。此时，NMOS晶体管M4不导通。

然后，于第三周期t3中，对应栅极线Gi的第一控制信号XCK控制对应的NMOS晶体管M1不导通。此时，时序控制器106a输出的第二控制信号CK为高电平，并控制对应栅极线Gi的NMOS晶体管M3及NMOS晶体管M2导通，以藉此将操作电压Vee输入栅极线Gi。此时，NMOS晶体管M4亦不导通。

如此一来，如图6所示，现有技术中的栅极延迟时间为3.21us，圈起处的涟波振幅为0.62V。依照本发明的第二实施例中的栅极延迟时间为1.76us，圈起处的涟波振幅为0.44V。亦即，藉由本发明的设计，于第一周期t1输入的扫描信号Si在第二周期t2发生的栅级延迟部分，因为对应的NMOS晶体管M1导通所输出的操作电压Vee而被快速降至操作电压的输出电平，即减少其失真情形。此外，第二周期t2开始出现的涟波现象亦随的减少。第二控制信号CK亦经由配置于像素矩阵204外的基板区域的传输线Ti’输出至对应的电压调整元件208的NMOS晶体管M3，所以同样不影响开口率。同时，第一控制信号XCK及第二控制信号CK分别控制NMOS晶体管M1及NMOS晶体管M2于一个画面的显示时间内交替导通而连续输出操作电压，藉此大幅减少涟波现象。因此，本发明可在不影响开口率下改善栅极延迟的情形，且通过NMOS晶体管M1及NMOS晶体管M2交替输出操作电压Vee至对应的栅极线而大幅减少现有的涟波现象。

当然，本发明所属技术领域中的普通技术人员亦可以明了本发明的技术并不局限于上述二实施例。例如，驱动电路206亦可设置于基板202上，如图2中的移位缓存器206b即可连同像素矩阵204一并设置于基板202上。或者，驱动电路206亦可仅利用移位缓存器206对应耦接第一传输线T1～Tn，以输出第一控制信号，此时例如对应栅极线Gi的第一开关所耦接的第一控制信号为耦接下一级栅极线G(i+1)的第i+1个移位缓存器206b的一输出信号。只要在不影响开口率下，利用电压调整元件输出具高电平或低电平的操作电压，达到改善栅极延迟或者减少涟波现象的目的，皆不脱离本发明的技术范围。

本发明上述实施例所披露的平面显示器及其显示面板，驱动电路藉由设置于像素矩阵外的基板区域的传输线输出控制信号，以控制电压调整元件输出操作电压，达到改善栅极延迟且不影响开口率的目的。此外，亦可视需要设计电压调整元件输出操作电压的工作周期而有效减少涟波现象，大幅提升显示面板的画面输出品质。

综上所述，虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可作各种的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。

Claims (19)

1.一种平面显示器，包括：

一基板；

一像素矩阵，设置于该基板上，该像素矩阵包括多个像素列；

一驱动电路，用以藉由多级栅极线依序致能所述像素列，并经由配置于该像素矩阵以外的该基板区域的多条第一传输线输出多个第一控制信号，其中该驱动电路具有一操作电压；以及

多个电压调整元件，设置于该基板上，用以分别耦接至所述栅极线，各所述电压调整元件包括一第一开关，该第一开关包括：

一第一输入端，耦接至对应的该栅极线；

一第一控制端，耦接至对应的该第一控制信号；以及

一第一输出端，耦接至该操作电压；

其中，于一第一周期中，该驱动电路经由所述栅极线其中一级栅极线致能对应的该像素列，并输出对应的该第一控制信号，以控制耦接该级栅极线的该第一开关不导通；

其中，于一第二周期中，该驱动电路经由下一级栅极线致能下一列像素列，并输出对应的该第一控制信号，以控制耦接该级栅极线的该第一开关导通，并将该操作电压输入该级栅极线。

2.如权利要求1所述的平面显示器，其中该驱动电路包括：

一时序控制器，耦接所述第一传输线，用以输出所述第一控制信号；以及

多个移位缓存器，分别耦接至所述栅极线。

3.如权利要求2所述的平面显示器，其中各所述第一控制信号为该时序控制器提供各所述移位缓存器的一时钟信号，且相邻两栅极线的所述第一开关的所述第一控制信号互为反相信号。

4.如权利要求1所述的平面显示器，其中该驱动电路包括多级移位缓存器，分别耦接至所述栅极线，所述移位缓存器耦接所述传输线，用以输出所述第一控制信号，且耦接各所述栅极线的该第一开关的该第一控制信号为耦接下一级栅极线的下一级移位缓存器的一输出信号。

5.如权利要求2或4所述的平面显示器，其中所述移位缓存器设置于该基板上。

6.如权利要求2或4所述的平面显示器，其中各所述移位缓存器根据该操作电压提供对应的该栅极线一输出电平，以非致能对应的该像素列。

7.如权利要求1所述的平面显示器，其中该驱动电路还经由配置于该像素矩阵以外的该基板区域的多条第二传输线输出多个第二控制信号，且各所述电压调整元件还包括：

一第二开关，包括：

一第二控制端；

一第二输入端，耦接至对应的该栅极线；以及

一第二输出端，耦接至该操作电压；

一第三开关，包括：

一第三输入端，耦接至对应的该第二控制信号；

一第三控制端，耦接至该第三输入端；以及

一第三输出端，耦接至该第二控制端；以及

一第四开关，包括：

一第四输入端，耦接至该第二控制端；

一第四控制端，耦接至对应的该栅极线；以及

一第四输出端，耦接至该操作电压；

其中，于该第一周期中，该驱动电路经由该级栅极线导通对应的该第四开关，并将该操作电压输入该第二控制端而使该第二开关不导通；

其中，于该第二周期中，该驱动电路输出对应的该第二控制信号，以控制对应该级栅极线的该第三开关及该第二开关不导通；

其中，于一第三周期中，该驱动电路输出对应的该第一控制信号，以控制耦接该级栅极线的该第一开关不导通，并输出对应的该第二控制信号，以控制对应该级栅极线的该第三开关以及该第二开关导通，并将该操作电压输入该级栅极线。

8.如权利要求7所述的平面显示器，其中该驱动电路包括一时序控制器，用以耦接所述第一传输线以及所述第二传输线。

9.如权利要求7所述的平面显示器，其中各所述电压调整元件的该第二控制信号与该第一控制信号互为反相信号。

10.如权利要求7所述的平面显示器，其中该第一开关、该第二开关、该第三开关以及该第四开关等至少其中之一为金属氧化物半导体晶体管。

11.如权利要求1所述的平面显示器，其中该平面显示器为一液晶显示器。

12.一种显示面板，使用于一平面显示器，该平面显示器包括一驱动电路，用以输出多个第一控制信号，该驱动电路具有一操作电压，该显示面板包括：

一基板；

一像素矩阵，设置于该基板上，该像素矩阵包括多个像素列；

多条第一传输线，设置于该像素矩阵以外的该基板区域，输出多个第一控制信号；

多级栅极线，设置于该基板上，用以耦接该驱动电路以及所述像素列；以及

多个电压调整元件，设置于该基板上，用以分别耦接至所述栅极线，各所述电压调整元件包括一第一开关，该第一开关包括：

一第一输入端，耦接至对应的该栅极线；

一第一控制端，耦接至对应的该第一控制信号；以及

一第一输出端，耦接至该操作电压；

其中，于一第一周期中，耦接所述栅极线其中一级栅极线的该像素列致能，且对应的该第一控制信号控制耦接该级栅极线的该第一开关不导通；

其中，于一第二周期中，耦接下一级栅极线的该像素列致能，且对应的该第一控制信号控制耦接该级栅极线的该第一开关导通，并将该操作电压输入该级栅极线。

13.如权利要求12所述的显示面板，该驱动电路还包括一时序控制器，耦接至所述第一传输线，用以输出所述第一控制信号。

14.如权利要求13所述的显示面板，其中该平面显示器还包括多个移位缓存器，分别耦接至所述栅极线，各所述第一控制信号为该时序控制器提供各所述移位缓存器的一时钟信号，且相邻两栅极线的所述第一开关的所述第一控制信号互为反相信号。

15.如权利要求12所述的显示面板，该驱动电路还包括多个移位缓存器，耦接至所述栅极线以及所述第一传输线，用以输出所述第一控制信号，且耦接各所述栅极线的该第一开关的该第一控制信号为耦接下一级栅极线的下一级移位缓存器的一输出信号。

16.如权利要求14项或第15所述的显示面板，其中所述移位缓存器设置于该基板上。

17.如权利要求12所述的显示面板，其中该驱动电路还经由配置于该像素矩阵以外的该基板区域的多条第二传输线输出多个第二控制信号，且各所述电压调整元件还包括：

一第二开关，包括：

一第二控制端；

一第二输入端，耦接至对应的该栅极线；以及

一第二输出端，耦接至该操作电压；

一第三开关，包括：

一第三输入端，耦接至对应的该第二控制信号；

一第三控制端，耦接至该第三输入端；以及

一第三输出端，耦接至该第二控制端；以及

一第四开关，包括：

一第四输入端，耦接至该第二控制端；

一第四控制端，耦接至对应的该栅极线；以及

一第四输出端，耦接至该操作电压；

其中，于该第一周期中，耦接该级栅极线的该第四开关导通，并将该操作电压输入该第二控制端而使该第二开关不导通；

其中，于该第二周期中，对应的该第二控制信号控制耦接该级栅极线的该电压调整元件的该第三开关以及该第二开关不导通；

其中，于一第三周期中，对应的该第一控制信号控制耦接该级栅极线的该电压调整元件的该第一开关不导通，且对应的该第二控制信号控制对应该级栅极线的该第三开关以及该第二开关导通，并将该操作电压输入该级栅极线。

18.如权利要求17所述的显示面板，其中各所述电压调整元件的该第二控制信号与该第一控制信号互为反相信号。

19.如权利要求17所述的显示面板，其中该第一开关、该第二开关、该第三开关以及该第四开关等至少其中之一为MOS晶体管。

Images