CN100379027C - 具有第二位效应抑制的局部分离浮置栅元件及其制造方法 - Google Patents
具有第二位效应抑制的局部分离浮置栅元件及其制造方法 Download PDFInfo
- Publication number
- CN100379027C CN100379027C CNB2005100510664A CN200510051066A CN100379027C CN 100379027 C CN100379027 C CN 100379027C CN B2005100510664 A CNB2005100510664 A CN B2005100510664A CN 200510051066 A CN200510051066 A CN 200510051066A CN 100379027 C CN100379027 C CN 100379027C
- Authority
- CN
- China
- Prior art keywords
- floating grid
- lap
- local detachment
- grid element
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007667 floating Methods 0.000 title claims abstract description 131
- 230000000694 effects Effects 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 49
- 230000008878 coupling Effects 0.000 title abstract description 9
- 238000010168 coupling process Methods 0.000 title abstract description 9
- 238000005859 coupling reaction Methods 0.000 title abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 26
- 230000005764 inhibitory process Effects 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims 8
- 239000002784 hot electron Substances 0.000 abstract description 11
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 230000001808 coupling effect Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 13
- 230000015654 memory Effects 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 10
- 238000013461 design Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000002262 irrigation Effects 0.000 description 2
- 238000003973 irrigation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7887—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
- G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明是有关于一种用漏极耦合抑制局部分离浮置栅元件的第二位效应的方法。通过适当的设计栅极和漏极重叠的区域，以使漏极耦合系数能被控制，进而在进行逆向读取操作时能有效地抑制第二位效应。然而，改良过的逆向读取方法，例如“提升源极电压Vs”，也可被用来进一步改善漏极耦合效应而没有读取干扰。再者，漏极耦合可以改善沟道热电子注入的效率。
Description
技术领域
本发明涉及一种半导体元件，特别是涉及一种使用漏极耦合以抑制具有二位操作能力的局部分离浮置栅元件的第二位效应的方法。
背景技术
具有多重位(位即为位元，以下均称为位)操作能力的半导体元件的使用可以减少元件所占用的体积，以及制造密集的半导体结构。图1绘示为一种具有二位操作能力的传统浮置栅氮化物只读存储器的剖面图。氮化物只读存储器100包括一具有掺杂源极120和掺杂漏极130的P井衬底110。氮化硅层150是夹在衬底110上的两层氧化层140、160之间。另外，栅极导体170是配置在氧化层160上，且沟道115是形成在漏极130和源极120之间，且位于氧化层140下方。
氮化物只读存储器100可被电性编程、读取以及擦除。氮化物只读存储器100的编程动作会在沟道115里产生热电子。一部份热电子会获得足够的能量而跨过氧化层140的势垒，并且被阻陷于氮化硅层150中。这些被阻陷的电荷将移动到氮化硅层150中靠近漏极130的区域。因为氮化硅层150是不导电的，所以氮化物只读存储器100可被编程为具有热电荷，而这些热电荷是通过源极漏极端子的角色互换而聚集在氮化硅层150的两端。被储存在氮化硅层150左侧的电荷可视为第一位180，反之，被储存在氮化硅层右侧的电荷则可视为第二位190。
当氮化物只读存储器100被读取时，通过感测存储器的阀值电压来确定被储存的电荷存在或不存在，而所储存的电荷愈多，阀值电压Vt就愈高。氮化物只读存储器100的二位操作可以被应用在逆向读取系统(reverse readscheme)，其中此逆向读取系统进行的方向与编程的方向是相反的。
在二位存储存储器中，于逆向读取操作期间因第一位180与第二位190间的交互影响所导致的独特现象，就称为第二位效应。如图1所示，当氮化物只读存储器100的第一位180使用逆向读取系统读取时，读取电压Vread是被供应到漏极端子。若第一位180和第二位190被编程到低阀值电压状态，在读取第一位180时，第二位190所产生的电位障可通过适当的读取电压Vread遮挡。因此，第一位可以被成功地读取。然而，若第二位190被编程到高阀值电压状态，且第一位180被保持在低阀值电压状态时，随着第二位190的阀值电压的增加，则第一位180的读取电压Vread就不足以跨越第二位190所产生的电位障。因此，由于第二位190的阀值电压的增加，第一位180的阀值电压会被拉高。这个现象就称为第二位效应。
第二位效应对二位半导体元件来说是个很严重的问题，因为第二位效应减少了读取感测裕度，并且使多重位准存储器(multiple levelcell，MLC)的操作面临操作困难。此外，第二位效应还导致次阀值振动(sub-threshold swing)的降低。
如上所述，在二位半导体元件进行逆向读取操作的期间，我们需要一种抑制第二位效应的方法。
由此可见，上述现有的具有多重位操作能力的半导体元件在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决具有多重位操作能力的半导体元件存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的具有多重位操作能力的半导体元件存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的用漏极耦合抑制局部分离浮置栅元件的第二位效应的方法，能够改进一般现有的具有多重位操作能力的半导体元件，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的具有多重位操作能力的半导体元件存在的缺陷，而提供一种新的用漏极耦合抑制局部分离浮置栅元件的第二位效应的方法，所要解决的技术问题是使其通过提供一种使用漏极耦合以抑制具有分离栅结构的局部浮置栅元件的第二位效应的方法，而满足在二位半导体元件进行逆向读取操作的期间，抑制第二位效应，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。为了达到上述发明目的，在一实施例中，揭露一种局部分离浮置栅元件。此局部分离浮置栅元件包括一具有第一源极漏极接合及第二源极漏极接合的衬底。局部分离浮置栅元件还包括下列构件。一被定义在第一源极漏极接合上的第一氧化物区，以及一被定义在第二源极漏极接合上的第二氧化物区。一被定义在第一源极漏极接合上的第一浮置栅，其与第一源极漏极接合具有一重叠部分，且邻近第一氧化物区。当第一源极漏极接合用以作为漏极时，此重叠部分能够建立一漏极耦合度(a degree of drain coupling)。一被定义在第二源极漏极接合上的第二浮置栅，其与第二源极漏极接合具有一重叠部分，且邻近第二氧化物区。当第二源极漏极接合用以作为漏极时，此重叠部分能够建立一漏极耦合度。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。又，为了达到上述发明目的，在另一实施例中，揭露一种局部分离浮置栅元件。此局部分离浮置栅元件包括一被定义在衬底中的漏极接合以及一被定义在漏极接合的中央区域上的氧化物区。局部分离浮置栅元件还包括一被定义邻近氧化物区的浮置栅，此浮置栅是邻近氧化物区，且位在漏极接合上而与漏极接合具有重叠部分。上述的重叠部分能够建立漏极耦合度以抑制逆向读取的第二位效应。
再者，为了达到上述目的，在又一实施例中，提出一种在逆向读取操作中具有第二位效应抑制效果的局部分离浮置栅元件的制造方法。此方法是提供一具有第一源极漏极接合和第二源极漏极接合的衬底。接着，在第一源极漏极接合上形成第一氧化物区，并且在第二源极漏极接合上形成第二氧化物区。之后，在第一源极漏极接合上形成第一浮置栅，此第一浮置栅与第一源极漏极接合具有一重叠部分，且邻近第一氧化物区。当第一源极漏极接合用以作为漏极时，此重叠部分就能够建立一漏极耦合度。最后，在第二源极漏极接合上形成第二浮置栅，此第二浮置栅与第二源极漏极接合具有一重叠部分，且邻近第二氧化物区。当第二源极漏极接合用以作为漏极时，此重叠部分就能够建立漏极耦合度。
此外，为了达到上述目的，在另一实施例中，提出一种在逆向读取操作中具有第二位效应抑制效果的局部分离浮置栅元件的制造方法。此方法是在衬底中形成漏极接合，并且在漏极接合的中央区域上形成氧化物区。接着，形成一邻近于氧化物区的浮置栅，此浮置栅是位在漏极接合上并与漏极接合具有一重叠部分。此重叠部分能够建立一漏极耦合度以抑制逆向读取的第二位效应。
本发明与现有技术相比具有明显的优点和有益效果。经由上述可知，本发明是有关于一种用漏极耦合抑制局部分离浮置栅元件的第二位效应的方法。通过适当的设计栅极和漏极重叠的区域，以使漏极耦合系数能被控制，进而在进行逆向读取操作时能有效地抑制第二位效应。然而，改良过的逆向读取方法，例如“提升源极电压Vs”，也可被用来进一步改善漏极耦合效应而没有读取干扰。再者，漏极耦合可以改善沟道热电子注入的效率。
借由上述技术方案，本发明用漏极耦合抑制局部分离浮置栅元件的第二位效应的方法至少具有下列优点：
本发明因为控制栅是设置在局部分离浮置栅元件的沟道中心上方，所以漏极耦合就不会开启未被选择的元件的漏极。通过适当地设计栅极和漏极重叠部分的区域，漏极耦合系数可以被控制而有效地抑制第二位效应。因此，读取感测裕度可以被大幅地改善，且多重位准存储器(MLC)的操作也较为可行。漏极耦合所导致的耦合栅极电压会使逆向沟道升高，并且恢复次阀值振动。而恢复的次阀值振动有助于改善元件的功效。另外，改良过的逆向读取系统，即“提高的源极电压Vs”系统可以被用来进一步改善漏极耦合效应。再者，局部分离栅元件的漏极耦合也可以改善沟道热电子(CHE)注入效率。
综上所述，本发明特殊的用漏极耦合抑制局部分离浮置栅元件的第二位效应的方法，通过提供一种使用漏极耦合以抑制具有分离栅结构的局部浮置栅元件的第二位效应的方法，而满足在二位半导体元件进行逆向读取操作的期间，抑制第二位效应的方法。其具有上述诸多的优点及实用价值，并在同类产品及方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的具有多重位操作能力的半导体元件具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1为一种具有二位操作能力的传统浮置栅氮化物只读存储器的剖面图。
图2是本发明的一较佳实施例的量子线存储器元件(QWMD)的剖面图。
图3是本发明的一较佳实施例的多晶硅间隙壁浮置栅元件的剖面图。
100：氮化物只读存储器 110、210：P井衬底
115、206：沟道 120：掺杂源极
130：掺杂漏极 140、160：氧化层
150：氮化硅层 170：栅极导体
180、201、301：第一位 190、202、302：第二位
200：量子线存储器元件 203、204、205：端子
220a、220b：源极漏极接合处 230：氮化硅间隙壁
240：氧化物区 250：隧道氧化层
260a、260b：浮置栅 360a、360b：浮置栅
270：侧壁氧化层 280：多晶硅栅
290：控制栅 300：多晶硅间隙壁浮置栅元件
370：氧化层
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的用漏极耦合抑制局部分离浮置栅元件的第二位效应的方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。本发明是以多个实施例为例进行叙述，但并非用以限定本发明的范围。相反地，本发明可涵盖所有落入后附申请专利范围所界定的发明精神和范围内的选择性实施例、实施例的更动以及等效实施例。此外，在本发明的详细描述中，多样具体的描述是为了让本发明能彻底地被理解。然而，对熟习此项技术的人而言，本发明不需要这些具体描述同样可被据以实施。在另一方面，众所皆知的方法、程序、构件和电路并不会因为以下没有详述而导致本发明的方向模糊不清。
在浮置栅元件中，漏极耦合系数通常不是一个被期望的参数，因为当栅极电压小于阀值电压时，漏极耦合将使漏极开启。漏极耦合还会使在浮置栅元件中的位线受到干扰。然而，当元件具有分离浮置栅结构，且其控制栅在沟道中心上方时，漏极耦合将不会使漏极开启，因为控制栅可以关闭未选择的分离浮置栅元件的沟道电流。
首先，请参阅图2所示，其绘示为依照本发明的一较佳实施例所述的量子线存储器元件(QWMD)200的剖面图，而图2是用以说明漏极耦合如何帮助抑制第二位效应。
如图2所示，量子线存储器元件200包括一P井衬底210与二源极漏极接合220a、220b。量子线存储器元件200更包括下列元件。与氮化硅间隙壁230相邻的氧化物区240是分别配置在两个源极漏极接合220a、220b上。在本发明另一实施例中，氮化硅间隙壁230可以被氧化物间隙壁所取代。另外，隧道氧化层250是形成在P井衬底210的表面上，且介于两个氮化硅间隙壁230之间。浮置栅260a、260b，即所谓量子线，具有一层侧壁氧化层270。浮置栅260a、260b较佳是邻近于氮化硅间隙壁230配置，且分别与源极漏极接合220a、220b具有一重叠部分。多晶硅栅280是填满并超出氧化物区240、氮化硅间隙壁230、侧壁氧化层270以及隧道氧化层250所形成的沟渠。在一实施例中，硅化物层例如可配置在多晶硅栅280上。端子203、204、205是分别连接到源极漏极接合220a、220b以及多晶硅栅280。而所制造的接触窗及内连线通常是用以定义端子203、204、205的连接。当电荷被供应到栅极端子205时，沟道206就会形成在隧道氧化层250下方，并且介于源极漏极接合220a、220b之间。
上述的浮置栅260a、260b可以通过沟道热电子(CHE)注入，或源极漏极侧的富尔诺罕(Fowler-Nordheim，F-N)，或价带-导带间热空穴注入来编程。被储存在浮置栅260a的电荷可视为第一位201，而被储存在浮置栅260b的电荷可视为第二位202。在量子线存储器元件(QWMD)200进行其第一位201的逆向读取操作期间，源极漏极接合220a的功用是当作源极，而源极漏极接合220b的功用则是当作漏极。另外，约为3伏的栅极电压VG与约为1.6伏的漏极电压，亦即读取电压VD，是分别供应到栅极端子205与漏极端子204。此时，源极端子203是接地。
在现有技术中，所有耦合系数的总和应该要等于1，即αG+αD+αB+αS＝1，其中αG，αD，αB和αS分别是控制栅、漏极、衬底和源极的耦合系数。因为量子线存储器元件(QWMD)200具有分离浮置栅结构，所以源极耦合系数αS为0。在此例中，漏极耦合系数αD可能在0.2到0.3之间。因此，浮置栅260b的耦合栅极电压约为1.6伏乘以αD，结果约等于0.3伏到0.5伏之间。依照本发明的一较佳实施例，假如第二位202处于高阀值电压状态，则此额外的耦合栅极电压将有助于遮挡第二位202所产生的势垒。然而，在第一位201的逆向读取操作期间，通过漏极空乏(drain deplete)和漏极偏压导致沟道势垒降低效应(drain induced barrier lowering，DIBL)的帮助，第二位所产生的势垒几乎可完全地被漏极耦合效应消除。
漏极耦合所导致的耦合栅极电压能使逆向沟道升高并且恢复次阀值振动。而恢复的次阀值振动有助于改善元件的功效。
接着，请参阅图3所示，其绘示为依照本发明的一较佳实施例所述的多晶硅间隙壁(即复晶硅间隙壁)浮置栅元件300的剖面图，而图3是用以说明为了使用漏极耦合以抑制第二位效，应该如何适当地设计漏极与栅极的重叠区域LD。
上述的多晶硅间隙壁浮置栅元件300具有一P井衬底210与二源极漏极接合220a、220b。量子线存储器元件200更包括下列元件。与二氮化硅间隙壁230在一起的两个氧化物区240是分别配置在两个源极漏极接合220a、220b上。如前述，氮化硅间隙壁230可以被氧化物间隙壁所取代。另外，隧道氧化层250是形成在在P井衬底210的表面上，且介于两个氮化硅间隙壁230之间。二多晶硅间隙壁，亦即浮置栅360a、360b，是被各自的氧化层370所覆盖，而这些浮置栅360a、360b是邻近于氮化硅间隙壁230配置，且分别与源极漏极接合220a、220b具有一重叠部分。多晶硅栅280是填满氧化物区240、氮化硅间隙壁230、氧化层370以及隧道氧化层250所形成的沟渠。端子203、204、205是分别连接到源极漏极接合220a、220b以及多晶硅栅280。而所制造的接触窗及内连线通常是用以定义端子203、204、205的连接。当电荷被供应到栅极端子205时，沟道206就会形成在隧道氧化层250下方，并且介于源极漏极接合220a、220b之间。
上述的浮置栅360a、360b可以通过沟道热电子(CHE)注入，或源极漏极侧的富尔诺罕(Fowler-Nordheim，F-N)，或价带-导带间热空穴注入来编程。被储存在浮置栅360a的电荷可视为第一位301，而被储存在浮置栅360b的电荷可视为第二位302。当第一位301在逆向读取操作期间而被读取时，源极漏极接合220a、220b分别作为源极和漏极。其中，VS是供应到源极端子203的源极电压，VD是供应到漏极端子204的漏极电压，而VG是供应到栅极端子205的栅极电压。
通过适当地设计多晶硅间隙壁360b的宽度L1、氮化硅间隙壁230的宽度L3，以及注入的扩散长度L2，漏极和栅极的重叠区域长度LD＝L1+L3-L2将可以被控制，进而使得元件300的理想漏极耦合度能在进行逆向读取操作期间抑制第二位效应。
增加漏极耦合系数将可减少栅极和衬底的耦合系数。减少后的栅极耦合系数将降低载子注入效率，而减少后的衬底耦合系数将降低其沟道的控制能力。因此，当选择重叠量之后，就能达到某些折衷(trade-off)及元件最佳化。
依本实施例的目的而言，对一个0.25微米技术的实例来说，重叠区域长度(LD)是被选定在介于约0.01微米到约0.1微米之间，且较佳是在约0.03微米到约0.08微米之间，而在一具体的实施例中，重叠区域长度大约为0.06微米。当然，对其它的微米技术或更小的技术(例如毫微米技术)而言，尺寸将相对地改变。
在本发明一较佳实施例中，当第一位301在逆向读取操作期间进行读取时，改良过的逆向读取系统，即“提高的源极电压Vs”系统，是通过增加漏极电压VD以进一步改善漏极耦合效应。在本实施例中，源极漏极接合220a、220b和多晶硅栅280是分别用以作为源极、漏极和栅极。在第一位301的逆向读取操作期间，源极端子203并不接地，而是提供一小量的源极电压VS＝0.2伏至源极端子203。提高的源极电压可以避免读取干扰。因此，漏极电压即读取电压VD也会增加。而增加的读取电压VD就会导致耦合栅极电压增加；因此，漏极耦合效应可被进一步改善。
对一个局部分离浮置栅元件而言，漏极耦合效应不仅在逆向读取操作期间抑制第二位效应，而且改善了沟道热电子(CHE)注入的效率。举例来说，在沟道热电子(CHE)注入编程期间，以下所举例的电压适用于栅极电压VG＝约10伏，漏极电压即读取电压VD＝约6伏。如果漏极耦合系数αD例如约在0.2到0.3之间，则在沟道热电子(CHE)编程期间的耦合栅极电压约在1伏到2伏之间。此外，即使在小控制栅电压的情况下，浮置栅增加后的栅极电压仍可增加沟道热电子(CHE)注入的效率。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (42)
1.一种局部分离浮置栅元件，其特征在于其包括：
一衬底，该衬底具有一第一源极漏极接合与一第二源极漏极接合；
一第一氧化物区与一第二氧化物区，其中该第一氧化物区被定义在该第一源极漏极接合上，且该第二氧化物区被定义在该第二源极漏极接合上；
一第一浮置栅，该第一浮置栅被定义在该第一源极漏极接合上并与该第一源极漏极接合具有一重叠部分，且该第一浮置栅邻近该第一氧化物区，当该第一源极漏极接合是用以作为一漏极时，该重叠部分是建立一漏极耦合度；以及
一第二浮置栅，该第二浮置栅被定义与该第二源极漏极接合上并与该第二源极漏极接合具有一重叠部分，且该第二浮置栅邻近该第二氧化物区，当该第二源极漏极接合是用以作为一漏极时，该重叠部分是建立一漏极耦合度。
2.根据权利要求1所述的局部分离浮置栅元件，其特征在于更包括一间隙壁，该间隙壁位在该第一氧化物区的两侧，并有助于定义该重叠部分的量。
3.根据权利要求2所述的局部分离浮置栅元件，其特征在于其中所述的间隙壁包括一氮化硅间隙壁。
4.根据权利要求2所述的局部分离浮置栅元件，其特征在于其中所述的间隙壁包括一氧化物间隙壁。
5.根据权利要求1所述的局部分离浮置栅元件，其特征在于更包括一间隙壁，该间隙壁位在该第二氧化物区的两侧，并有助于定义该重叠部分的量。
6.根据权利要求5所述的局部分离浮置栅元件，其特征在于其中所述的间隙壁包括一氮化硅间隙壁。
7.根据权利要求5所述的局部分离浮置栅元件，其特征在于其中所述的间隙壁包括一氧化物间隙壁。
8.根据权利要求1所述的局部分离浮置栅元件，其特征在于更包括：
一氧化层，该氧化层位在该第一浮置栅和该第二浮置栅上；
一隧道氧化层，该隧道氧化层被定义在该衬底上；以及
一多晶硅栅，该多晶硅栅被定义介于该第一浮置栅与该第二浮置栅之间，且在该隧道氧化层上，其中一沟道是被定义在该衬底中且位在该隧道氧化层下方。
9.根据权利要求1所述的局部分离浮置栅元件，其特征在于其中当该第一源极漏极接合为一漏极时，该第二浮置栅是储存一第一位，而该第一浮置栅因该漏极耦合度而抑制一第二位效应。
10.根据权利要求1所述的局部分离浮置栅元件，其特征在于其中所述的重叠部分介于0.01微米～0.1微米之间。
11.根据权利要求1所述的局部分离浮置栅元件，其特征在于其中所述的重叠部分介于0.03微米～0.08微米之间。
12.根据权利要求1所述的局部分离浮置栅元件，其特征在于其中所述的重叠部分为0.06微米。
13.一种局部分离浮置栅元件，其特征在于其包括：
一漏极接合，该漏极接合被定义在一衬底上；
一氧化物区，该氧化物区被定义在该漏极接合的一中央区域上；以及
一浮置栅，该浮置栅被定义邻近该氧化物区，其中该浮置栅被定义在该漏极接合上并与该漏极接合具有一重叠部分，且该重叠部分是建立一漏极耦合度以抑制一逆向读取第二位效应。
14.根据权利要求13所述的局部分离浮置栅元件，其特征在于更包括一间隙壁，该间隙壁位在该氧化物区的两侧，并有助于定义该重叠部分的量。
15.根据权利要求14所述的局部分离浮置栅元件，其特征在于其中所述的间隙壁包括一氮化硅间隙壁。
16.根据权利要求14所述的局部分离浮置栅元件，其特征在于其中所述的间隙壁包括一氧化物间隙壁。
17.根据权利要求13所述的局部分离浮置栅元件，其特征在于更包括：
一氧化层，该氧化层位在该浮置栅上；
一隧道氧化层，该隧道氧化层被定义在该衬底上；以及
一多晶硅栅，该多晶硅栅被定义在该隧道氧化层及该氧化层上。
18.根据权利要求13所述的局部分离浮置栅元件，其特征在于其中所述的浮置栅因该漏极耦合度而抑制该逆向读取第二位效应。
19.根据权利要求13所述的局部分离浮置栅元件，其特征在于其中所述的重叠部分介于0.01～0.1微米之间。
20.根据权利要求13所述的局部分离浮置栅元件，其特征在于其中所述的重叠部分介于0.03～0.08微米之间。
21.根据权利要求13所述的局部分离浮置栅元件，其特征在于其中所述的重叠部分为0.06微米。
22.一种在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其包括以下步骤：
提供一衬底，该衬底具有一第一源极漏极接合与一第二源极漏极接合；
在该第一源极漏极接合上形成一第一氧化物区，以及在该第二源极漏极接合上形成一第二氧化物区；
在该第一源极漏极接合上形成一第一浮置栅，并与该第一源极漏极接合具有一重叠部分，其中该第一浮置栅邻近该第一氧化物区，而当该第一源极漏极接合是用以作为一漏极时，该重叠部分就能够建立一漏极耦合度；以及
在该第二源极漏极接合上形成一第二浮置栅，并与该第二源极漏极接合具有一重叠部分，其中该第二浮置栅邻近该第二氧化物区，而当该第二源极漏极接合是用以作为一漏极时，该重叠部分就能够建立一漏极耦合度。
23.根据权利要求22所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于更包括以下步骤：
于该第一氧化物区的两侧形成一间隙壁，且该间隙壁有助于定义该重叠部分的量。
24.根据权利要求23所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中所述的间隙壁包括一氮化硅间隙壁。
25.根据权利要求23所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中所述的间隙壁包括一氧化物间隙壁。
26.根据权利要求22所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于更包括以下步骤：
于该第二氧化物区的两侧形成一间隙壁，且该间隙壁有助于定义该重叠部分的量。
27.根据权利要求26所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中所述的间隙壁包括一氮化硅间隙壁。
28.根据权利要求26所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中所述的间隙壁包括一氧化物间隙壁。
29.根据权利要求22所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于更包括以下步骤：
在该第一浮置栅及该第二浮置栅上形成一氧化层；
在该衬底上形成一隧道氧化层；以及
于该第一浮置栅与该第二浮置栅之间，以及该隧道氧化层上形成一多晶硅栅，其中一沟道是被定义在该衬底内且位于隧道氧化层下方。
30.根据权利要求22所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中当该第一源极漏极接合为一漏极时，该第二浮置栅储存一第一位，而该第一浮置栅因该漏极耦合度而抑制一第二位效应。
31.根据权利要求22所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中所述的重叠部分介于0.01～0.1微米之间。
32.根据权利要求22所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中所述的重叠部分介于0.03～0.08微米之间。
33.根据权利要求2 2所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中所述的重叠部分为0.06微米。
34.一种在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其包括以下步骤：
形成一漏极接合，该漏极接合被定义在一衬底中；
形成一氧化物区，该氧化物区被定义在该漏极接合的中央区域上；以及
形成一浮置栅，该浮置栅被定义邻近该氧化物区，其中该浮置栅被定义在该漏极接合上并与该漏极接合具有一重叠部分，且该重叠部分能够建立一漏极耦合度以抑制一逆向读取第二位效应。
35.根据权利要求34所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于更包括以下步骤：
于该氧化物区的两侧形成一间隙壁，且该间隙壁有助于定义该重叠部分的量。
36.根据权利要求35所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中所述的间隙壁包括一氮化硅间隙壁。
37.根据权利要求35所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中所述的间隙壁包括一氧化物间隙壁。
38.根据权利要求34所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于更包括以下步骤：
形成一氧化层在该浮置栅上；
形成一隧道氧化层在该衬底上；以及
形成一多晶硅栅在该隧道氧化层及该氧化层上。
39.根据权利要求34所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中所述的浮置栅因一漏极耦合度而抑制一第二位效应。
40.根据权利要求34所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中所述的重叠部分介于0.01～0.1微米之间。
41.根据权利要求34所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中所述的重叠部分介于0.03～0.08微米之间。
42.根据权利要求34所述的在逆向读取操作中具有第二位效应抑制的局部分离浮置栅元件的制造方法，其特征在于其中所述的重叠部分为0.06微米。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/824,840 US6998671B2 (en) | 2004-04-14 | 2004-04-14 | Localized split floating gate device using drain coupling to suppress the second bit effect |
| US10/824,840 | 2004-04-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1684274A CN1684274A (zh) | 2005-10-19 |
| CN100379027C true CN100379027C (zh) | 2008-04-02 |
Family
ID=35095405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100510664A Expired - Fee Related CN100379027C (zh) | 2004-04-14 | 2005-03-01 | 具有第二位效应抑制的局部分离浮置栅元件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6998671B2 (zh) |
| CN (1) | CN100379027C (zh) |
| TW (1) | TWI284418B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW591804B (en) * | 2003-06-24 | 2004-06-11 | Nanya Technology Corp | Multi-bit stacked non-volatile memory and manufacturing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1147314A (zh) * | 1994-03-03 | 1997-04-09 | 罗姆有限公司 | 一种利用福勒-诺德海姆可编程可擦的低压晶体管闪速电可擦可编程只读存贮器单元 |
| US5877523A (en) * | 1996-12-02 | 1999-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-level split- gate flash memory cell |
| US6624025B2 (en) * | 2001-08-27 | 2003-09-23 | Taiwan Semiconductor Manufacturing Company | Method with trench source to increase the coupling of source to floating gate in split gate flash |
| CN1479380A (zh) * | 2002-08-30 | 2004-03-03 | 旺宏电子股份有限公司 | 降低第二位效应的氮化硅只读存储单元及其制造方法 |
-
2004
- 2004-04-14 US US10/824,840 patent/US6998671B2/en not_active Expired - Lifetime
- 2004-11-23 TW TW093135927A patent/TWI284418B/zh active
-
2005
- 2005-03-01 CN CNB2005100510664A patent/CN100379027C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1147314A (zh) * | 1994-03-03 | 1997-04-09 | 罗姆有限公司 | 一种利用福勒-诺德海姆可编程可擦的低压晶体管闪速电可擦可编程只读存贮器单元 |
| US5877523A (en) * | 1996-12-02 | 1999-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-level split- gate flash memory cell |
| US6624025B2 (en) * | 2001-08-27 | 2003-09-23 | Taiwan Semiconductor Manufacturing Company | Method with trench source to increase the coupling of source to floating gate in split gate flash |
| CN1479380A (zh) * | 2002-08-30 | 2004-03-03 | 旺宏电子股份有限公司 | 降低第二位效应的氮化硅只读存储单元及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1684274A (zh) | 2005-10-19 |
| TW200534478A (en) | 2005-10-16 |
| US6998671B2 (en) | 2006-02-14 |
| US20050230737A1 (en) | 2005-10-20 |
| TWI284418B (en) | 2007-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100483743C (zh) | 半导体存储器件及其制造和操作方法及便携式电子装置 | |
| JP4964378B2 (ja) | 不揮発性半導体メモリ装置 | |
| TWI314361B (en) | High density nand non-volatile memory device | |
| CN101103465B (zh) | 具有梯形位线之存储装置以及其制造方法 | |
| CN101118910A (zh) | 具有垂直沟道的非易失存储装置及其制造方法 | |
| TW200908305A (en) | Non-diffusion junction split-gate nonvolatile memory cells and arrays, methods of programming, erasing and reading thereof, and methods of manufacture | |
| CN102315174B (zh) | 含分离栅结构的sonos闪存存储器及其制作方法、操作方法 | |
| US8058162B2 (en) | Nonvolatile semiconductor memory and method of manufacturing the same | |
| KR102390136B1 (ko) | 기판 트렌치들 내의 플로팅 게이트들을 갖는 트윈 비트 비휘발성 메모리 셀들 | |
| CN104051469B (zh) | 集成电路及操作具有非挥发性存储器的集成电路的方法 | |
| JP4845110B2 (ja) | スプリットゲート型不揮発性メモリとその製造方法 | |
| CN102027588B (zh) | 具有eeprom结构的只读存储器 | |
| CN100379027C (zh) | 具有第二位效应抑制的局部分离浮置栅元件及其制造方法 | |
| US20080303077A1 (en) | Flash memory with 4-bit memory cell and method for fabricating the same | |
| CN101345262A (zh) | 降低存储器元件的第二位效应的半导体结构以及方法 | |
| CN101901810B (zh) | 记忆体元件以及制造与操作记忆体元件的方法 | |
| CN1953161A (zh) | 半导体存储装置及其制造方法 | |
| JP4071120B2 (ja) | フラッシュメモリ、フラッシュメモリセルの構造及びアレイ構造 | |
| US7057229B2 (en) | Nonvolatile memory device for storing multi-bit data | |
| JPH01191480A (ja) | 不揮発性メモリセル | |
| CN110277399B (zh) | Sonos存储器及其制造方法 | |
| JP2588311B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| CN101964395A (zh) | 一种实现多值电阻存储器的方法 | |
| JP2005150765A (ja) | 半導体記憶装置、その製造方法及び動作方法、並びに携帯電子機器 | |
| KR100973827B1 (ko) | 고집적 플래시 메모리 셀 소자, 셀 스트링 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080402 Termination date: 20210301 |