CN100373534C - 在解理面上制作半导体纳米结构的方法 - Google Patents

在解理面上制作半导体纳米结构的方法 Download PDF

Info

Publication number
CN100373534C
CN100373534C CNB2004100692954A CN200410069295A CN100373534C CN 100373534 C CN100373534 C CN 100373534C CN B2004100692954 A CNB2004100692954 A CN B2004100692954A CN 200410069295 A CN200410069295 A CN 200410069295A CN 100373534 C CN100373534 C CN 100373534C
Authority
CN
China
Prior art keywords
semiconductor structure
cleavage surface
quantum well
cleavage
nanometer semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100692954A
Other languages
English (en)
Other versions
CN1725436A (zh
Inventor
陈涌海
张春玲
崔草香
徐波
金鹏
刘峰奇
王占国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CNB2004100692954A priority Critical patent/CN100373534C/zh
Publication of CN1725436A publication Critical patent/CN1725436A/zh
Application granted granted Critical
Publication of CN100373534C publication Critical patent/CN100373534C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

一种在解理面上制作半导体纳米结构的方法，该方法包括如下制备步骤：步骤1：选择衬底材料，在该衬底上依次外延生长缓冲层、量子阱结构、盖帽层；步骤2：对生长的外延材料进行解理，获得含量子阱截面结构的解理面；步骤3：对含量子阱结构的解理面进行表面处理，以利于有序、定位半导体纳米结构的形成；步骤4：在经过处理的上述解理面上外延生长一层半导体纳米结构；步骤5：在上述半导体纳米结构上再重复生长半导体纳米结构，包括间隔层和盖帽层，所生长的半导体纳米结构作为光电子器件和电子器件的有源层。

Description

在解理面上制作半导体纳米结构的方法
技术领域
本发明涉及一种制作单层或多层半导体纳米结构的方法，特别是指一种在解理面上作半导体纳米结构的方法。
发明背景
半导体纳米结构是纳米尺寸范围的微小晶体结构，由于三或二维量子限制作用，半导体纳米结构具有分立的电子能谱，从而具有传统的体材料和量子阱材料所不具备的特异的光学和电学性质。更重要的是，这些特异的光电性质完全取决于半导体纳米结构的尺寸和形状，可以通过对半导体纳米结构的大小和形状的控制来实现对半导体纳米结构光电性质的人工剪裁。因此半导体纳米结构具有非常广阔的应用前景。在光电子器件方面，半导体纳米结构可用于制作激光器、红外探测器、光调制器、超辐射发光管以及单光子光源等。在电子器件方面，半导体纳米结构可以制备单电子晶体管、单电子存储器以及量子计算机单元(如量子点原胞自动机，有望在未来的量子计算、量子密码通讯和光计算和处理等方面发挥重要作用。
早期主要通过光刻、电子束曝光等精细加工手段对量子阱材料进行刻蚀，从而获得纳米尺寸的半导体纳米结构。这种方法的缺点是刻蚀会引入缺陷和位错等非辐射复合中心，严重影响半导体纳米结构的发光效率，另外对加工工艺和设备要求也很高，成本很大。已经逐渐不被采用。
目前主要采用应变自组装办法来制备半导体纳米结构。在一种材料上外延生长晶格常数不同的另一种材料，存在一个临界厚度，当外延层厚度超过它时，外延材料就会从二维平面生长转变为纳米尺寸的三维岛状生长(所谓SK生长模式)，形成半导体纳米结构阵列。可以用这种方法制备出无缺陷、高密度半导体纳米结构材料，具有非常高的发光效率。例如，用应变自组织量子点材料研制的半导体激光器，其阈值电流已经比传统的量子阱激光器的还要小。然而这种方法制备出来的半导体纳米结构，由于应变自组织成核的随机性，其形状、尺寸和空间分布虽可通过优化生长工艺在一定范围内加以调整，却难以做到准确控制，存在着均匀性和有序性的问题，阻碍了半导体纳米结构的实际应用。
克服应变自组织纳米结构生长随机性的解决办法是在图形化衬底上进行应变自组织生长，其关键是要制备出可与外延生长相适应的纳米图形衬底。采用电子曝光等方法，可以获得纳米图形衬底，但该方法要求有昂贵的纳米图形加工设备，成本很大，尤其是当图形尺寸小到纳米尺度时，其工艺成本会大幅度增加。采用阳极氧化铝多孔模板也可以获得规则有序的纳米图形，但目前还没有很好的方法把纳米图形转移到适合外延生长的其它半导体衬底上去。另外，氧化铝的纳米图形的形成本身也不容易控制。
发明内容
本发明的目的是提供一种在解理面上制作半导体纳米结构的方法，主要是通过在量子阱或超晶格解理面上自组装生长单层或多层半导体纳米结构来达到有序和定位的目的，另外，量子阱或超晶格还可以为半导体纳米结构的发光波长提供一个新调节手段。这种方法可以用于制作发光器件和电子器件的有源层，制备出阈值电流低、温度特性好的激光器以及新型的电子器件。
本发明的技术方案如下：
本发明一种在解理面上制作半导体纳米结构的方法，其特征在于，该方法包括如下制备步骤：
步骤1：选择衬底材料，在该衬底上依次外延生长缓冲层、量子阱结构、盖帽层；
步骤2：对生长的外延材料进行解理，获得含量子阱截面结构的解理面；
步骤3：对含量子阱结构的解理面进行表面处理，以利于有序、定位半导体纳米结构的形成；
步骤4：在经过处理的上述解理面上外延生长一层半导体纳米结构；
步骤5：在上述半导体纳米结构上再重复生长半导体纳米结构，包括间隔层和盖帽层，所生长的半导体纳米结构作为光电子器件和电子器件的有源层。
其中所说的半导体纳米结构是指载流子受到三维或二维量子限制的量子点或量子线。
其中步骤1所说的量子阱结构是不同掺杂导致的量子阱结构。
其中所述不同掺杂导致的量子阱结构，是δ掺杂形成的量子阱结构。
附图说明
为了进一步说明本发明的特征和效果，下面结合附图和实施例对本发明做进一步的说明，其中：
图1是在超晶格解理面上生长单层纳米结构的截面示意图。其中：
(a)生长超晶格结构，其阱宽、势垒宽以及组份可在外延生长过程中精确控制；
(b)表面处理后有表面高度起起伏的超晶格解理面，表面起伏具有超晶格在解理面上的截面图形；
(c)在解理面上生长单层纳米结构，纳米结构的尺寸、密度和位置由超晶格决定。
图2是根据本发明在GaAs/AlGaAs超晶格解理面上应变自组织生长InAs量子线的原子力显微镜图像(0.9μm×0.9μm)。
图3是根据本发明在InGaAs/GaAs多量子阱解理面上应变自组织生长InAs量子点的原子力显微镜图像(2μm×2μm)。
具体实施方式
请参阅图1所示，本发明一种在解理面上制作半导体纳米结构的方法，该方法包括如下制备步骤：
步骤1：选择衬底材料，在该衬底10上依次外延生长缓冲层11、量子阱结构12、盖帽层13；所说的量子阱结构是不同掺杂导致的量子阱结构，如δ掺杂形成的量子阱，p-i-n-i超晶格，或是不同组份或材料构成的超晶格；
步骤2：对生长的外延材料进行解理，获得含量子阱截面结构的解理面20；所说的解理包括采用各种方法的解理，解理面是自然解理面，或是人工切割出来的解理面；该解理面与量子阱平面垂直或不垂直；
步骤3：对含量子阱结构的解理面20进行表面处理，以利于有序、定位半导体纳米结构的形成；
步骤4：在经过处理的上述解理面20上外延生长一层半导体纳米结构21；其中所说的半导体纳米结构是指载流子受到三维或二维量子限制的量子点或量子线；
步骤5：在上述半导体纳米结构21上再重复生长半导体纳米结构，包括间隔层和盖帽层，所生长的半导体纳米结构作为光电子器件和电子器件的有源层。
实施例1
请结合参阅图1本发明一种在解理面上制作半导体纳米结构的方法，该结构的制备包括了以下步骤：
步骤1：选用半绝缘GaAs(001)晶片作为衬底材料，然后在该衬底10上用分子束外延设备依次生长了300纳米厚GaAs缓冲层11、六周期GaAs/Al0.25Ga0.75As超晶格结构和1.3微米GaAs盖帽层13。其中超晶格内Al0.25Ga0.75As和GaAs厚度分别为20纳米和30纳米。
步骤2：将外延片取出，在超净间使用解理刀对外延片进行解理，得到含有超晶格结构截面的(110)自然解理面，并且保证解理面有较好的表面质量。
步骤3：按照体积比10∶1配置草酸(重量比50％)和双氧水(30％)混合溶液，将解理后的样品放在此溶液中进行选择性腐蚀1分钟(Al0.25Ga0.75As被腐蚀，GaAs基本不被腐蚀)。用高纯水冲洗样品之后，用高纯氮气将样品吹干。
步骤4：将样品重新放入分子束外延设备生长室，580 ℃脱氧约10分钟之后把衬底温度降到466℃，然后在解理面上外延生长了2个单原子层的InAs。InAs在选择腐蚀后的超晶格解理面上自组织形成了如图2所示的量子线结构。
实施例2
图3是根据本发明在InGaAs/GaAs多量子阱解理面上应变自组织生长InAs量子点的原子力显微镜图像(2μm×2μm)。
本发明一种在解理面上制作半导体纳米结构的方法，该结构的制备包括了以下步骤：
步骤1：选用半绝缘GaAs(001)晶片作为衬底材料，然后在该衬底上10用分子束外延设备依次生长了300纳米厚GaAs缓冲层11、十周期In0.1Ga0.9As/GaAs多量子阱结构和1.3微米GaAs盖帽层13。多量子阱结构中In0.1Ga0.9As和GaAs厚度分别12纳米为80纳米。
步骤2：将外延片取出，在超净间使用解理刀对外延片进行解理，得到含有量子阱结构截面的(110)自然解理面，并且保证解理面有较好的表面质量。
步骤3：将解理后的样品立即重新放入分子束外延设备生长室，580℃脱氧约10分钟之后把衬底温度降到466℃，然后在解理面上外延生长了2个单原子层的InAs。InAs在解理面上InGaAs量子阱位置处自组织形成了如图3所示的拉长量子点结构。
本发明与以往的技术相比，该发明具有以下意义：
1)适用于目前常用的各类外延生长设备，如分子束外延(MBE)，金属有机气相沉积法(MOCVD)等等。
2)适用于各类量子阱和超晶格材料，对这些材料而言，都可以通过适当解理后获得解理面，然后在量子阱或超晶格解理面上生长应变自组织纳米结构。
3)应变自组织纳米结构的尺寸与量子阱或超晶格的尺寸(其精度可达到单原子层)密切相关，其空间位置也取决于量子阱或超晶格的位置，因此可以精确控制应变自组织纳米结构的尺寸和空间位置。
该方法工艺成本低，不需要昂贵的纳米加工工艺设备即可完成纳米图形衬底的制备。

Claims (4)

1.一种在解理面上制作半导体纳米结构的方法，其特征在于，该方法包括如下制备步骤：
步骤1：选择衬底材料，在该衬底上依次外延生长缓冲层、量子阱结构、盖帽层；
步骤2：对生长的外延材料进行解理，获得含量子阱截面结构的解理面；
步骤3：对含量子阱结构的解理面进行表面处理，以利于有序、定位半导体纳米结构的形成；
步骤4：在经过处理的上述解理面上外延生长一层半导体纳米结构；
步骤5：在上述半导体纳米结构上再重复生长半导体纳米结构，包括间隔层和盖帽层，所生长的半导体纳米结构作为光电子器件和电子器件的有源层。
2.根据权利要求1所叙述的在解理面上制作半导体纳米结构的方法，其特征在于，其中所说的半导体纳米结构是指载流子受到三维或二维量子限制的量子点或量子线。
3.根据权利要求1所述的在解理面上制作半导体纳米结构的方法，其特征在于，其中步骤1所说的量子阱结构是不同掺杂导致的量子阱结构。
4.根据权利要求3所述的在解理面上制作半导体纳米结构的方法，其特征在于，其中所述不同掺杂导致的量子阱结构，是δ掺杂形成的量子阱结构。
CNB2004100692954A 2004-07-20 2004-07-20 在解理面上制作半导体纳米结构的方法 Expired - Fee Related CN100373534C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100692954A CN100373534C (zh) 2004-07-20 2004-07-20 在解理面上制作半导体纳米结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100692954A CN100373534C (zh) 2004-07-20 2004-07-20 在解理面上制作半导体纳米结构的方法

Publications (2)

Publication Number Publication Date
CN1725436A CN1725436A (zh) 2006-01-25
CN100373534C true CN100373534C (zh) 2008-03-05

Family

ID=35924791

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100692954A Expired - Fee Related CN100373534C (zh) 2004-07-20 2004-07-20 在解理面上制作半导体纳米结构的方法

Country Status (1)

Country Link
CN (1) CN100373534C (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372610B1 (en) * 1999-12-20 2002-04-16 Industrial Technology Research Institute Method for die separation of a wafer by ion implantation
CN1414644A (zh) * 2001-10-26 2003-04-30 中国科学院半导体研究所 一种单/多层异质量子点结构的制作方法
CN1474464A (zh) * 2002-08-09 2004-02-11 中国科学院半导体研究所 一种制作白光发光二极管的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372610B1 (en) * 1999-12-20 2002-04-16 Industrial Technology Research Institute Method for die separation of a wafer by ion implantation
CN1414644A (zh) * 2001-10-26 2003-04-30 中国科学院半导体研究所 一种单/多层异质量子点结构的制作方法
CN1474464A (zh) * 2002-08-09 2004-02-11 中国科学院半导体研究所 一种制作白光发光二极管的方法

Also Published As

Publication number Publication date
CN1725436A (zh) 2006-01-25

Similar Documents

Publication Publication Date Title
Lan et al. Ordering, positioning and uniformity of quantum dot arrays
KR101541560B1 (ko) 이종 재료상의 나노와이어 성장
Coulon et al. Displacement Talbot lithography for nano-engineering of III-nitride materials
KR100301116B1 (ko) 양자점 구조를 갖는 화합물반도체 기판의 제조 방법
US7229498B2 (en) Nanostructures produced by phase-separation during growth of (III-V)1-x(IV2)x alloys
CN101830430A (zh) 一种大面积、高度均匀有序量子点阵列制造方法
Zhang et al. Parallel-aligned GaAs nanowires with⟨ 110⟩ orientation laterally grown on [311] B substrates via the gold-catalyzed vapor–liquid–solid mode
US6696372B2 (en) Method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure
Zhou et al. III-Nitride LEDs: From UV to Green
Ironside et al. Review of lateral epitaxial overgrowth of buried dielectric structures for electronics and photonics
Borgstrom et al. Electron beam prepatterning for site control of self-assembled quantum dots
CN100373534C (zh) 在解理面上制作半导体纳米结构的方法
Elarde et al. High performance laser with nanopatterned active layer by selective area epitaxy
Hanna et al. MOCVD growth and optical characterization of strain-induced quantum dots with InP island stressors
Vinokurov et al. Self-organized nanosize InP and InAsP clusters obtained by metalorganic compound hydride epitaxy
Lüth Semiconductor nanostructures: a new impact on electronics
CN100468802C (zh) 砷化铟和砷化镓的纳米结构及其制作方法
Wang et al. III-Nitride nanowires: emerging materials for lighting and energy applications
Na Growth and characterisation of site-controlled InAs/InP quantum dots by droplet epitaxy in MOVPE
박석인 Growth and Characterization of Position Controlled Droplet Epitaxy Quantum Dots
Goswami Development of Scalable Quantum Nano-Electronic Devices Using Bottom-Up and Top-Down Fabrication
Lewis-Roberts Strain balancing of self-assembled InAs/GaAs quantum dots grown by metal-organic vapour phase epitaxy
Ko et al. In Situ Monitoring And Control For MBE Growth Of Optoelectronic Devices
Nami Nanowire-Based Light-Emitting Diodes: A New Path Towards High-Speed Visible Light Communication
Krupanidhi III–V Compound Semiconductor Quantum Dots for Nanoeletronics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080305